专利名称：：沟道层和包括该沟道层的晶体管的制作方法
技术领域：
：本发明的一个或多个实施例涉及一种半导体装置，更具体地讲，涉及一种沟道层和一种包括该沟道层的晶体管。
背景技术：
：通常，将晶体管用作电子装置中的开关装置或驱动装置。具体地讲，薄膜晶体管(TFT)可以形成在玻璃基底或塑料基底上。结果，TFT常常用于诸如液晶显示设备和有机发光显示设备的平板显示i殳备中。为了改善晶体管的操作特性，已经做出了将氧化物半导体层用作晶体管的沟道层的尝试。这样的传统方法主要用于制造平板显示设备的TFT。然而，在具有作为沟道层的氧化物半导体层的晶体管(例如，传统氧化物晶体管)中，难以控制阈值电压。传统氧化物晶体管将n型氧化物层用作沟道层。为了得到高的ON/OFF电流比率和小的亚阈值斜率(subthresholdslope,SS),n型氧化物层需要具有高的载流子浓度和高的结晶度。为了控制阔值电压，如果n型氧化物层的载流子浓度降低，则迁移率降低。因此，ON/OFF电流比率降低且SS增大，从而使晶体管的操作特性劣化。另外，如果n型氧化物层的载流子浓度增力口，则阔值电压降低至负(-)侧，导致不能制造增强型晶体管。
发明内容本发明的一个或多个实施例包括一种具有调节了的迁移率和阈值电压的氧化物晶体管。将在下面的描述中部分地阐述另外的方面和/或优点，并且另外的方面和/或优点将部分地通过描述变得明了，或可以通过实施本发明而获知。为了实现上述和/或其它方面和优点，本发明的一个或多个实施例可以包括一种晶体管，所述晶体管包括沟道层，包括下层和上层，下层和上层的迁移率不同且由不同的氧化物材料形成；源极和漏极，分別4妄触沟道层的相4对端；栅极，用于将电场施加到沟道层。下层和上层中更靠近栅极的一层的迁移率可以高于更远离栅极的另一层。下层和上层中更靠近栅极的一层可以确定晶体管的迁移率。下层和上层中的至少一层可以确定晶体管的阈^_电压。如果下层和上层中更靠近栅极的一层(第一层)的厚度在第一范围内，则晶体管的阈值电压可以由更远离栅极的另一层(第二层)确定。如果第一层的厚度在大于第一范围的第二范围内，则阈值电压可以由第一层和第二层确定。如果第一层的厚度在大于第二范围的第三范围内，则阔值电压可以由第一层确定。下层和上层中更靠近4册极的一层可以包含从由氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)组成的组中选择的至少一种氧化物。下层和上层中更远离栅极的一层可以包含ZnO类氧化物。下层和上层中更靠近栅极的一层的厚度可以为大约IOA至大约500A。下层和上层中更靠近栅极的一层的厚度可以为大约30A至大约200A。下层和上层中更远离栅极的一层的厚度可以为大约10A至大约2000A。下层和上层中更远离栅极的一层的厚度可以与另一层的厚度相同或大于另一层的厚度。所述晶体管可以为顶栅结构的薄膜晶体管(TFT)或底栅结构的薄膜晶体管(TFT)。为了实现上面和/或其它方面和优点，本发明的一个或多个实施例可以包括一种晶体管，所述晶体管包括沟道层，包括下层和上层，下层和上层的载流子密度不同且由不同的氧化物材料形成；源极和漏极，分别接触沟道层的相对端；栅极，用于将电场施加到沟道层。下层和上层中更靠近栅极的一层的载流子密度可以高于更远离栅极的另一层。下层和上层的迁移率可以不同。下层和上层中更靠近栅极的一层的迁移率可以高于更远离栅极的另一层。下层和上层中更靠近栅极的一层可以确定晶体管的迁移率。下层和上层中的至少一层可以确定晶体管的阈值电压。如果下层和上层中更靠近栅极的一层(第一层)的厚度在第一范围内，则晶体管的阈值电压可以由更远离栅极的另一层(第二层)确定。如果第一层的厚度在大于第一范围的第二范围内，则阈值电压可以由第一层和第二层确定。如果第一层的厚度在大于第二范围的第三范围内，则阈值电压可以由第一层确定。下层和上层中更靠近栅极的一层可以包含从由氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)组成的组中选择的至少一种氧化物。下层和上层中更远离栅极的一层可以包含ZnO类氧化物。下层和上层中更靠近栅极的一层的厚度可以为大约IOA至大约500A。下层和上层中更靠近栅极的一层的厚度可以为大约30A至大约200A。下层和上层中更远离栅极的一层的厚度可以为大约10A至大约2000A。下层和上层中更远离栅极的一层的厚度可以与另一层的厚度相同或大于另一层的厚度。所述晶体管可以为顶栅结构的TFT或底栅结构的TFT。通过下面结合附图对实施例的描述，这些和/或其它方面和优点将变得明显并更容易理解，附图中图1是根据本发明示例实施例的晶体管的剖视图2是根据本发明另一示例实施例的晶体管的剖视图3是示出根据示例实施例和对比实施例的晶体管的栅4及电压Vg-漏极电流Id特性的曲线图4是图3的线性比例曲线图5是示出根据本发明示例实施例的晶体管的栅极电压Vg-漏极电流Id特性关于晶体管的氧化铟锌(IZO)层的厚度的曲线图6是示出根据本发明示例实施例的晶体管的阈值电压(V)和迁移率(cm2/V.s)关于晶体管的IZO层的厚度的曲线图7是示出根据示例实施例和对比实施例的晶体管的栅极电压Vg-漏极电流Id特性的曲线图8是示出根据本发明示例实施例的晶体管的4册极电压Vg-漏极电流Id特性关于晶体管的ITO层的厚度的曲线图9是示出根据本发明示例实施例的晶体管的阈值电压(V)和迁移率(cm2/V.s)关于晶体管的ITO层的厚度的曲线图IOA至图10D是根据本发明示例实施例的制造晶体管的方法的剖视图IIA至图IID是根据本发明另一示例实施例的制造晶体管的方法的剖视图。具体实施例方式现在，将参照示出了一些示例实施例的附图来更充分地描述各种示例实施例。这里公开了详细示出的示例实施例。然而，这里公开的具体结构和功能细节仅表示出于描述示例实施例的目的。然而，本发明可以以许多替换形式来实施，并不应该^皮解释为仅限于这里阐述的示例实施例。因此，虽然示例实施例能够具有各种修改和可替换的形式，但是以附图中的示例的方式示出其实施例，并将在这里进行详细描述。然而，应该理解的是，没有意图将示例实施例限制为公开的具体形式，而是相反，示例实施例意在覆盖所有落入本发明的范围内的修改、等同物和替换物。在附图的整个描述中，相同的标号表示相同的元件。应该理解的是，虽然可以在这里使用术语第一、第二等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅-故用于区分一个元件与另一元件。例如，在不脱离示例实施例的范围的情况下，第一元件可以被称为第二元件，相似地，第二元件可以被称为第一元件。如这里所^吏用的，术语"和/或"包括一个或多个相关所列项的任意和所有组合。应该理解的是，当元件或层被称为"形成在"另一元件或层"上"时，它可以直接或间接地形成在另一元件或层上。即，例如，可以存在中间元件或层。相反，当元件或层被称为"直接形成在"另一元件"上"时，不存在中间元件或层。应该以相同的方式来解释用于描述元件或层之间的关系的其它词(例如，"在……之间"与"直接在……之间"、"相邻"与"直接相邻"等)。这里使用的术语仅出于描述特定实施例的目的，并不意在限制示例实施例。如这里所使用的，除非上下文另外清楚地指出，否则单^:形式也意在包括复数形式。还应该理解的是，当在这里使用术语"包括"和/或"包含"时，表明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它的特征、整体、步骤、操作、元件、组件和/或它们的组。在附图中，为了清晰起见，夸大了层和区域的厚度。附图中的相同的标号表示相同的元件。图1是根据本发明示例实施例的晶体管Tl的剖视图。晶体管Tl可以为具有底栅结构的薄膜晶体管(TFT)，其中，栅极G1形成在沟道层C1下方。参照图1,栅极G1形成在基底SUB1上。基底SUB1可以为硅基底、玻璃基底或塑料基底。基底SUB1可以透明或者可以不透明。棚-极绝缘层GI1可以形成在基底SUB1上，以覆盖栅极G1。栅才及绝纟彖层GI1可以为氧化硅层、氮化硅层或其它适合的材料层。沟道层Cl可以形成在栅极绝缘层GI1上并在栅极G1上方。沟道层C1沿X轴方向的宽度可以大于栅极G1沿X轴方向的宽度。沟道层Cl可以具有包括迁移率和/或载流子密度不同的至少两个氧化物层的多层结构。例如，沟道层C1可以具有双层结构，双层结构包括第一氧化物层(第一层)10和形成在第一层10上的第二氧化物层(第二层)20。与第二层20相比，第一层IO被设置为相对更靠近于栅极GI。为此，第一层10的迁移率可以大于第二层20的迁移率。第一层IO的载流子密度可以大于第二层20的载流子密度。将更详细地描述材料的迁移率和载流子密度。材料的迁移率和载流子密度可以是独立的变量。然而，在氧化物中，载流子密度通常与迁移率成比例。即，具有高载流子密度的氧化物具有高迁移率。然而，在一些情况下，具有高载流子密度的氧化物可以具有低迁移率。同时，随着用作沟道层的氧化物层的载流子密度和/或迁移率增加，包括所述氧化物层的晶体管的迁移率增加。然而，当具有低迁移率的氧化物层的载流子密度高时，包括作为沟道层的该氧化物层的晶体管可以具有高迁移率。沟道材料的载流子密度和/或迁移率不仅影响晶体管的迁移率，也影响晶体管的阈值电压。例如，随着沟道材料的载流子密度降低，晶体管的阈值电压可以向正(+)侧移动。根据示例实施例，如果通过堆叠载流子密度和/或迁移率不同的第一层10和第二层20来制造沟道层Cl,则可以容易地控制包括沟道层Cl的晶体管的迁移率和阈值电压。将更详细地对此进行描述。与第二层20相比，第一层10可以被设置为相对更靠近4册4及G1，并可以增加晶体管T1的迁移率。即，与包括仅由第二层20的材料形成的沟道层的晶体管相比，包括由第一层10和第二层20形成的沟道层C1的晶体管Tl可以具有更高的迁移率。因为第一层10的载流子密度和/或迁移率可以高于第二层20的载流子密度和/或迁移率，所以晶体管T1的迁移率可以增加。即使第一层IO具有较低的迁移率，如果第一层IO具有高载流子密度，则晶体管Tl的迁移率也可以因第一层10而增加。同时，如果第一层10的厚度薄，则晶体管Tl的阈值电压可以受第二层20控制胜于受第一层IO控制。例如，如果第一层10足够薄，则可以根据第二层20的材料、成分、载流子浓度控制晶体管T1的阈值电压。因为与第一层IO相比，第二层20可以具有更低的载流子密度和/或迁移率，所以与包括仅由第一层10的材料形成沟道层的晶体管的阈值电压相比，包括由第一层IO和第二层20形成的沟道层C1的晶体管Tl的阈值电压可以移动至正(+)侧。因此，晶体管Tl可以为具有高迁移率和正(+)阈值电压的增强型晶体管。然而，如果第一层10变厚(超过预定或给定的临界厚度)，则第一层IO在晶体管Tl的阔值电压方面的影响可以增大。在这种情况下，晶体管Tl的阈值电压会受第一层IO和第二层20的影响。随着第一层IO的影响增大，晶体管T1的阈值电压可以向负(-)侧移动。如果第一层IO太厚，则晶体管Tl的阔值电压会受第一层IO控制胜于受第二层20控制。例如，第一层10可以为包含氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)中的至少一种的层。第二层20可以包含ZnO类氧化物。为此，第二层20还可以包含诸如Ga和In的III族元素。例如，第二层20可以为氧化镓铟锌(GIZO)层。第二层20可以为掺杂有诸如Sn的IV族元素或其它适合的元素而非III族元素的ZnO类氧化物层。第一层10的厚度可以为大约IOA至大约500A,详细地讲，大约30A至大约200A。如果第一层IO太薄，则第一层IO在晶体管Tl的迁移率的增加方面的效果会减小。另一方面，如果第一层10太厚，则第二层20在增加晶体管Tl的阈值电压方面的效果会减小，这是因为在第二层20中不容易形成沟道。即，随着第一层10的厚度增加，晶体管Tl的阈值电压会受第一层10和第二层20的影响。如果第一层IO太厚，则晶体管Tl的阈值电压会由第一层IO确定而不由9第二层20确定。因此，晶体管Tl的阈值电压可以出于其目的而容易地被控制。如果需要将晶体管Tl的阈值电压向正(+)侧移动，则可以减小第一层IO的厚度，从而可以增大第二层20在增加阈值电压方面的效果。另一方面，如果需要将晶体管T1的阈值电压向负(-)侧移动，则第一层10可以具有足够的厚度，从而可以通过第一层IO来减小晶体管TI的阈值电压。第一层10的厚度可以为大约10A至大约500A。第一层10的厚度可以为大约30A至大约200A,从而可以通过第二层20来增加晶体管Tl的阈值电压。然而，适合于获得第二层在增加阈值电压方面的效果的第一层10的厚度可以根据第一层10和第二层20的材料而变化。另外，所述厚度可以根据晶体管的尺寸和类型而变化。同时，第二层20的厚度可以为大约IOA至大约2000A,即可以大于等于第一层io的厚度。源极电极Sl和漏极电极Dl可以形成在栅极绝纟彖层GI1上，从而分别接触沟道层Cl的相对侧。源极电极Sl和漏极电极D1均可以为单金属层或多金属层。源极电极S1和漏极电极D1可以由与用于形成栅极G1的金属相同的金属形成。可选4奪地，源极电极S1和漏极电极D1可以由与用于形成栅极Gl的材料不同的材料形成。钝化层Pl可以形成在4册极绝缘层GI1上，以覆盖沟道层C1、源极电极S1、漏极电极D1。钝化层Pl可以为氧化硅层或氮化硅层。同时，栅极Gl可以具有大约50nm至大约300nm的厚度。栅极绝缘层GI1可以具有大约50nm至大约300nm的厚度。栅极绝缘层GI1可以具有大约50nm至大约300nm的厚度。源极电极Sl可以具有大约10nm至大约200nm的厚度。漏极电极D1可以具有大约10nm至大约200nm的厚度。图2是根据本发明另一示例实施例的晶体管T2的剖视图。晶体管T2可以为具有顶栅结构的TFT,其中，栅极G2形成在沟道层C2上方。参照图2，沟道层C2形成在基底SUB2上。沟道层C2可以具有这样的结构，其中，翻转了图1的沟道层C1。即，图2的沟道层C2可以具有这样的结构，其中，与图1的第二层20对应的第二层20'和与图1的第一层IO对应的第一层10'顺序形成在基底SUB2上。源极电极S2和漏极电极D2可以形成在基底SUB2上，以分别接触沟道层C2的相对侧。对册极绝缘层GI2可以形成在基底SUB2上，以覆盖沟道层C2、源极电极S2、漏极电极D2。栅极G2可以形成在栅极绝缘层GI2上。栅极G2可以形成在沟道层C2上方。因此，与第二层20'相比，第一层10'被设置为更靠近栅极G2。钝化层P2可以形成在栅极绝缘层GI2上，以覆盖栅极G2。用于形成图2的基底SUB2、第一层10'、第二层20'、源极电极S2、漏极电极D2、栅极绝缘层GI2、栅极G2、钝化层P2的材料可以分别与用于形成图1的基底SUB1、第一层10、第二层20、源极电极S1、漏极电极D1、栅极绝缘层GIl、栅极G1、钝化层P1的材料相同。相似地，图2的各种元件的厚度可以与图1的元件的厚度相同。另夕卜，图2的第一层10'和第二层20'的功能可以与图1的第一层10和第二层20的功能相同。图3是示出根据第一示例实施例、第一对比实施例、第二对比实施例的晶体管的栅极电压Vg-漏极电流Id特性的曲线图。图3的第一曲线G1示出根据第一示例实施例的晶体管(下文中，称为第一晶体管)的栅极电压Vg-漏极电流Id特性，第一晶体管例如为具有图1的结构的晶体管，其中，第一层IO为IZO层，第二层20为GIZO层。为此，IZO层可以具有大约50A的厚度，GIZO层可以具有大约600A的厚度。图3的第二曲线G2示出根据第一对比实施例的晶体管的栅极电压Vg-漏极电流Id特性，在第一对比实施例的晶体管中，沟道层为厚度为大约600A的GIZO单层。图3的第三曲线G3示出根据第二对比实施例的晶体管的栅极电压Vg-漏极电流Id特性，在第二对比实施例的晶体管中，沟道层为厚度为大约500A的IZO单层。同时，在图3中，漏极电压可以为IV，可以采用相同的漏极电压来得到图5和图7的曲线。基于对图3的第一曲线Gl和第二曲线G2的对比，第一曲线Gl的ON电流为大约1(T3A，这是第二曲线G2的ON电流(大约3xl04A)的大约三倍大。第一晶体管的迁移率是根据第一对比实施例的晶体管的迁移率的大约三倍大。晶体管的迁移率和亚阈值斜率(SS)在下面的表1中示出。表1<table>tableseeoriginaldocumentpage11</column></row><table>图4是图3的第一曲线G1至第三曲线G3的线性比例曲线图。图4的第一曲线Gl'至第三曲线G3'分别对应于图3的第一曲线Gl至第三曲线G3。在第一曲线G1'至第三曲线G3'中的每条曲线的切线与X轴相交的点处的栅极电压为晶体管的阈值电压。在第一曲线Gl'至第三曲线G3'的最大"Gm，，点处作出所述切线，其中，"Gm，，为[(漏极电流的变化)/(栅极电压的变化)],即，[(AId/AVg)]。参照图4，第一曲线Gl'的晶体管的阈值电压为大约0.31V，第二曲线G2'的晶体管的阈值电压为大约-0.60V。即，第一曲线Gl'中示出的第一晶体管的阈值电压与第二曲线G2'中示出的根据第一对比实施例的晶体管的阈值电压相似。同时，第三曲线G3'的晶体管(即，才艮据第二对比实施例的包括作为沟道层的IZO单层的晶体管)具有大约-8V的低阈值电压。结果，根据第二对比实施例的晶体管不是增强型晶体管而是耗尽型晶体管。如上所述，第一晶体管的阈值电压与根据第一对比实施例的晶体管阈值电压相似且具有正(+)值，而根据第二对比实施例的晶体管的阈值电压相对低且具有负(-)值。因为第一晶体管包括IZO/GIZO沟道层，根据第一对比实施例的晶体管包括GIZO沟道层，根据第二对比实施例的晶体管包括IZO沟道层，所以第一晶体管的阈值电压不是由IZO层而是由GIZO层确定。即，如果如在第一对比实施例中，GIZO单层#1用作沟道层，则晶体管不会具有高迁移率。如果如在第二对比实施例中，IZO单层被用作沟道层，则阈值电压低，导致难以制造出增强型晶体管。然而，根据示例实施例，可以制造出具有高迁移率的增强型晶体管。为此，根据示例实施例的第一晶体管的沟道层(IZO/GIZO)的IZO层具有大约50A的薄的厚度。如果需要降低阈值电压，则增加沟道层(IZO/GIZO)的IZO层的厚度以增大IZO层在阈值电压方面的效果。图5是示出根据本发明示例实施例的晶体管的栅极电压Vg-漏极电流Id特性的曲线图，根据本发明示例实施例的晶体管包括IZO层作为第一层10和GIZO层作为第二层20。图5中的实线表示利用GIZO单层作为沟道层而没有IZO层的晶体管的特性。参照图5,具有厚度为大约30A的薄的IZO层的晶体管的栅极电压Vg-漏极电流Id特性与具有GIZO单层的晶体管的栅极电压Vg-漏极电流Id特性相似。如果IZO层的厚度为大约50A,则晶体管的阈值电压与包括GIZO单层作为沟道层的晶体管的阈值电压相似，但是ON电流显著增加。ON电流的增加表示晶体管的迁移率的增加。另外，如果IZO层的厚度为大约IOOA,则曲线移动到负(-)侧。这里，与包括厚度为50A的IZO层的晶体管的迁移率相比，包括厚度为IOOA的IZO的晶体管的迁移率进一步增加。包括太薄的IZO层的晶体管的栅极电压Vg-漏极电流Id特性与包括GIZO单层作为沟道层的栅极电压Vg-漏极电流Id特性相似。包括太厚的IZO层的晶体管的栅极电压Vg-漏极电流Id特性与根据第二对比实施例的晶体管的栅极电压Vg-漏极电流Id特性相似，4艮据第二对比实施例的晶体管即为包括IZO单层作为沟道层的晶体管。IZO层的厚度可以出于其目的而进行控制。图6是示出根据本发明示例实施例的晶体管的阈值电压和迁移率关于晶体管的IZO层的厚度的曲线图。参照图6，随着IZO层的厚度增加，迁移率增加，且阈值电压降低。具体地讲，当IZO层的厚度为大约30A至大约50A时，迁移率的变化最大化。随着IZO层的厚度增加，阈值电压的变化增大。图7是根据第二示例实施例、第三对比实施例、第四对比实施例的晶体管的栅极电压Vg-漏极电流Id特性的曲线图。图7的第一曲线GG1示出根据第二示例实施例的晶体管(在下文中，称为第二晶体管)的栅极电压Vg-漏极电流Id特性，第二晶体管例如为具有图1的结构的晶体管，其中，第一层IO为ITO层，第二层20为GIZO层。为此，ITO层可以具有大约50A的厚度。GIZO层可以具有大约600A的厚度。图7的第二曲线GG2示出根据第三对比实施例的晶体管的4册极电压Vg-漏极电流Id特性，在才艮据第三对比实施例的晶体管中，沟道层为厚度为大约600A的GIZO单层。图7的第三曲线GG3示出根据第四对比实施例的晶体管的栅极电压Vg-漏极电流Id特性，在根据第四对比实施例的晶体管中，沟道层为厚度为大约50A的ITO单层。根据第三对比实施例的晶体管的结构与根据参照图3描述的第一对比实施例的晶体管的结构相似。然而，形成两个晶体管的条件略微不同。基于对图7的第一曲线GG1和第二曲线GG2的对比，第一曲线GG1的ON电流为大约5xlO-5A，这是第二曲线GG2的ON电流(大约5xl(T6A)的大约十倍大。第一曲线GG1中示出的第二晶体管的迁移率是第二曲线GG2中示出的根据第三对比实施例的晶体管的大约十倍大。第一曲线GG1在导通点处的切线的斜率略大于第二曲线GG2在导通点出的切线的斜率。即，第二晶体管的亚阈值斜率(SS)小于根据第三对比实施例的晶体管的亚阔值斜率(SS)。即，包括双层沟道层的第二晶体管的导通速度快于根据第三对比实施例的包括单层沟道层的晶体管的导通速度。晶体管的迁移率、SS、阈值电压在下面的表2中示出。表2<table>tableseeoriginaldocumentpage14</column></row><table>当如在传统晶体管中将单个氧化物层用作沟道层时，需要将沟道层的载流子浓度降低以将阔值电压向正(+)侧移动，从而降低晶体管的迁移率。然而，根据本发明的实施例，可以通过利用双层氧化物层作为沟道层来制造具有期望的阈值电压、优良的迁移率和ss特性的晶体管。图8是示出根据本发明示例实施例的晶体管的栅极电压Vg-漏极电流Id特性的曲线图，根据本发明示例实施例的晶体管包括作为第一层10的ITO层和作为第二层20的GIZO层。图8中的实线表示利用GIZO单层作为沟道层而没有ITO层的晶体管的特性。图8的结果与图5的结果相似。即，具有厚度为大约30A的薄的ITO层的晶体管的栅极电压Vg-漏极电流Id特性与具有GIZO单层的晶体管的栅极电压Vg-漏极电流Id特性相似，但是ON电流增加。具有厚度为大约50A的ITO层的晶体管的阈值电压与具有GIZO单层作为沟道层的晶体管的阈值电压相似，但是ON电流显著增加了。On电流的增加表示晶体管的迁移率的增加。另外，如果ITO层的厚度为大约80A，则曲线移动至负(-)侧。为此，与包括厚度为50A的ITO层的晶体管相比，包括厚度为80A的ITO层的晶体管的迁移率略樣t增加。图9是示出根据本发明示例实施例的晶体管的阈值电压(V)和迁移率(cm2/V.s)关于晶体管的ITO层的厚度的曲线图。参照图9，随着ITO层的厚度增加，迁移率增加，且阔值电压降低。具体地讲，当ITO层的厚度为大约30A至50A时，迁移率的变化最大化。随着ITO层的厚度增加为大于50A,阈值电压的变化增大。下文中，将描述根据本发明示例实施例的制造晶体管的方法。图IOA至图10D是根据示例实施例的制造晶体管的方法的剖视图。根据示例实施例的晶体管可以为具有底栅结构的TFT。才艮据图IOA至图IOD制造的晶体管可以与图l的晶体管对应。相同的标号用于表示相同的元件。参照图IOA，可以在基底SUB1上形成栅极G1。可以在基底SUB1上形成栅极绝缘层Gil以覆盖栅极G1。栅极绝缘层Gil可以由氧化硅、氮化硅或其它适合的材料形成。参照图10B，可以在栅极绝缘层Gil上形成包括顺序形成的第一层10和第二层20的沟道层C1。沟道层C1可以位于栅极G1上方。可以利用物理气相沉积(PVD)方法(诸如溅射或蒸镀)来沉积第一层10和第二层20,或者可以利用相同的掩膜层将第一层IO和第二层20图案化。参照图10C,可以在栅极绝缘层Gil上形成源极电极Sl和漏极电极Dl,以分别接触沟道层C1的相对端，同时暴露沟道层C1的上表面的一部分。源极电极S1和漏极电极D1均可以形成为单金属层或多金属层。参照图10D,可以在基底SUB1上形成钝化层Pl以覆盖沟道层Cl的暴露部分、源极电极Sl、漏极电极Dl。根据示例实施例，可以以预定的温度对所得结构进行退火，从而完成晶体管。图IIA至图IID是根据另一示例实施例的制造晶体管的方法的剖视图。该晶体管可以为具有顶栅结构的TFT。根据图IIA至图IID制造的晶体管可以与图2的晶体管对应。相同的标号用于表示相同的元件。参照图IIA，可以在基底SUB2上形成沟道层C2。沟道层C2可以具有包括顺序形成在基底SUB2上的第二层20'和第一层10'的双层结构。形成第一层10'和第二层20'的方法可以与形成图10B的第一层10和第二层20的方法相似。参照图11B,可以在基底SUB2上形成源极电极S2和漏极电极D2,以分别接触沟道层C2的相对端。参照图IIC，可以在基底SUB2上形成栅极绝缘层GI2以覆盖沟道层C2的暴露部分、源极电极S2、漏极电极D2。可以在栅极绝缘层GI2上形成栅极G2。栅极G2可以位于沟道层C2上方。栅极G2可以由与用于形成源极电极S2和漏极电极D2的金属相同的金属形成。可选择地，栅极G2可以由与参照图11D,可以在栅极绝缘层GI2上形成钝化层P2以覆盖栅极G2。钝化层P2可以由氧化硅层或氮化硅层形成。根据示例实施例，可以以预定温度对所得结构进行退火，从而完成晶体管。虽然已经参照附图示出并描述了示例实施例，但是本申请的范围不应该被理解为限于示例实施例。例如，本领域普通技术人员应该理解的是，可以将这里的教导应用到除TFT之外的其它晶体管。此外，可以以各种形式修改图1和图2的晶体管的构成元件和结构。根据示例实施例的晶体管可以不是增强型晶体管而是耗尽型晶体管。晶体管不仅可以用于液晶显示(LCD)设备和有机发光显示设备，而且可以用于存储装置和逻辑装置。因此，本申请的范围不应该被解释为不恰当地限于详细描述的文字。虽然已经参照本发明的不同的实施例具体示出并描述了本发明的各方面，但是应该理解的是，这些示例性实施例应该被解释为仅是描述性的，且不是出于限制的目的。每个实施例的特征或者方面的描述通常应该被认为是虽然已经在这里公开了示例实施例，但是应该理解的是可以进行其它的变化。这样的变化不应该被认为是脱离了本申请的示例实施例的精神和范围的，并且意在将所有这样的对于本领域普通技术人员来说应是显而易见的修改包括在权利要求的范围内。权利要求1、一种晶体管，包括沟道层，包括下层和上层，下层和上层的迁移率不同且由不同的氧化物材料形成；源极和漏极，分别接触沟道层的相对端；栅极，用于将电场施加到沟道层。2、如权利要求1所述的晶体管，其中，下层和上层中更靠近栅极的一层的迁移率高于更远离栅极的另一层。3、如权利要求1所述的晶体管，其中，下层和上层中更靠近栅极的一层确定晶体管的迁移率。4、如权利要求1所述的晶体管，其中，晶体管的阈值电压由下层和上层中的至少一层确定。5、如权利要求1所述的晶体管，其中，下层和上层中更靠近栅极的一层包含从由氧化铟锌、氧化铟锡、氧化铝锌、氧化镓锌组成的组中选择的至少一种氧化物。6、如权利要求1所述的晶体管，其中，下层和上层中更远离栅极的一层包含ZnO类氧化物。7、如权利要求1所述的晶体管，其中，下层和上层中更靠近栅极的一层的厚度为IOA至500A。8、如权利要求7所述的晶体管，其中，下层和上层中更靠近栅极的一层的厚度为30A至200A。9、如权利要求1所述的晶体管，所述晶体管为顶栅结构的薄膜晶体管或底栅结构的薄膜晶体管。10、一种晶体管，包括沟道层，包括下层和上层，下层和上层的载流子密度不同且由不同的氧化物材料形成；源极和漏极，分别4妄触沟道层的相对端；栅才及，用于将电场施加到沟道层。11、如权利要求10所述的晶体管，其中，下层和上层中更靠近栅极的一层的载流子密度高于更远离栅极的另一层。12、如权利要求IO所述的晶体管，其中，下层和上层的迁移率不同。13、如权利要求12所述的晶体管，其中，下层和上层中更靠近栅极的一层的迁移率高于更远离栅极的另一层。14、如权利要10所述的晶体管，其中，下层和上层中更靠近栅极的一层确定晶体管的迁移率。15、如权利要求IO所述的晶体管，其中，晶体管的阈值电压由下层和上层中的至少一层确定。16、如权利要求IO所述的晶体管，其中，下层和上层中更靠近栅极的一层包括从由氧化铟锌、氧化铟锡、氧化铝锌、氧化一家锌组成的组中选择的至少一种氧化物。17、如权利要求IO所述的晶体管，其中，下层和上层中更远离栅极的一层包含ZnO类氧化物。18、如权利要求IO所述的晶体管，其中，下层和上层中更靠近栅极的一层的厚度为10A至500A。19、如权利要求18所述的晶体管，其中，下层和上层中更靠近栅极的一层的厚度为30A至200A。20、如权利要求10所述的晶体管，所述晶体管为顶栅结构的薄膜晶体管或底栅结构的薄膜晶体管。全文摘要本发明公开了一种沟道层和一种包括该沟道层的晶体管。所述沟道层可以包括多层结构。形成所述沟道层的层可以具有不同的迁移率和/或载流子密度。所述沟道层可以具有包括可以由不同的氧化物形成的上层和下层的双层结构。所述晶体管的特性可以根据用于形成下层和上层的材料及其厚度而变化。文档编号H01L29/786GK101630692SQ200910140008公开日2010年1月20日申请日期2009年7月14日优先权日2008年7月14日发明者宋利宪,朴宰彻,金善日,金尚昱,金昌桢申请人:三星电子株式会社