专利名称：隔离结构及其制作方法
技术领域：
本发明涉 及半导体器件的制作领域，尤其涉及一种隔离结构及其制作方法。
背景技术：
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上 可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密 度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有 硅局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺或注入离子隔离。但是LOCOS 结构通常用于线宽大于0.35 μ m的工艺中，而STI结构则多用于0.25 μ m的工艺，离子注 入隔离结构多用于大尺寸的双极型晶体管工艺。目前，LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹 进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。具体形成LOCOS 隔离结构的工艺如中国专利申请200610030309中所描述的参考图1，提供一半导体衬 底100 ；用热氧化法在半导体衬底100上形成垫氧化层102 ；用化学气相沉积法在垫氧化 层102上形成腐蚀阻挡层104，所述腐蚀阻挡层104的材料为氮化硅；用旋涂法在腐蚀阻 挡层104上形成光刻胶层106，经过曝光显影工艺，定义有源区图形；以光刻胶层106为 掩膜，用干法刻蚀法刻蚀腐蚀阻挡层104和垫氧化层102，形成开口 110，开口 110之间 的区域为有源区111。如图2所示，灰化法去除光刻胶层106，然后再用湿法刻蚀法去除 残留的光刻胶层106。将半导体衬底100放入炉管内，用热氧化法氧化开口 110处的半 导体衬底100，使氧气与硅结合，形成材料为二氧化硅的LOCOS (局部硅氧化)隔离结构 112。如图3所示，去除腐蚀阻挡层104和垫氧化层102，去除腐蚀阻挡层104和垫氧化 层102的工艺一般采用湿法刻蚀。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题， 其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅 和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体 积，并在氧化过程中，对晶片产生应力破坏。另外，LOCOS工艺较为复杂，致使制作成 本较高。
发明内容
本发明解决的问题是提供一种隔离结构及其制作方法，防止制作隔离结构工艺 复杂，成本高。为解决上述问题，本发明提供一种隔离结构的制作方法，包括在半导体衬底 上依次形成隔离物层和光刻胶层，所述光刻胶层上定义出有源区图案；以光刻胶层为 掩膜，沿有源区图案刻蚀隔离物层至露出半导体衬底，形成有源区开口；去除光刻胶 层后，向有源区开口内填充满单晶硅，形成有源区，有源区之间的隔离物层作为隔离结 构。
可选的，向有源区开口内填充满单晶硅的方法为选择性外延生长法。可选的，所述隔离物层的材料为二氧化硅，形成方法为热氧化法或低压化学气 相沉积方法。可选的，所述隔离物层的材料为氮化硅，形成方法为化学气相沉积法或物理气 相沉积方法。可选的，所述隔离物层的厚度为4000埃 8000埃。可选的，刻蚀隔离物层的方法为干法刻蚀法。本发明还提供一种隔离结构，包括半导体衬底；位于半导体衬底上有源区和 隔离结构，所述有源区和隔离结构间隔排列，且有源区由单晶硅形成。可选的，所述隔离物层的材料为二氧化硅或氮化硅。可选的，所述隔离物层的厚度为4000埃 8000埃。与现有技术相比，本发明具有以下优点在半导体衬底上形成隔离物层后，通 过刻蚀隔离物层形成有源区开口，然后在有源区开口内填充单晶硅形成有源区，及隔离 有源区的隔离结构。可以实现隔离结构无“鸟嘴”现象，并且工艺流程更简单，使制作 成本降低。
图1至图3为现有技术形成LOCOS隔离结构的示意图；图4是本发明形成隔离结构的具体实施方式
流程图；图5至图9是本发明形成隔离结构的实施例示意图。
具体实施例方式隔离技术在整个集成电路行业中占着重要的地位，目前所采用的主要有三种 方式一种是注入隔离；一种是LOCOS (硅局部氧化隔离)；另一种是STI (浅沟槽隔 离)。本发明通过选择性外延工艺实现氧化隔离，用于解决LOCOS工艺中制作复杂及
“鸟嘴”问题。本发明形成隔离结构的具体流程如图4所示，执行步骤S11，在半导体衬底上依 次形成隔离物层和光刻胶层，所述光刻胶层上定义出有源区图案。所述隔离物层的材料为二氧化硅或氮化硅，用于后续刻蚀后作为隔离结构。所 述隔离物层的材料及厚度可根据具体工艺进行选择。执行步骤S12，以光刻胶层为掩膜，沿有源区图案刻蚀隔离物层至露出半导体衬 底，形成有源区开口。通常采用干法刻蚀法刻蚀具有绝缘作用的隔离物层。执行步骤S13，去除光刻胶层后，向有源区开口内填充满单晶硅，形成有源区， 有源区之间的隔离物层作为隔离结构。在有源区开口内填充满具有半导体性质的单晶硅，使有源区和 隔离区最终形 成。所述向有源区开口内填充满单晶硅的方法为选择性外延生长法。基于上述实施方式形成的隔离结构，包括半导体衬底；位于半导体衬底上有源区和隔离结构，所述有源区和隔离结构间隔排列，且有源区由单晶硅形成。
图5至图9是本发明形成隔离结构的实施例示意图。如图5所示，提供一半导 体衬底200，所述半导体衬底200可以是硅基底或绝缘体上硅。在半导体衬底上形成隔 离物层202，所述隔离物层202的厚度为4000埃 8000埃，具体厚度可根据工艺需要确 定；隔离物层202的材料可以是二氧化硅或氮化硅。本实施例中，隔离物层202是二氧化硅的话，可以用热氧化法在半导体衬底200 上形成，且其优化厚度为6000埃；如果隔离物层202的材料是氮化硅，则可以采用低压 化学气相沉积法形成，其厚度可以是4000埃 6000埃。如图6所示，用旋涂法在隔离物层202上形成光刻胶层204，经过甩干烘干工 艺，使光刻胶层204平整均勻；然后，对光刻胶层进行曝光显影，在光刻胶层204上定义 有源区图形205。本实施例中，所述光刻胶层204可以是正胶，也可以是负胶，具体选择可以与 显影液配合。参考图7，以光刻胶层204为掩膜，沿有源区图形刻蚀隔离物层202至露出半导 体衬底200，形成有源区开口 206。本实施例中，刻蚀隔离物层202的方法为干法刻蚀法。如果隔离物层202的材料 为二氧化硅的话，则刻蚀所采用的气体为C4F8与CO的混合气体，C4F8与CO的流量比为 1 10；如果隔离物层202的材料为氮化硅的话，则刻蚀所采用的气体为CF4与CHF3, CF4与CHF3的流量比为2 1。如图8所示，去除光刻胶层204。所述去除方法可以是灰化法去除光刻胶层 204，然后再采用湿法刻蚀法去除残留的光刻胶层204;还可以直接采用湿法刻蚀法去除 光刻胶层204。参考图9，采用选择性外延生长法在有源区开口内的半导体衬底200上生长单晶 硅，且单晶硅填充满有源区开口，形成有源区208，有源区208之间为隔离结构202a;其 中，单晶硅的表面与隔离结构202a表面齐平。基于上述实施例形成的隔离结构包括半导体衬底200，所述半导体衬底200可 以是硅基底或绝缘体上硅；隔离结构202a，位于半导体衬底200上，所述隔离结构202a 的材料为二氧化硅或氮化硅等；有源区208，位于半导体衬底200上，且和隔离结构202a 间隔排列，所述有源区208由单晶硅形成。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技 术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护 范围应当以权利要求所限定的范围为准。
权利要求
1.一种隔离结构的制作方法，其特征在于，包括在半导体衬底上依次形成隔离物层和光刻胶层，所述光刻胶层上定义出有源区图案；以光刻胶层为掩膜，沿有源区图案刻蚀隔离物层至露出半导体衬底，形成有源区开π ；去除光刻胶层后，向有源区开口内填充满单晶硅，形成有源区，有源区之间的隔离 物层作为隔离结构。
2.根据权利要求1所述隔离结构的制作方法，其特征在于，向有源区开口内填充满单 晶硅的方法为选择性外延生长法。
3.根据权利要求1所述隔离结构的制作方法，其特征在于，所述隔离物层的材料为二 氧化硅，形成方法为热氧化法或低压化学气相沉积方法。
4.根据权利要求1所述隔离结构的制作方法，其特征在于，所述隔离物层的材料为氮 化硅，形成方法为化学气相沉积法或物理气相沉积方法。
5.根据权利要求1或3任一项所述隔离结构的制作方法，其特征在于，所述隔离物层 的厚度为4000埃 8000埃。
6.根据权利要求1所述隔离结构的制作方法，其特征在于，刻蚀隔离物层的方法为干 法刻蚀法。
7.—种隔离结构，包括半导体衬底；位于半导体衬底上有源区和隔离结构，所述 有源区和隔离结构间隔排列，且有源区由单晶硅形成。
8.根据权利要求7所述隔离结构，其特征在于，所述隔离物层的材料为二氧化硅或氮化硅。
9.根据权利要求8所述隔离结构，其特征在于，所述隔离物层的厚度为4000埃 8000 埃。
全文摘要
一种隔离结构及其制作方法。其中隔离结构的制作方法，包括在半导体衬底上依次形成隔离物层和光刻胶层，所述光刻胶层上定义出有源区图案；以光刻胶层为掩膜，沿有源区图案刻蚀隔离物层至露出半导体衬底，形成有源区开口；去除光刻胶层后，向有源区开口内填充满单晶硅，形成有源区，有源区之间的隔离物层作为隔离结构。本发明可以实现隔离结构无“鸟嘴”现象，并且工艺流程更简单，使制作成本降低。
文档编号H01L21/762GK102024738SQ200910170548
公开日2011年4月20日 申请日期2009年9月10日 优先权日2009年9月10日
发明者王乐 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司