专利名称：：一种多层片式压敏电阻器瓷料及所得的产品的制作方法
技术领域：
：本发明涉及元器件的材料，尤其涉及一种压敏电阻器瓷料及所得的产品。
背景技术：
：多层片式压敏电阻器是一种浪涌电压抑制器，它是采用先进的叠层片式化技术制造的半导体陶瓷元件，它能为被保护元件(电路)提供强有力的过压保护。由于它具有体积小，通流容量大，响应速度快，良好的限制电压特性，较好的温度特性，适合表面安装和易实现低压化等特点；另外，它的ESD吸收能力甚至超过IEC61000-4-2:2000标准规定的ESD试验时接触放电和空气放电4级水平(即接触放电8KV和空气放电15KV的ESD吸收能力)的要求，是目前最理想的ESD防护首选元件。但是，随着现代电子产品的工作电压愈来愈低(5V)，功耗要求愈来愈小，高频信号线路数据传输速度愈来愈快(USB2.0传输速度已达480Mbps)，这样势必对多层片式压敏电阻器提出了更高的要求，那就是向超低电压、超低电容、超低泄漏电流的方向发展。目前普通的多层片式压敏电阻器，其工作电压最低在5.6V，电容量在几十pF-几千pF，泄漏电流在几yA甚至几十yA左右。中国专利CN101367649公开了一种氧化锌压敏电阻介质材料及电阻器制备方法，属于电子材料
技术领域：
。所述氧化锌压敏电阻介质材料，其组分包括85X95X的ZnO2%6%的812031%5%的11021%3.5%的Sb203l%4X的MnC031.2%5%的Co200.2%1%的02030.1%1%的Zr02、0.2%1%的附203和1.2%3%的Si02。
发明内容本发明需解决的技术问题是提供一种材料分散性高、成型工艺好的压敏电阻器瓷料，由该种瓷料所得的压敏电阻器具有低电压、低电容、超低泄漏电的特性。为解决上述技术问题，本发明提供的技术方案是一种压敏电阻器瓷料，按摩尔份计，氧化锌9498.4mo1%、Bi2030.550.65mol%、Sb2030.450.55mol%，余量是金属氧化物。进一步在上述压敏电阻器瓷料中，所述的金属氧化物是Si、Co、Mn、Cr氧化物中的一种或几种。由上述压敏电阻器瓷料所得的压敏电阻器，由烘料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧银、电镀工艺制得，它包括瓷料介质层以及介质层之间的内电极，与现有技术相比，本发明在材料部分通过适当降低普通的多层片式压敏电阻器瓷体配方中Sb203的比例，即由lmol^左右减少为0.450.55mol%来降低瓷料电压梯度，通过适当降低配方中Bi203的比例，由lmol^左右减少为0.550.65mol%)来降低电容，最终获得低电压、低电容多层片式压敏电阻器瓷料。由该材料所得的压敏电阻器，由烘料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧银、电镀工艺制得，所述流延厚度大于或等于14ym，使得压敏电阻器的来确定产品电压较低，所述的电镀电流是30士2A，消除压敏电阻器两端电压的极化现象以及泄漏电流增大的现象，从而实现产品超低泄漏电流。内电极的尺寸是0.84X0.2mm以减少内电极有效面积，实现产品超低电容。本发明的片式压敏电阻器与现有技术相比，具有如下有益的技术效果(l)瓷料体系电压梯度低，电容量小，烧结温度低，可实现瓷体与内电极共烧。(2)内部设计结构简单，介质层数，内电极尺寸设计恰到好处，既保证产品具有超低电容量，又具有良好的防ESD能力。(3)通过优化电镀工艺参数可解决产品两端电压极化和漏电流增大等问题。(4)产品工作电压3.3v，工作电压极低，电容量15pF，容量极小，泄漏电流0.liiA以下。具体实施例方式本发明的主旨是在材料部分通过适当降低普通的多层片式压敏电阻器瓷体配方中Sb203的比例，即由lmol^左右减少为0.450.55mol%来降低瓷料电压梯度，通过适当降低配方中Bi203的比例，由lmol^左右减少为0.550.65mol%来降低电容，最终获得低电压、低电容多层片式压敏电阻器瓷料。下面结合实施例对本发明的内容作进一步详述，实施例中所提及的内容并非对本发明的限定，材料配方选择可因地制宜而对结果无实质性的影响。首先，简述本发明材料配方的基本方案一种压敏电阻器瓷料，按摩尔份计，氧化锌9498.4mol%、Bi2030.550.65mol%、Sb2030.450.55mol%，余量是金属氧化物。实施例1—种压敏电阻器瓷料，按摩尔份计，将94mol%的氧化锌、0.6mo1%的Bi203、0.5mol^的Sb^3、余量是Si、Co金属氧化物称料混合、滚磨、烘干、过筛，制成低电压、低电容压敏电阻器瓷料。再将上面瓷料按片式化压敏电阻器的常用的烘料、配料球磨、流延、成型、干燥、层压、切害U、排胶、烧结、倒角、封端、烧银、电镀工艺制得0402D14-1片式压敏电阻器产品，它包括瓷料介质层以及介质层之间的内电极，所述流延厚度大于或等于14ym，所述的电镀电流是30士2A，内电极的尺寸是0.84X0.2mm。通过电性能测试，测试条件压敏电压:DC0.lmA;泄漏电流DC3.OV;电容量lMHz，Vrms二O.5V，平均电性能结果如表1所示，结果如下表，即产品具有低电容，低电压、泄漏电流低的特点。实施例2—种压敏电阻器瓷料，按摩尔份计，将95mol%的氧化锌、0.57mol%的Bi203、0.52mo1%的Sb203、余量是Si、Co金属氧化物称料混合、滚磨、烘干、过筛，制成低电压、低电容压敏电阻器瓷料。再将上面瓷料按片式化压敏电阻器的常用的烘料、配料球磨、流延、成型、干燥、层压、切害U、排胶、烧结、倒角、封端、烧银、电镀工艺制得0402D14-1片式压敏电阻器产品，它包括瓷料介质层以及介质层之间的内电极，所述流延厚度大于或等于14iim，所述的电镀电流是30士2A，内电极的尺寸是0.84X0.2mm。通过电性能测试，测试条件压敏电压:DC0.lmA;泄漏电流:DC3.0V;电容量l腿z，Vrms=0.5V，平均电性能结果如表1所示，结果如下表，即产品具有低电容，低电压、泄漏电流低的特点。实施例3—种压敏电阻器瓷料，按摩尔份计，将96mol%的氧化锌、0.62mol%的Bi203、0.47mo1%的Sb203、余量是Si、Co金属氧化物称料混合、滚磨、烘干、过筛，制成低电压、低电容压敏电阻器瓷料。再将上面瓷料按片式化压敏电阻器的常用的烘料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧银、电镀工艺制得0402014-1片式压敏电阻器产品，它包括瓷料介质层以及介质层之间的内电极，所述流延厚度大于或等于14i！m，所述的电镀电流是30±2A，内电极的尺寸是0.84X0.2mm。通过电性能测试，测试条件压敏电压:DC0.lmA;泄漏电流DC3.OV;电容量lMHz，Vrms=0.5V，平均电性能结果如表1所示，结果如下表，即产品具有低电容，低电压、泄漏电流低的特点。实施例4—种压敏电阻器瓷料，按摩尔份计，将97mol%的氧化锌、0.6mo1%的Bi203、0.55mol^的Sb^、余量是Si、Co、Mn、Cr金属氧化物称料混合、滚磨、烘干、过筛，制成低电压、低电容压敏电阻器瓷料。再将上面瓷料按片式化压敏电阻器的常用的烘料、配料球磨、流延、成型、干燥、层压、切害U、排胶、烧结、倒角、封端、烧银、电镀工艺制得0402D14-1片式压敏电阻器产品，它包括瓷料介质层以及介质层之间的内电极，所述流延厚度大于或等于14iim，所述的电镀电流是30士2A，内电极的尺寸是0.84X0.2mm。通过电性能测试，测试条件压敏电压:DC0.lmA;泄漏电流:DC3.0V;电容量lMHz，Vrms=0.5V，平均电性能结果如表1所示，结果如下表，即产品具有低电容，低电压、泄漏电流低的特点。实施例5—种压敏电阻器瓷料，按摩尔份计，将98mol%的氧化锌、0.6mo1%的Bi203、0.5mol^的Sb^3、余量是Si、Co、Mn、Cr金属氧化物称料混合、滚磨、烘干、过筛，制成低电压、低电容压敏电阻器瓷料。再将上面瓷料按片式化压敏电阻器的常用的烘料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧银、电镀工艺制得0402D14-1片式压敏电阻器产品，它包括瓷料介质层以及介质层之间的内电极，所述流延厚度大于或等于14iim，所述的电镀电流是30士2A，内电极的尺寸是0.84X0.2mm。通过电性能测试，测试条件压敏电压:DC0.lmA;泄漏电流:DC3.0V;电容量lMHz，Vrms=0.5V，平均电性能结果如表1所示，结果如下表，即产品具有低电容，低电压、泄漏电流低的特点。表1:402D14_1产品平均性能参数如下表所示<table>tableseeoriginaldocumentpage5</column></row><table>权利要求一种多层片式压敏电阻器瓷料，其特征在于按摩尔份计，氧化锌94～98.4mol％、Bi2O30.55～0.65mol％、Sb2O30.45～0.55mol％，余量是金属氧化物。2.根据权利要求1所述的多层片式压敏电阻器瓷料，其特征在于所述的金属氧化物是Si、Co、Mn、Cr氧化物中的一种或几种。3.—种多层片式根据权利要求1或2所述的压敏电阻器瓷料所得的压敏电阻器，由烘料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧银、电镀工艺制得，它包括瓷料介质层以及介质层之间的内电极，其特征在于所述流延厚度大于或等于14ym，所述的电镀电流是30±2A，内电极的尺寸是0.84X0.2mm。全文摘要本发明公开了一种压敏电阻器瓷料及所得的产品，该瓷料按摩尔份计，氧化锌94～98.4mol％、Bi2O30.55～0.65mol％、Sb2O30.55～0.65mol％，余量是金属氧化物。所述的金属氧化物是Si、Co、Mn、Cr氧化物中的一种或几种。由上述瓷料所得的压敏电阻器由烘料、配料球磨、流延、成型、干燥、层压、切割、排胶、烧结、倒角、封端、烧银、电镀工艺制得，它包括瓷料介质层以及介质层之间的内电极，所述流延厚度大于或等于14μm，所述的电镀电流是30±2A，内电极的尺寸是0.84×0.2mm。该压敏电阻器具有低电压、低电容、超低泄漏电的特性。文档编号H01C7/10GK101717250SQ20091021381公开日2010年6月2日申请日期2009年12月11日优先权日2009年12月11日发明者唐斌,岑权进,李强,陈加旺申请人:广东风华高新科技股份有限公司