专利名称：深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺的制作方法
技术领域：
本发明属于半导体集成电路制造工艺技术领域，特别涉及一种深亚微米超大规模 集成电路Cu互连模系用低阻、高稳定性a -Ta/TaN梯度扩散阻挡层的制备工艺。
背景技术：
随着集成电路特征尺寸的持续縮小、集成度不断提高，Cu已逐步取代A1作为新一 代互连金属材料。然而，由于Cu在Si和Si基氧化物介质中，在低温下即可扩散生成深能 级杂质，对器件中的载流子具有很强的陷阱效应，使器件性能退化甚至失效。因此，在Cu和 Si或Si02之间必须要增加金属阻挡层，起到阻止Cu扩散以及改善Cu与基体结合性能的作 用。在2007年版的《半导体路线体技术发展路线图》中也把引入超薄、高保形的低阻值金 属阻挡层作为近期即2015年前的挑战之一，如文献[王洪波，2007年国际半导体技术发展 路线图摘要介绍，中国集成电路2008 ;106 :14]。 目前工业界常用的金属扩散阻挡层是Ta/TaN双层薄膜，这种双层薄膜主要是利 用难熔金属Ta和氮化物TaN的高熔点，即Ta : 2996 °C ， TaN : 3087 °C的高熔点，晶格和晶 界扩散激活能较高的优势，如文献[姜蕾，集成电路Cu互连工艺中的Ta基扩散阻挡层研 究，上海复旦大学，2003]，特别是由于Ta层与Cu具有好的粘附性和界面稳定性，以及 TaN与电介质较好的粘附性和高的热稳定性，使得双层薄膜Ta/TaN金属扩散阻挡层能够 满足Cu互连的相关性能要求。 一般来说Ta有两种相结构，即电阻率为15-60 ii Q cm 稳定的a-Ta(体心立方)的低阻相结构和电阻率为200-700 ii Q 'cm亚稳的P-Ta(四 方相)的高阻相结构。由于集成电路工艺中制备Ta膜时多采用远离平衡态的溅射沉积 方法，因此制备出的Ta膜多是亚稳的P-Ta结构或a _Ta和P _Ta共存的相结构，如文 献 [S. M. Rossnagel， Journal of Vacuum Science & Technology B 20/6(2002)2328] 禾口 文 献 [R. Saha， J. A. Barnard,10th American Conference on CrystalGrowth/9th International Conference]. 为了在非晶态TaN上得到a-Ta或a-Ta(N)相结构，大多采用方法包括1、 沉积后退火，如文献[L. Liu， Y. Wang， H. Gong， J. A卯l. Phys. 90/1 (2001) 416.]和文献 [R. K卿per， B. Stevens, S. P. Baker， J. Appl. Phys. 100/12 (2006). ] ;2、高温环境下沉 积，如文献[Y. M. Zhou， Z. Xie， H. N. Xiao， P. F. Hu， J. He， Vacuu 83 (2008) 286. ] ;3、晶格 匹配法，(以Nb、 TaNai、 fcc-TaN、 Ti、 W等为缓冲层或TaN表面Ar+反溅技术)，如文献 [J. C. Tsao， C. P. Liu， Y. L. Wang， Y. S. Wang， K. W. Chen， 2nd InternationalSymposi咖 on Point Defects and Nonstoichiometry， Sendai， JAPAN, 2005， p. 501.]、文献[G. S. Chen， S. T. Chen， S. C. Huang， H. Y. Lee， Appl. Surf. Sci. 169-170 (2001) 353.]、文献[Y. S. Wang， C. C. H皿g， W. H丄ee， S. C. Chang， Y丄Wang， 3rd InternationalConference on Advances of Thin Films and Coatings, Singapore, SINGAPORE, 2006， p. 5241] ;4、微量N添力口法，如 文献[J.W.Bae， J.W丄im， K. Mimura， M. Isshiki， Thin Solid Films 515/11(2007)4768.] 和文献[G.S.Chen，S.T.Chen， J. Appl. Phys. 87/12(2000)8473.]等。在这些方法中均存在不同的缺陷，或制作成本较高，或制作工艺复杂等缺陷。如沉积后退火法，虽能实现P-Ta 到a -Ta的相变，但退火工艺温度需达到60(TC，且高温退火时常见的0元素等对相结构 转换有明显的阻滞作用。高温环境下沉积制备的Ta往往是a与P-Ta的两相混合。而 与这两种方法不同的晶格匹配法是通过引入异质元素做缓冲层或是进行TaN表面溅射处 理，以形成与a-Ta较好的晶格匹配特性，但其工艺复杂程度较高，且异质缓冲层的热稳定 性以及反溅造成的损伤不可忽视。微量N添加法则是将Ta层在低量氮气氛围中沉积，稳 定a-Ta相结构，但得到的固溶态a-Ta(N)的电阻率较高。如台湾逢甲大学(Feng Chia University)G. S.Chen等人在N2氛围中得到的固溶态a-Ta(N)电阻率约为180 ii Q cm， 如文献[G. S. Chen， S. T. Chen， S. C. Huang， H. Y. Lee， Appl. Surf. Sci. 169-170 (2001) 353.]， 远高于纯a _Ta的电阻率15-60 ii Q cm。因此，如能开发一种深亚微米集成电路Cu互连 用低阻的、高稳定性的a-Ta/TaN双层梯度扩散阻挡层的制备工艺，这正是本发明的任务 所在。
发明内容
本发明的目的正是为了克服上述现有技术中所存在的缺陷，实现所述的发明任 务，提出一种适用于深亚微米集成电路Cu互连用的超薄、低阻及高热稳定性的a -Ta/TaN 双层梯度扩散阻挡层的制备工艺。该制备工艺简便易行、并可通过对工艺参数的调控获得 梯度阻挡层材料，从而大幅度改善及提高器件服役可靠性。 本发明的基本思想是提出一种制备深亚微米集成电路Cu互连用的超薄、低阻及 高热稳定性的a-Ta/TaN双层梯度扩散阻挡层。 一是在Si基体上先沉积一层非晶态TaN 层，目的在于改善Si基体与扩散阻挡层的结合性能，同时利用TaN层的高热稳定性，提高整 个扩散阻挡层的失效温度；二是在双层扩散阻挡层a-Ta/TaN中，提出了TaN梯度层沉积的 设计方案，即通过在所述TaN涂层中逐渐减小所用工作气氛N2流量，使N含量在TaN层上 形成一个由里向外逐渐递减的梯度层，目的是通过N元素的逐步缺失，减小晶格常数，提高 晶格匹配率，确保在梯度层上生成低电阻率的a -Ta(体心立方)，以降低双层模阻挡层体 系的电阻率。本发明a-Ta层的沉积是在不破坏上一步真空条件下，紧接着在梯度层沉积 完成后连续沉积a-Ta层，目的有二，其一是为减少污染元素吸附，保持梯度层洁净；其二 是为让真空室中少量残余的N原子进入沉积层，达到稳定a -Ta结构的目的。
为了实现本发明的目的，本发明采用以下措施构成的技术方案实现的。
本发明深亚微米集成电路Cu互连用梯度扩散阻挡层的制备工艺，按照本发明，包 括以下工艺步骤
(1)沉积前对基体的处理 将单晶Si (111)基体分别放在浓度为99. 7%的丙酮和无水乙醇中进行超声清洗 10-20min，烘干后，放入射频反应磁控溅射镀膜设备真空室，待其真空室本底真空度达到 2. 0 X 10—4Pa后，再进行10-20min反溅清洗，去除Si表面氧化物，所述镀膜设备的反溅功率 为50-150W，溅射气氛为Ar，工作真空度为1. 0_5. OPa ;
(2)沉积非晶态TaN层 在所述单晶Si基体上沉积一层非晶态TaN层，所用靶材为一个金属Ta，其真空室 本底真空度为2. 0 X 10—4Pa，工作气氛为Ar和N2混合气体，混合气体总流量为40sccm，其中，Ar流量为28-36Sccm，N2流量为12-4sccm，沉积时工作真空度为0. 3-1. 0Pa，Ta靶溅射功率 为100-200W ;沉积时间为l-6min ;
(3)沉积TaN梯度层 所述非晶态TaN层沉积完成后，在不破坏第(2)步的工作真空，不改变Ta靶的溅 射功率及Ar流量前提下，通过逐渐调小工作气氛中反应气体N2流量以调控其在TaN梯度 涂层中的含量，在30-150s时间内，将N2流量从4-12sccm逐渐降低至0sccm，使N含量在所 述TaN梯度层中由里到外逐步递减，完成原位沉积TaN梯度层；
(4)沉积低阻a-Ta层 所述TaN梯度层沉积完成后，在不破坏第(3)步中结束时的真空条件，保持溅射功 率100-200W和工作气氛中Ar流量28-36sccm工艺参数，继续沉积金属Ta层，沉积时间为 l-6min，即制得深亚微米Cu互连用的超薄、低电阻率及高热稳定性的a -Ta/TaN梯度扩散 阻挡层样品，随即关闭溅射气体Ar，自然冷却后样品出炉，整个沉积工艺过程均在常温下进 行。 上述技术方案中，所述非晶态TaN层沉积工作气氛Ar流量优选为36sccm，N^流量 优选为4sccm。 上述技术方案中，为获得更薄的、电阻率更低的a -Ta/TaN梯度扩散阻挡层，所述 TaN梯度层沉积时间优选为30s。 本发明与现有技术相比具有以下有益技术效果 1、本发明针对Ta与单晶Si基体结合强度及其热稳定性均较差的弱点，采用射频
反应磁控溅射技术在单晶Si基体上先沉积一层非晶态的TaN层，改善了基体与阻挡层的结
合强度及粘附性，并提高了梯度扩散阻挡层的整体热稳定性及失效温度。 2、本发明工艺吸收了微量N添加法和晶格匹配法的优点，采用射频反应磁控溅射
技术，并通过工艺参数调控，将N2流量逐渐从4-12sccm降至0sccm，获得用于深亚微米Cu
互连用的超薄、低阻以及高热稳定性的梯度双层a-Ta/TaN梯度扩散阻挡层，其阻挡层整
体电阻率低至112ii Q cm，失效温度高于700°C。 3、本发明工艺所述非晶态TaN沉积完成后，连续沉积金属Ta层，其目的是为了获 得低电阻率的a-Ta体心立方结构。 4、本发明工艺所述a -Ta层的沉积是不破坏上一步真空条件，即保持原有Ar流量 和Ta靶溅射功率不变，紧接着在梯度层沉积完成后，连续沉积a-Ta层，目的有二，其一为 减少污染元素吸附，保持梯度层洁净；其二为了让真空室中少量残余的N原子进入该沉积 层，达到稳定a-Ta结构的目的。 5、本发明工艺采用的常规反应射频磁控溅射技术，具有技术成熟，成本低，污染物 少等特点。 6、本发明工艺简单易行，适合于规模化应用，并可与现有的微电子制造工艺步骤兼容。
图1本发明制备工艺所需制备的双层Ta/TaN梯度扩散阻挡层结构示意图；
图2本发明制备工艺制备的双层Ta/TaN梯度扩散阻挡层的透射电镜(TEM)形貌
5其中，a)低分辨；b)高分辨； 图3本发明制备工艺制备的沉积态Cu/梯度Ta/TaN扩散阻挡层XRD谱图，其中， a为无梯度层，b为10nm梯度层，c为20nm梯度层，d为30nm梯度层。
图中，1为Si基体，2为TaN层，3为TaN梯度层，4为Ta层。
具体实施例方式
下面用实施例并结合实施例产生结果图对本发明进行详细的说明，但不意味着对
本发明保护内容的任何限定。 实施例1 本发明采用自行研制的射频反应磁控溅射镀膜设备； 所用溅射金属Ta靶纯度为99. 99% ;工作气体Ar和N2纯度均为99. 999% ;
所述的双层梯度扩散阻挡层沉积厚度为lOOnm ; 整个沉积工艺过程均在常温下进行，本实施例是在优选的工艺参数制备的双层梯 度扩散阻挡层。 在上述条件下，Ta/TaN梯度扩散阻挡层制备操作步骤如下
(1)沉积前对基体的处理 将单晶Si(lll)放入丙酮中进行超声清洗20min、再放入无水乙醇中进行超声 清洗20min，烘干后，放入射频反应磁控溅射镀膜设备真空室，待镀膜设备本底真空度达 到2. 0X10—乍a后，进行15min反溅清洗，以去除表面氧化物；所述镀膜设备其反溅功率为 IOOW，溅射气氛为Ar，工作真空度为1. 2Pa ;
(2)沉积非晶态TaN层 同样用射频反应磁控溅射镀膜设备，在单晶Si基体上沉积一层非晶态TaN层，其 厚度45nm，所用靶材为一个金属Ta靶，其镀膜设备真空室本底真空度为2. 0 X 10—4Pa，工作 气氛为Ar和N2混合气体，其总流量为40sccm，其中，Ar流量为36sccm，N2流量为4sccm，沉 积时工作真空度为0. 3Pa， Ta靶溅射功率为200W，沉积时间为4min ;
(3)沉积TaN梯度层 所述非晶态TaN层沉积完成后，在不破坏第(2)步的工作真空，不改变沉积Ta靶 的溅射功率及Ar流量前提下，通过逐渐调小工作气氛中反应气体N2流量以调控TaN涂层 中N含量，在30s时间内，将N2流量从4sccm逐步降低至Osccm，使N含量在TaN梯度层中 由里到外逐步递减，完成原位沉积TaN梯度层；
(4)低阻a-Ta层的沉积 所述TaN梯度层沉积完成后，在不破坏第(3)步中结束时的真空条件，保持溅射功 率200W和工作气氛中Ar流量36sccm工艺参数，继续沉积金属Ta层，沉积时间为3min，即 获得深亚微米Cu互连用的超薄、低电阻率及高热稳定性的a -Ta/TaN梯度扩散阻挡层样 品，然后关闭溅射气体Ar，自然冷却后样品出炉。 对上述实施例1所制备的a -Ta/TaN双层梯度扩散阻挡层，采用四探计测试仪进 行涂层的电阻率测试，在涂层表面测试3个点，取其平均值计算电阻率为112.5P Q *Cm， 与现有技术制备的双层Ta/TaN涂层相比其电阻率大幅降低，70(TC退火后其电阻率为 177 ii Q 'cm。通过TEM截面形貌分析，如图2所示，梯度层厚度约为lOnm，非晶态TaN层和
6Ta层均为45nm。 X射线衍射仪分析结果如图3中b所示，沉积态中金属Ta以体心立方结构 (a -Ta)存在，且Cu/ a -Ta/TaN/Si多层膜系样品在70(TC退火后仍末出现铜硅化合物；而 没有采用TaN梯度层工艺的试样，在TaN层上直接沉积的金属Ta层以亚稳的P -Ta存在， 如图3中a所示。
实施例2 本实施例操作步骤，所用镀膜设备和其它工作条件均与实施例1相同，并保持所 述双层梯度扩散阻挡层沉积总厚度lOOnm不变，调节非晶态TaN层、TaN梯度层、金属Ta层 的沉积时间，以改变所述非晶态TaN层、TaN梯度层、金属Ta层各层在双层梯度扩散阻挡层 中的厚度。 本实例中非晶态TaN层沉积时间为3min 50s，沉积厚度为40nm ;TaN梯度层沉积 时间为lmin，沉积厚度为20nm ;Ta层沉积时间为2min50s，沉积厚度为40nm，即制得a -Ta/ TaN梯度扩散阻挡层样品。将所得样品经XRD分析，均显示生成的为N固溶的a-Ta，如图3 中c所示，从图中结果，说明在TaN上生成a -Ta的工艺与各层厚度无关；双层阻挡层总电 阻率为136.2P Q 'cm，由于梯度层厚度增加，金属Ta层变薄，导致整体电阻率有所增加，但 仍低于现有技术相同参数条件下，没有采用沉积梯度层而制得的P-Ta(50nm)/TaN(50nm) 的电阻率247. 5 ii Q cm。
实施例3 本实施例操作步骤，所用镀膜设备和其它工作条件均与实施例1相同，并保持所 述双层梯度扩散阻挡层沉积总厚度lOOnm不变，调节非晶态TaN层、TaN梯度层、金属Ta层 的沉积时间，以改变所述非晶态TaN层、TaN梯度层、金属Ta层各层在双层梯度扩散阻挡层 中的厚度。 本实例中非晶态TaN层沉积时间为3min，沉积厚度为35nm ;TaN梯度层沉积时间 为2min20s，沉积厚度为30nm ;Ta层沉积时间为2min20s，沉积厚度为35nm，即制得a -Ta/ TaN梯度扩散阻挡层样品，将所得样品经XRD分析，均显示生成的为N固溶的a -Ta，如图3 中d所示，图中结果说明在TaN上生成a -Ta的工艺与各层厚度无关；双层阻挡层总电阻率 为160.5y Q wm，由于梯度层厚度增加，金属Ta层变薄，导致整体电阻率有所增加，但仍低 于现有技术相同参数条件下，没有采用沉积梯度层而制得的P-Ta(50nm)/TaN(50nm)的电 阻率247. 5 ii Q cm。
权利要求
一种深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺，其特征在于包括以下工艺步骤(1)沉积前对基体的处理将单晶Si基体分别放在浓度为99.7％的丙酮和无水乙醇中进行超声清洗10-20min，烘干后，放入射频反应磁控溅射镀膜设备真空室，待其真空室本底真空度达到2.0×10-4Pa后，再进行10-20min反溅清洗，去除Si表面氧化物，所述镀膜设备的反溅功率为50-150W，溅射气氛为Ar，工作真空度为1.0-5.0Pa；(2)沉积非晶态TaN层在所述单晶Si基体上沉积一层非晶态TaN层，所用靶材为一个金属Ta，其真空室本底真空度为2.0×10-4Pa，工作气氛为Ar和N2混合气体，其混合气体总流量为40sccm，其中，Ar流量为28-36sccm，N2流量为12-4sccm，沉积时工作真空度为0.3-1.0Pa，Ta靶溅射功率为100-200W；沉积时间为1-6min；(3)沉积TaN梯度层所述非晶态TaN层沉积完成后，在不破坏第(2)步的工作真空，不改变Ta靶的溅射功率及Ar流量前提下，通过逐渐调小工作气氛中反应气体N2流量以调控其在TaN梯度涂层中的含量，在30-150s时间内，将N2流量从4-12sccm逐渐降低至0sccm，使N含量在所述TaN梯度层中由里到外逐步递减，完成原位沉积TaN梯度层；(4)沉积低阻α-Ta层所述TaN梯度层沉积完成后，在不破坏第(3)步中结束时的真空条件，保持溅射功率100-200W和工作气氛中Ar流量28-36sccm工艺参数，继续沉积金属Ta层，沉积时间为1-6min，即制得深亚微米Cu互连用的超薄、低电阻率及高热稳定性的α-Ta/TaN梯度扩散阻挡层样品，随即关闭溅射气体Ar，自然冷却后样品出炉，整个沉积工艺过程均在常温下进行。
2. 根据权利要求l所述的深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺，其特征在于所述非晶态TaN层沉积工作气氛Ar流量为36sccm， N2流量为4sccm。
3. 根据权利要求l所述的深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺，其特征在于所述TaN梯度层沉积时间为30s。
全文摘要
本发明涉及一种深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺，属于半导体集成电路制造技术领域。该工艺采用射频磁控溅射镀膜设备在单晶Si基体上沉积一层非晶态TaN层；之后再沉积TaN梯度层，并通过逐渐调小反应气体N2流量以调控梯度层涂层中N含量，使N含量在所制备阻挡层中由里到外逐步递减；完成原位沉积TaN梯度层后，再沉积金属Ta层，即制得深亚微米集成电路Cu互连用双层梯度扩散阻挡层。其电阻率可低至112μΩ·cm，热稳定温度可达700℃以上。该制备工艺具有操作简单，便于推广的特点；所得阻挡层材料能改善互连电路的RC延迟，提高半导体器件的运行速度和稳定性。
文档编号H01L21/768GK101702406SQ200910216310
公开日2010年5月5日 申请日期2009年11月24日 优先权日2009年11月24日
发明者刘春海, 刘波, 杨吉军, 汪渊, 陈顺礼 申请人:四川大学