专利名称：用于应变半导体器件的渐变高锗化合物膜的制作方法
技术领域：
本发明领域总的涉及半导体集成电路制造领域，更具体地但非排它地涉及包含具有渐变锗含量的化合物层的平面和三维互补金属氧化物半导体(CM0Q器件。
背景技术：
在传统金属氧化物半导体(M0Q场效应晶体管中，源极、沟道和漏极结构彼此毗邻地构造在同一平面内。典型地，栅极介电层形成在沟道区上并且栅极电极沉积在栅极介电层上。通过将电压施加于栅极电极来控制晶体管，由此使电流流过源极和漏极之间的沟道。采用构造平面MOS晶体管的方法的一种替代方法以减轻某些物理势垒来减小平面设计的规模。该替代方法涉及以例如双栅极场效应晶体管(FinFET)或三栅极场效应晶体管的多栅极晶体管的形式构建三维MOS晶体管以取代传统的平面MOS晶体管。例如FinFET和三栅极场效应晶体管的三维晶体管设计允许通过对栅极使用垂直或成角度的表面来将同样数量的晶体管更紧密地封装在半导体芯片上。三栅极场效应晶体管包括在本体的三个露出表面上就位的三个基本相等长度的栅极，而FinFET包括沿狭窄本体或鳍片各边就位的两个相等长度的栅极。
本发明前述各个方面和许多伴生的优势将变得更为易懂，因为结合附图参照下面的详细说明，这些内容变得更易于理解，其中相同的标记在各附图中表示相同的部分，除非另有说明图1是示出衬底上的栅极电极的平面MOS器件的横截面图。图2是图1的器件在栅极电极的边上形成有间隔结构的示图。图3是图2的器件在蚀刻掉一部分衬底以形成源极/漏极和源极/漏极延伸部凹腔后的示图。图4是图3的器件在湿蚀刻源极/漏极和源极/漏极延伸部凹腔后的示图。图5是图4的器件在形成源极/漏极和源极/漏极延伸区后的示图。图6是在多栅极本体上具有介电层的多栅极器件的示图。图7是图6的器件在介电层上沉积功函数金属层之后的示图。图8是图7的器件在功函数金属层上形成保护掩模后的示图。图9是图8的器件在各向异性地蚀刻功函数金属层以形成栅极电极之后的示图。图10是图9的器件在栅极电极上形成栅极隔离间隔结构后的示图。图11是图10的器件在除去部分本体以提供沟道区后的示图。图12是图11的器件在形成外延源极/漏极区后的示图。图13示出具有含渐变的高锗化合物膜的中央处理单元的系统。图14是衬底上的渐变高锗含量硅-锗区的示图。
图15是表述用来形成具有渐变高锗含量的硅-锗区的应变半导体器件的制造工艺的一个实施例的流程图。
具体实施例方式
在各实施例中，解说和描述了在衬底上形成具有渐变锗含量的化合物层的装置和方法的各实施例。然而，相关领域内技术人员将理解，可不借助一个或多个特定细节或者采用其它替代和/或附加的方法、材料或组分来实现各个实施例。在其它情形下，未详细示出或描述公知的结构、材料或操作以避免使本发明各实施例的各个方面晦涩。同样，为便于解释，给出具体的数目、材料和结构以提供对本发明的透彻理解。然而，本发明没有这些具体细节也可实施。此外要理解，附图中示出的各个实施例是解说性表达并且不一定按比例绘制。该说明书中通篇对“一个实施例”或“一实施例”的引用表示结合该实施例描述的具体特征、结构、材料或特性包含在本发明的至少一个实施例中，但不代表它们出现在每个实施例中。因此，本说明书中多处出现的短语“在一个实施例中”或“在一实施例中”不一定指本发明的同一实施例。此外，在一个或多个实施例中，可以任何适宜方式组合多个具体特征、结构、材料或特性。在其它实施例中可加入各个附加层和/或结构和/或省去所描述的特征。各个操作可以最有助于本发明理解的方式表述为轮流的多个独立操作。然而，表述顺序不应当解释成意指这些操作一定要按照某种顺序。具体地说，这些操作不需要按所表示的顺序进行。所描述的操作可以与前述实施例不同的顺序执行。在其它实施例中可执行各个附加操作和/或省去所描述的操作。平面和多栅极MOS晶体管的性能可通过采用渐变高锗含量化合物得以改善，例如晶体管的源极区和漏极区中的硅-锗合金。提供以合需的膜生长速率选择性地形成具有要求晶体结构的硅-锗材料的渐变高锗含量区的方法将会是半导体器件制造领域中的一个创举。选择性地形成在层厚度的晶片均勻性和锗浓度方面有改善的渐变高锗含量硅-锗区则是业内的另一创举。此外，使渐变的高锗浓度硅-锗区以在制造环境中节约成本的生长速率生长是业内的一个创举。例如，在PMOS器件的源极/漏极(S/D)区中使用包括渐变过渡层的应变高锗化合物膜能提供源自应变结构的接触电阻减小和迁移性提高的组合效果。 更具体地，提供在锗浓度的理论极限或其附近具有完全应变的渐变过渡层将是业内的一个创举。这些优点可从下面描述的装置和方法中得出。现在参见附图，图1是示出衬底110上的栅极叠层150的平面MOS器件100的横截面图。衬底110可包括可选择地具有绝缘体上硅子结构的块硅。替代地，衬底110可包括其它材料一一这些材料可与硅结合或不与硅结合一例如锗、锑化铟、碲化铅、砷化铟、 磷化铟、砷化镓或锑化镓。尽管在此描述了可构成衬底110的材料的一些示例，但可充当在其上构建半导体器件的基底的任何材料都落在本发明的范围内。在本文描述的实现中，栅极叠层150可包括栅极介电层120和牺牲栅极电极130。 在其它实现中，栅极叠层150可包括二氧化硅栅极介电层和多晶硅栅极电极。栅极介电层 120可由例如二氧化硅或高k介电材料的材料形成。可采用的高k栅极介电材料的示例包括但不局限于，氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧
5化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽以及铌酸铅锌。在一些实施例中，栅极介电层120的厚度可在约5埃(A)至约50埃之间。在其它实施例中，可对栅极介电层120作附加处理，例如退火处理以提高高k材料的质量。栅极叠层150也可包括栅极硬掩模层140，该栅极硬掩模层140提供加工过程中的某些益处或用途，例如保护栅极电极130免受之后离子注入工艺的影响。在本发明的实现中，该硬掩模层140可使用传统用作硬掩模的材料——例如传统介电材料——来形成。在形成栅极叠层后，执行离子注入工艺以形成衬底110在栅极叠层150附近的掺杂部分210， 如图2所示。图2是图1的器件在衬底110中形成掺杂部分210并在栅极电极150的边上形成间隔结构220之后的示图。当暴露于适当的蚀刻剂时，掺杂部分210以高于周围衬底材料的蚀刻速率的速率蚀刻。对于正在成形的MOS晶体管来说，其中一个掺杂部分210将充当源极区的一部分，包括自对准外延源极延伸部。对于MOS晶体管来说，另一掺杂部分210将充当漏极区的一部分，包括自对准外延漏极延伸部。在所示实现中，掺杂部分的各个区域位于栅极介电层120之下。在本发明的各种实现中，掺杂部分210的尺寸——包括其深度—— 可基于正在成形的MOS晶体管的需求而改变。间隔结构220可使用传统材料形成，包括但不局限于氧化硅或氮化硅。可基于正在成形的MOS晶体管的设计需求来选择间隔结构220的宽度。根据本发明的各种实现，间隔结构220的宽度不受外延源极和漏极延伸部的成形所强加的设计约束的影响。在间隔结构220形成在衬底110之后，可执行干蚀刻工艺以蚀刻掺杂部分210并蚀刻衬底的各个部分以形成凹腔，在所述凹腔中可形成源极/漏极区和源极/漏极延伸部。 经蚀刻的凹腔位于栅极叠层150附近。经蚀刻的凹腔可形成在50nm和1500nm之间的深度， 该深度比掺杂区更深。因此蚀刻工艺将去除掺杂部分210下面的最少量衬底材料。干蚀刻工艺采用对用于离子注入工艺的掺杂剂作出互补的蚀刻剂处方以增大掺杂区的蚀刻速度。这允许蚀刻工艺以比衬底其它部分更快的速度去除掺杂区。因而，通过适当增加蚀刻速度，蚀刻工艺能在凹腔蚀刻完成前从掺杂部分210去除几乎全部材料。这包括对间隔结构和栅极介电层作底切的掺杂区部分，由此限定晶体管的自对准延伸部结构。 增大掺杂部分210的蚀刻速度允许经蚀刻的源极和漏极延伸部凹腔对间隔结构和栅极介电层形成底切。根据本发明的一种实现，干蚀刻工艺可采用发生在等离子体反应器中的氯化药剂。在一种实现中，蚀刻剂处方可由NF3和Cl2的组合物构成，氩或氦作为缓冲气体或载体气体。活化蚀刻剂物质的流量可在50-200标准立方厘米/分钟(SCCM)之间变动，而载体气体的流量可在150-400SCCM之间变动。可在具有小于100W的低RF偏置的700W-1100W 范围的功率下采用高能等离子体。反应器压力可在从1帕斯卡(Pa)左右至2帕斯卡左右的范围内变动。在另一实现中，蚀刻药剂可由HBr和Cl2的组合构成。蚀刻剂物质的流量可在 40SCCM-100SCCM之间变动。可在具有小于100W的低RF偏移的600W左右-1000W左右范围的功率下采用高能等离子体。反应器压力可从0. 3帕斯卡左右至0. 8帕斯卡左右的范围内变动。在另一种实现中，蚀刻剂化学物质可由3&和(12的组合物构成。3&流量可在3SCCM 和10SCCM之间变动并且Cl2流量可在20SCCM和60SCCM之间变动。可在无RF偏置或具有小于50W的RF偏置的400W左右-900W左右范围的功率下采用高能等离子体。在这种实现中，SF6流量和反应器压力可保持低以降低去除速率并最大化控制。例如，反应器压力可从 0. 1帕斯卡左右至0. 5帕斯卡左右的范围内变动。在又一实现中，蚀刻剂化学物质可由Ar 和Cl2的组合物构成。这里，蚀刻剂物质的流量可在40SCCM和80SCCM之间变动。可在具有约100W和200W之间的高RF偏置的400W左右-800W左右范围的功率下采用中等能量等离子体。反应器压力可在从1帕斯卡左右至2帕斯卡左右的范围内。图3是图2的器件在蚀刻掉一部分衬底110以形成源极/漏极和源极/漏极延伸部凹腔后的示图。如图所示，形成源极区凹腔310和漏极区凹腔320。此外，已通过蚀刻掺杂部分210形成源极延伸物凹腔330和漏极延伸物凹腔340。由于采用增加掺杂部分210 的蚀刻速率的掺杂剂和蚀刻剂处方，间隔结构220的厚度对源极延伸部凹腔330和漏极延伸部凹腔340的蚀刻具有的影响最小。在干蚀刻工艺完成后，可施加湿蚀刻工艺以清洗并进一步蚀刻源极区凹腔310、源极延伸部凹腔330、漏极区凹腔320以及漏极延伸部凹腔；340。可采用用于清洗硅和氧化物材料的业内已知传统湿蚀刻化学物质。例如，可采用能沿其晶面去除硅的湿蚀刻化学物质。湿蚀刻为了至少两个目的。首先，湿蚀刻去除例如碳、氟、含氯氟烃和诸如氧化硅的氧化物的杂质以提供可在其上进行后续处理的干净表面。其次，湿蚀沿<111>和<001> 晶面去除很薄部分的衬底以提供在其上可发生高质量外延沉积的光滑表面。蚀刻掉的衬底薄层可高达5nm厚并也可去除残留杂质。如图4所示，湿蚀刻使源极区凹腔310、源极延伸物凹腔330、漏极区凹腔320和漏极延伸物凹腔340的各边缘遵循<111>和<001>晶面。还要注意，源极和漏极延伸部330、340不具有传统加工中出现的子弹状外形。在蚀刻工艺后，包括源极和漏极延伸部的源极和漏极区凹腔可采用选择性外延沉积工艺以例如硅锗合金的化合物薄膜填充。外延沉积工艺用来在一道工艺中形成源极和漏极区以及源极和漏极延伸部。在一些实现中，硅合金可以是在原处掺杂的硅锗，藉此在原处掺杂的硅锗可用硼和/或磷中的一种或多种来掺杂。在实践中，沉积在源极和漏极区凹腔内的硅锗合金材料的晶格间距不同于用来形成衬底110的一种或多种材料的晶格间距。晶格间距的差异导致MOS晶体管的沟道区内的张应力或压应力，这个问题由于将高锗化合物合金沉积在源极延伸物凹腔330和漏极延伸物凹腔340中而变得更为突出。根据本发明的一些实现，对于PMOS晶体管，源极区凹腔310和漏极区凹腔320可以渐变的锗硅合金填充，例如根据如下面图15中描述的实施例的方法之一得到的渐变高锗含量的硅锗区。渐变锗硅合金可以范围从10%原子-50原子％的渐变锗浓度外延地沉积。在其它实现中，渐变的锗硅合金可进一步在原处以硼掺杂。硼浓度可在从2X IO19/ cm3-7 X IO2Vcm3的范围内变动。在该实施例中，渐变的锗硅合金的厚度可在40埃至1500埃的范围内变动。图5是图4器件的示图，其中源极区凹腔310已填充有在图14中进一步描述的渐变的高锗含量的硅锗叠层1400以形成源极区510，并且漏极区凹腔320已填充有同样在图 14中进一步描述的渐变的高锗含量的硅锗叠层1400以形成漏极区520。延伸部已填充有渐变的高锗含量的硅锗叠层1400以形成外延源极延伸部530和外延漏极延伸部M0。如图5所示，与通过注入和扩散技术形成并在末端(tip)区和沟道区之间不具有
7明显边界的传统源极和漏极末端区不同，本发明的自对准、外延源极和漏极延伸物具有突变的边界。因此，外延源极/漏极延伸部和沟道区之间的界面是清楚和良好界定的。界面的一侧是外延沉积的掺杂硅材料而界面的另一侧是构成沟道区的衬底材料。外延源极/漏极延伸部中的掺杂物大致或完全地保留在延伸部内并且不容易扩散入沟道区，由此允许外延源极和漏极延伸部将重掺杂的硅材料带入到相对传统技术非常接近沟道区的位置。如本领域内技术人员理解的那样，这进而允许减小栅极长度而无需缩短沟道区。将外延源极和漏极延伸部形成在相对接近沟道区的位置也给予沟道更大的流体静应力。该应力增加了沟道中的应变，由此提高了沟道中的迁移率并增大驱动电流。该应力通过增大外延源极和漏极延伸部的掺杂而被进一步放大，所述外延源极和漏极延伸部的掺杂在渐变锗硅合金的外延沉积过程中容易得到控制。如本领域内技术人员所知，平面MOS器件100可能经历进一步MOS处理，例如置换栅极氧化物工艺、置换金属栅极工艺、退火或硅化(salicidation)工艺，这些工艺可进一步改良器件和/或提供必要的电气互连。例如，在源极/漏极区和源极/漏极延伸部的外延沉积后，层间介电层(ILD)可在器件上沉积和平坦化。可使用已知适用于集成电路结构的介电层的材料形成ILD，例如低k介电材料。这些介电材料包括但不局限于，例如二氧化硅(SiO2)的氧化物和掺杂碳的氧化物(CDO)、氮化硅、例如过氟化环丁烷或聚四氟乙烯的有机聚合物、氟硅酸盐玻璃(FSG)以及例如硅倍半氧烷、硅氧烷的有机硅酸盐或有机硅酸盐玻璃。介电层可包括孔或其它空隙以进一步减小其介电常数。图5示出已沉积在平面MOS 器件100上的ILD层550。本发明不仅限于包含渐变的高锗含量的硅锗区的平面MOS器件的形成。例如，具有三维结构的器件——例如三栅极器件——可从前述工艺中获益。图6-12提供表示根据本发明一个实施例的非平面器件内的应变感应源极/漏极区的成形的解说图。图6是多栅极器件600在多栅极本体620上沉积多栅极介电层610之后的示图。图 6中的多栅极晶体管是具有三个基本等长度栅极的三栅极晶体管。在另一实施例(未示出) 中，多栅极晶体管是具有两个栅极的双栅极场效应晶体管(FinFET)。多栅极介电层610可包括氧化硅或高K材料中的至少一种。高K材料包括氧化镧、氧化钽、氧化钛、氧化铪、氧化锆、钛酸锆酸铅、钛酸钡锶或氧化铝。多栅极介电层610使用本领域内技术人员公知的方法作为顺应层沉积在多栅极本体620上，这些方法例如等离子体增强化学气相沉积(PECVD)、 高密度化学气相沉积(HDCVD)、分子有机化学气相沉积(MOCVD)、原子层沉积(ALD)或溅射。 多栅极本体620可包括硅、锗或III-V半导体，例如砷化镓(GaAs)和锑化铟(InSb)。多栅极本体620可由外延层、单晶衬底形成，或由绝缘体上硅(SOI)层形成。图7中的示图描述图6中的多栅极器件600在将顺应功函数金属层710以要求厚度沉积在多栅极介电层610上之后的情形。功函数金属是具有已知功函数的金属，该功函数是以电子伏(eV)为单位表达的金属的固有特征。在一个实施例中，功函数金属层710包括氮化钛、氮化钽或其它过渡性金属氮化物中的至少一个。功函数金属层厚度是多栅极器件的目标阈值电压(Vt)的函数。在一个实施例中，功函数金属层是使用方向敏感物理汽相沉积(PVD)工艺形成的。使用PVD工艺的功函数金属层710沉积的特征在于，包含在表面成核并垂直于表面生长的柱状晶粒的微观结构。在另一实施例中，可使用包括分子束外延(MBE)、化学气相沉积(CVD)、电镀或蒸镀的分层技术来形成具有柱状晶粒的功函数金属层710。图8示出图7的多栅极器件600在将包含例如多晶硅的多栅极电极810和硬掩模 820的保护掩模形成在功函数金属层710的一部分上后的情形。保护掩模通过本领域内技术人员熟知的一连串沉积、光刻和蚀刻工艺形成。多栅极电极810可以是掺杂的或未掺杂的并且硬掩模820可包括氮化硅或氧氮化硅。图9示出图8的多栅极器件600在各向异性地蚀刻功函数金属层710的露出区之后的情形。功函数金属层710的露出区是使用湿蚀刻工艺蚀刻的，所述湿蚀刻工艺利用包含碱和氧化物的湿蚀刻剂。选择性地设计合适的湿蚀刻工艺以蚀刻功函数金属层710而不会显著侵蚀多晶硅810或硬掩模820。碱可包括氢氧化铵(NH4OH)、氢氧化四甲铵(TMAH)或氢氧化钾(KOH)中的至少一个。氧化物可包括过氧化氢(H2O2)或臭氧(O3)中的至少一个。 各向异性地蚀刻功函数金属层710意味着沿垂直于表面方向的蚀刻速率远高于平行于该表面的方向。由于功函数金属层710沿垂直于栅极表面的方向的蚀刻速率远高于功函数金属层710沿平行于栅极表面的方向的蚀刻速率，功函数金属层710各向异性地被蚀刻。这允许功函数金属层710的受保护区基本保持原样同时功函数金属层710的露出区被湿蚀刻剂蚀刻掉。图10是图9的器件在多栅极电极810附近形成栅极绝缘间隔结构1010后的示图。 栅极隔离间隔结构1010在后续处理中保护多栅极电极810、功函数金属层710以及多栅极介电层610。图11是图10的器件在去除多栅极本体620的一部分以提供多栅极沟道区1110 之后的示图。图12是图11的器件在外延地形成源极和漏极区1210之后的示图。外延形成的源极/漏极区1210是使用渐变的高锗含量的硅锗膜叠层形成的。外延形成的源极/ 漏极区1210可使用根据例如下面在图15中描述的实施例中的一个或多个方法制成的如图 14进一步描述的渐变的高锗含量的硅锗膜叠层1400形成。图13示出一通信系统1300，该通信系统1300具有用于处理数据的中央处理单元 (CPU) 1310，该中央处理单元1310由具有根据一个实施例的渐变的高锗含量的硅锗区的晶体管构成。通信系统1300可包括具有CPU 1310的母板1320以及耦合于总线1340的联网接口 1330。更具体地，CPU 1310可包括渐变的高锗含量的硅锗区和/或其制造方法。根据场合，通信系统1300可另行包括其它组件，包括但不局限于易失和非易失存储器、图形处理器、数字信号处理器、密码处理器、芯片集、海量存储器(例如硬盘、压缩盘(⑶)、数字多功能盘(DVD)等)及其它。这些组件中的一个或多个还可包括之前描述的渐变的高锗含量的硅锗区和/或其制造方法。在各实施例中，通信系统1300可以是个人数字助理(PDA)、移动设备、平板计算设备、膝上计算设备、桌面计算设备、机顶盒、娱乐控制单元、数字相机、数字录像机、CD播放机、DVD播放机或其它类似的数字设备。图15是描述用来形成具有图14所示晶体结构的渐变的高锗含量的硅锗叠层 1400的应变半导体器件的制造工艺的一个实施例的流程图。在一个实施例中，渐变的高锗含量硅锗叠层1400包括使用在10-40标准升/分钟(slm)之间变动的流量的例如氢气 (H2)的载体气体在10-150托(T)之间变动的压力下通过外延沉积工艺使用例如Applied Materials Centura 或ASM Epsilon 工具的沉积工具在衬底110上生长的叠层。在步骤1500，优选将底层选择性地形成在衬底110的露出区上。在一个实施例中，底层是具有在20-25原子重量％之间变动的相对低的锗含量并沉积长达10-30秒的时间以提供在100A-300A之间变动的最终厚度范围的硅锗籽晶层1410。硅锗籽晶层1410可选择地掺杂硼至5. OX IO19原子/cm3-l. 5X IO20原子/cm3范围的浓度。硅锗籽晶层1410可在700-800摄氏度(V)或更佳地在745-765°C之间的温度范围内沉积。此外，硅锗籽晶层 1410可使用包含氯化氢(HCl)、二氯硅烷(DCS)、锗烷(GeH4)以及乙硼烷( )的工艺气体混合物形成，其中HCl流量在20-200标准立方厘米/分钟(sccm)，DCS流量在IO-IOOsccm 之间，使用锗烷和氢平衡的锗烷流量在20-200SCCm之间，而乙硼烷流量在10-75SCCm之间。在步骤1510，将过渡层1420选择性地形成在硅锗籽晶层1410上以在例如硅锗籽晶层1410的基底晶核层至高锗含量层1430之间提供非常缓和的过渡。在一个实施例中， 过渡层1420毗邻和/或靠近硅锗籽晶层1410的下部可在硅锗籽晶层1410/过渡层1420 界面处具有大致等于硅锗籽晶层1410的锗含量，即20-25原子重量％。此外，过渡层1420 毗邻和/或靠近高锗含量层1430的上部可在过渡层1420/高锗含量层1430界面处具有大致等于高锗含量层1430的锗含量，即大致在40-55原子重量％之间。过渡层420的厚度可在150A和450A之间变动。过渡层1420可通过将处理温度从起始温度开始递减的动态方式的外延生长工艺形成，该起始温度基本等于硅锗籽晶层1410的成形温度，在700-800°C之间变动或更佳地在745-765 之间变动。成形温度以基本线性方式从起始温度递减至终止温度。终止温度或第二温度在一个实施例中比起始温度或第一温度低大致25-100°C之间，或更佳地比起始温度或第一温度低大约45-55°C。在一个实施例中，过渡层1420沉积长达20-60秒之间变动的时间段。通过在过渡层1420成形期间将DCS、HC1和GeH4的气体混合物流量从较高流量递减至降低流量而使过渡层1420进一步外延地形成。如果掺杂过渡层1420，则在形成过渡层 1420的同时增大乙硼烷流量以提供基本等于或大于过渡层1420/高锗含量层1430界面处或附近的2. OX IO^1原子/cm3的硼浓度。在该实施例中，过渡层1420的成形提供以等于或小于2%膜松弛和健康膜形态的将近300A /分钟的生长速率选择性形成的渐变硅锗膜。在步骤1520将高锗含量层1430选择性地形成在过渡层1420上以提供应变的晶体管结构。在一个实施例中，形成高锗含量层1430，同时在过渡层1420最终部分成形后仍然保持工艺处方参数恒定。该实施例中，高锗含量层1430以300A-600A之间的厚度形成而锗含量在40-55原子重量％之间变动。高锗含量层1430可选择性地掺杂硼至2. OX 102°原子/cm3-3. 0X 1020原子/cm3之间的浓度。为了解说和阐述，已给出前面对本发明实施例的说明。它不旨在为穷举的或将本发明限定在所披露的精确形式。说明书和后面的权利要求书包括术语，例如左、右、顶、底、 上方、下方、上、下、第一、第二等，它们仅为描述目的且不解释为限定。例如，指示相对垂直位置的术语指衬底或集成电路的器件侧(或有效表面)处于该衬底“顶”面的情形；衬底实际上可处于任何方位以在基准的标准地面坐标系中使衬底“顶”侧低于“底”侧并且仍然落在术语“顶”的涵义中。本文中(包括权利要求书中)使用的术语“在……上”不表示在第二层“上”的第一层直接在第二层上或与第二层直接接触，除非这是专门说明的；在第一层和第一层上的第二层之间可以有第三层或其它结构。本文描述的器件或物品的实施例可在多个位置和方位上制造、使用或运输。 本领域内技术人员能理解，许多修正和变化鉴于前面的教义是可能的。
本领域内技术人员能发现附图所示各组件的许多等效组合和替代。因此本发明的范围不受该详细说明限制，而是受所附权利要求书限制。
权利要求
1.一种形成晶体化合物膜的方法，包括选择性地形成低锗含量籽晶层；在所述低锗含量籽晶层上选择性地形成过渡层，所述过渡层是在将处理温度从第一温度递减至第二温度的同时形成的；以及在所述过渡层上选择性地形成高锗含量层。
2.如权利要求1所述的方法，其特征在于，所述过渡层是在将二氯硅烷、氯化氢、锗烷流量从较高流量递减至较低流量的同时形成的。
3.如权利要求2所述的方法，其特征在于，所述过渡层是在将乙硼烷流量从较低流量增大至较高流量的同时形成的。
4.如权利要求3所述的方法，其特征在于，所述第一温度是从700°C和800°C之间的范围内选择的。
5.如权利要求4所述的方法，其特征在于，所述第二温度比所述第一温度低25-100°C 之间。
6.如权利要求5所述的方法，其特征在于，所述低锗含量籽晶层掺杂硼至5.OX IO19原子/cm3-l. 5X IO20原子/cm3之间范围的浓度。
7.如权利要求6所述的方法，其特征在于，所述高锗含量层掺杂硼至2.OX 原子/ cm3-3.0X102°原子/cm3之间范围的浓度。
8.一种方法，包括在多栅极本体上形成栅极叠层和一对间隔结构，其中所述间隔结构形成在所述栅极叠层的横向相对两侧上；在毗邻所述间隔结构的区域蚀刻所述多栅极本体；以及选择性地沉积渐变的高锗含量的硅锗叠层以形成直接毗邻于所述多栅极本体的源极区和漏极区。
9.如权利要求8所述的方法，其特征在于，所述渐变的高锗含量硅锗叠层由硅锗籽晶层、过渡层和高锗含量层构成。
10.如权利要求9所述的方法，其特征在于，所述过渡层是在将二氯硅烷、氯化氢、锗烷流量从较高流量递减至较低流量的同时形成的。
11.如权利要求10所述的方法，其特征在于，所述过渡层是在将乙硼烷流量从较低流量增大至较高流量的同时形成的。
12.如权利要求12所述的方法，其特征在于，形成所述过渡层开始于从70(TC和800°C 之间的范围内选择的第一温度。
13.如权利要求12所述的方法，其特征在于，形成所述过渡层结束于从比所述第一温度低25-100°C之间的范围内选择的第二温度。
14.一种晶体管，包括形成在衬底上的栅极叠层；形成在所述栅极叠层的横向相对两侧上的间隔结构；以及形成在毗邻于所述间隔结构且在所述间隔结构下方的衬底上的源极区和漏极区，所述源极区和所述漏极区包括硅锗籽晶层、过渡层以及高锗含量层。
15.如权利要求14所述的晶体管，其特征在于，所述过渡层的下部具有在20-25原子重量％之间的范围内的锗含量并且所述过渡层的上部具有在40-55原子重量％之间的范围内的锗含量。
16.如权利要求14所述的晶体管，其特征在于，所述硅锗籽晶层掺杂硼至5.OXlO19原子/cm3-l. 5X IO20原子/cm3之间范围的浓度。
17.如权利要求15所述的晶体管，其特征在于，所述高锗含量层掺杂硼至2.OX IO^1原子/cm3-3. OX IOki原子/cm3之间范围的浓度。
18.如权利要求15所述的晶体管，其特征在于，所述过渡层的厚度是从150A和450A之间的范围内选择的。
19.如权利要求18所述的晶体管，其特征在于，所述硅锗籽晶层的厚度是从 100 A-300A之间的范围内选择的。
20.如权利要求19所述的晶体管，其特征在于，所述高锗含量层的厚度是从 300A-600A之间的范围内选择的。
全文摘要
本文总体披露了提供渐变的高锗化合物区的装置和方法的实施例。描述和要求保护其它的实施例。
文档编号H01L21/336GK102171794SQ200980139832
公开日2011年8月31日 申请日期2009年12月2日 优先权日2008年12月11日
发明者A·莫西, D·西蒙耐利 申请人:英特尔公司