半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，尤其是涉及一种有效应用于具有场效应晶体管的半导体器件的技术，其中该场效应晶体管包括由金属膜形成的栅电极以及由高电介体膜形成的栅极绝缘膜。
背景技术：
半导体器件搭载有将CMIS(Complementary Metal Oxide Semiconductor :互补金属氧化物半导体)电路结构设为基本构造的集成电路。构成该CMIS电路的p沟道型MIS型场效应晶体管(Field Effect Transistor :也称为FET)(以下仅为p型MIS晶体管)以及n沟道型MIS型场效应晶体管(以下仅为n型MIS晶体管)使用氧化硅膜作为栅极绝缘膜材料，使用多晶硅膜作为栅电极材料。例如在日本特开2008-288226号公报(专利文献I)中公开了如下一种技术作为相对介电常数高于氧化硅的氧化物，使用铪(Hf)类氧化物，并应用于MOS晶体管的栅极绝缘膜。另外，例如在日本特开2008-288465号公报(专利文献2)中公开了一种使栅极绝缘膜包含Hf、铝(Al)、钇(Y)中的至少一个而构成的技术。另外，例如在日本特开2007-329237号公报(专利文献3)中公开了使由铪类(HfSiON) High-k形成的栅极绝缘膜包含铝原子来构成的技术。另外，例如在日本特开2007-88122号公报(专利文献4)中公开了使用包含Hf 或Y的构造的High-k栅极绝缘膜的技术。例如，在2006 年、VLSI 技术研讨会、224 页(Symposium on VLSI Technology,p. 224,2006)(非专利文献I)中，关于通过将包含I 20A膜厚的镧(La)以及镁(Mg)的上覆层形成到氧化铪膜上来使n沟道型MOSFET的阈值电压向负方向转变的技术，能够看到V. Narayanan等的记述。另外,例如在2007年、VLSI技术研讨会、68页(Symposium on VLSITechnology，？. 68,2007)(非专利文献2)中，关于通过将含La或者锶(Sr)的上覆层、含钪(Sc)、铒(Er)或者它们的合金的金属上覆层形成在HfSiON膜上来使n沟道型MOSFET的阈值电压向负方向转变的技术，能够看到P. Sivasubramani等的记述。另外,例如在2005年、VLSI 技术研讨会、232 页(Symposium on VLSI Technology, p. 232, 2005)(非专利文献 3)中，关于为了控制P沟道型MISFET的阈值电压而通过将氧化铝膜形成在HfSiO膜上、能够与氧化铝膜的膜厚增加同时地降低阈值电压的技术，能够看到H-S. Jung等的记述。另外，例如在特愿2005-514765号公报(专利文献5)中公开了如下一种技术在氧化娃膜上形成了金属Hf之后，通过热处理使Hf扩散来形成HfSiO/边界层构造的技术。另外，例如在2003年、应用物理快报、第 83 卷(11)、2229 页(Applied Physics Letter, Vol. 83(11), p2229,2003)(非专利文献4)中公开了通过将金属Hf进行等离子氧化来形成氧化铪的技术。专利文献I :日本特开2008-288226号公报专利文献2 日本特开2008-288465号公报专利文献3 日本特开2007-329237号公报专利文献4 :日本特开2007-88122号公报、
非专利文献5 :特愿2005-514765号公报非专利文献I :“VLSI 技术研讨会(Symposium on VLSI Technology) ”2006年、224页非专利文献2 :“VLSI 技术研讨会(Symposium on VLSI Technology) ”2007 年、68页非专利文献3:“VLSI 技术研讨会(Symposium on VLSI Technology) ”2005年、232页非专利文献4 应用物理快报(Applied Physics Letter) ” 2005年、第83卷(11),2229 页

发明内容
近年来随着构成半导体器件的MIS晶体管的微小化，由氧化硅膜构成的栅极绝缘膜的薄膜化正在快速发展。另一方面，随着栅极绝缘膜的薄膜化发展，栅极绝缘膜边界附近的栅电极内通过栅极电压而耗尽，栅极绝缘膜从外观上来看变厚的现象逐渐显著。其结果，难以确保导通电流，MIS晶体管的动作速度的下降变得显著。另外，当栅极绝缘膜厚变薄时，形成为通过直接隧穿而载体通过栅极绝缘膜，导致漏电流增大。并且，在P型Mis晶体管中，栅电极中的杂质硼元素通过栅极绝缘膜扩散至基板，使沟道区域的杂质浓度产生变动，致使阈值电压产生变动。以上是随着MIS晶体管的微小化而产生的问题，栅极绝缘膜的薄膜化就是原因。因此，存在如下一种技术作为栅极绝缘膜材料，替换为相对介电常数高于氧化硅的绝缘材料(也称为高电介体材料或hig-k材料)，并且将栅电极材料从多晶硅替换为金属材料。在由高电介体膜形成了栅极绝缘膜的情况下，即使氧化硅膜厚换算容量相同，也能够使实际的物理膜厚变大(高电介体膜的相对介电常数/氧化硅膜的相对介电常数)倍，结果能够降低漏电流。作为高电介体膜，研究出氧化铪、氧化锆等各种金属氧化物。另外，在由不取决于多晶硅的金属材料构成了栅电极的情况下，也能够避免上述耗尽的影响引起的导通电流的降低、硼元素从栅电极泄漏到基板这样的问题。另外，CMIS电路的低功耗设计很重要，为此，在η沟道型和ρ沟道型的两极性MIS晶体管中需要降低各自的阈值电压。因而，在由如上所述的金属栅电极/高电介体栅极绝缘膜构成的MIS构造中，需要选择具有分别适合于η型、ρ型的功函数的栅电极材料。从该观点出发，本发明人研究了如下面要说明的那样的具有上覆绝缘膜构造的栅极绝缘膜的MIS晶体管。例如可以获知，在使用了含铪的高介电常数栅极绝缘膜的情况下，当在其上层配置含镧或钇的膜时，能够降低η型MIS晶体管的阈值电压。还可以获知，在使用了含铪的高介电常数栅极绝缘膜的情况下，当在其上层配置含铝的膜时，能够降低P型MIS晶体管的阈值电压。将以这种阈值电压的变动为目的而配置在栅极绝缘膜上的膜在下面称为上覆膜。然而，通过目前为止的各种报告以及本发明人的进一步研究获知以下内容。在使用面向η型MIS晶体管的上覆层(例如Y2O3)的情况下，在形成基础的铪系绝缘膜含硅(Si)时，能够较大地降低阈值电压。另一方面，在不含硅的HfO2或将其氮化得到的HfON膜中，阈值电压的下降幅度小。相反，在使用面向P型MIS晶体管的上覆层(例如Al2O3)的情况下，在形成基础的铪系绝缘膜含娃时，阈值电压的下降幅度小，在不含娃时，能够较大地降低阈值电压。因而，存在如下问题在形成基础的铪系绝缘膜含硅的情况、不含硅的情况中的任一种情况下，n型MIS晶体管或者p型MIS晶体管的阈值电压都不能充分地降低。即，在本发明人进行了研究的技术中可知，在金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管中，很难使n沟道型和p沟道型这两方都提高性能。因此，本发明的目的在于提供一种使具有金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件提高性能的技术。本发明的上述以及其他目的和新特征将通过本说明书的记载以及附图而变得清楚。在本申请中，公开了多个发明，简单地说明其中的一个实施例的概要如下。在半导体基板的第一区域具有p沟道型场效应晶体管，在半导体基板的第二区域具有n沟道型场效应晶体管，p沟道型场效应晶体管具有经由形成于半导体基板上的第一栅极绝缘膜形成的第一栅电极，第一栅极绝缘膜具有在半导体基板上依次形成的第一绝缘膜和第一高电介体膜，第一高电介体膜由以铪和氧为主体，并且含铝、钛或钽的绝缘膜构成，n沟道型场效应晶体管具有经由形成在半导体基板上的第二栅极绝缘膜形成的第二栅电极，第二栅极绝缘膜具有在半导体基板上依次形成的第一绝缘膜和第二高电介体膜，第二高电介体膜由以铪、硅以及氧为主体，并且含Ia族、IIa族或IIIa族中的某种元素的绝缘膜构成。以通过本申请所公开的多个发明中的上述一个实施例获得的效果为代表，简单说明如下。S卩，能够使具有金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件提闻性能。


图I是作为本发明实施方式的半导体器件的主要部分截面图。图2是作为本发明实施方式的半导体器件的制造工序中的主要部分截面图。图3是继图2之后的半导体器件的制造工序中的主要部分截面图。图4是继图3之后的半导体器件的制造工序中的主要部分截面图。图5是继图4之后的半导体器件的制造工序中的主要部分截面图。图6是继图5之后的半导体器件的制造工序中的主要部分截面图。图7是继图6之后的半导体器件的制造工序中的主要部分截面图。图8是继图7之后的半导体器件的制造工序中的主要部分截面图。图9是继图8之后的半导体器件的制造工序中的主要部分截面图。图10是继图9之后的半导体器件的制造工序中的主要部分截面图。图11是继图10之后的半导体器件的制造工序中的主要部分截面图。图12是继图11之后的半导体器件的制造工序中的主要部分截面图。图13是继图12之后的半导体器件的制造工序中的主要部分截面图。图14是继图13之后的半导体器件的制造工序中的主要部分截面图。
图15是继图14之后的半导体器件的制造工序中的主要部分截面图。图16是继图15之后的半导体器件的制造工序中的主要部分截面图。图17是继图16之后的半导体器件的制造工序中的主要部分截面图。图18是用于说明本发明人所研究的半导体器件的构造的主要部分截面图。图19是本发明人所研究的半导体器件的制造工序中的主要部分截面图。图20是继图19之后的半导体器件的制造工序中的主要部分截面图。图21是表示本发明人所研究的半导体器件的特性的曲线图，(a)是在上覆层使用了氧化铝的构造，(b)是表示在上覆层使用了氧化镧的构造的特性的曲线图。
具体实施例方式在下面的实施方式中，为了方便，在必要时分割为多个部分或者实施方式进行说明，但是除了特别明确的情况以外，它们彼此并不相关，存在一方是另一方的一部分或者全部的变形例、详情、补充说明等的关系。另外，在下面的实施方式中，在言及要素的数量等(包含个数、数值、量、范围等)的情况下，除了特别明确的情况以及原理上显然限定为特定的数量的情况等以外，并不限定于其特定的数量，可以是特定的数量以上，也可以是特定的数量以下。并且，在下面的实施方式中，其结构要素(也包含要素步骤等)除了特别明确的情况以及认为原理上显然是必须的情况等以外，未必是必须的，这是不言而喻的。同样地，在下面的实施方式中，在言及结构要素等的形状、位置关系等时，除了特别明确的情况以及认为原理上显然并不是那样的情况等以外，设为包含实质上与其形状等近似或者相似的形状、位置关系等。该情况对于上述数值以及范围也是相同的。另外，在用于说明本实施方式的所有图中使具有同一功能的部件附带同一附图标记，尽可能省略其重复说明。下面，根据附图详细说明本发明的实施方式。首先，详细说明本发明所研究的半导体器件所具有的金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管。图18是用于说明本发明人所研究的半导体器件的构造的主要部分截面图。娃基板Ia通过由STI (Shallow Trench Isolation :浅沟槽隔离)构造的氧化硅构成的分离部2a防止pMIS区域Rpa与nMIS区域Rna彼此电性干扰而进行了规定。在pMIS区域Rpa的娃基板Ia表面上形成有η讲nwa,在nMIS区域Rna的娃基板Ia表面上形成有P讲pwa。在pMIS区域Rpa的η讲nwa中配置有由pMIS用栅极绝缘膜GIpa、pMIS用栅电极GEpa、以及pMIS用η型源极漏极区域SDpa构成的ρ型MIS晶体管Qpa。另外,在nMIS区域Rna的ρ讲pwa中配置有由nMIS用栅极绝缘膜Gina、nMIS用栅电极GEna、以及nMIS用ρ型源极漏极区域SDna构成的η型MIS晶体管Qna。作为pMIS用栅极绝缘膜GIpa以及nMIS用栅极绝缘膜GIna，应用相对介电常数高于氧化硅(SiOx)的高电介体材料。尤其是作为pMIS用栅极绝缘膜GIpa，由双层高电介体绝缘膜构成，该双层高电介体绝缘膜是在下层配置有由氧化铪(HfOx)形成的pMIS用主栅极绝缘膜Bpa、在上层配置有氧化铝(AlOx)、氧化钛(TiOx)、或者氧化钽(TaOx)形成的pMIS 用上覆绝缘膜Tpa而成的。另外，作为nMIS用栅极绝缘膜GIna，由双层高电介体绝缘膜构成，该双层高电介体绝缘膜是在下层配置有由氧化铪形成的nMIS用主栅极绝缘膜Bna、在上层配置有由氧化镧(LaOx)或者氧化钇(YOx)形成的nMIS用上覆绝缘膜Tna而成的。另夕卜，作为两个栅电极GEna、GEpa，应用金属材料。例如，应用由氮化钛(TiN)构成的栅电极GEpa、GEna0使用图19和图20说明本发明人所研究的如上所述的构造的MIS晶体管Qpa、Qna的形成方法。如图19所示,在形成有分离部2a、n讲nwa以及p讲pwa的娃基板Ia上形成氧化铪膜Cla。接着，在氧化铪膜Cla中的pMIS区域Rpa形成氧化铝膜C2a、在nMIS区域Rna形成氧化镧膜C3a。这些膜的分开形成利用光刻法、蚀刻法等进行。之后，在氧化铝膜C2a以及氧化镧膜C3a上形成氮化钛膜C4a。接着，如图20所示那样将pMIS区域Rpa中的氮化钛膜C4a、氧化铝膜C2a以及氧化铪膜Cla、与nMIS区域Rna中的氮化钛膜C4a、氧化镧膜C3a以及氧化铪膜Cla加工成栅极构造。这使用光刻法以及蚀刻法。由此，在pMIS区域Rpa形成由氮化钛膜C4a构成的PMIS用栅电极GEpa、以及由作为pMIS用上覆绝缘膜Tpa的氧化铝膜C2a和作为pMIS用主栅极绝缘膜Bpa的氧化铪膜Cla构成的pMIS用栅极绝缘膜GIpa。另外，同时在nMIS区域 Rna形成由氮化钛膜C4a构成的nMIS用栅电极GEna、以及由作为nMIS用上覆绝缘膜Tna的氧化镧膜C3a和作为nMIS用主栅极绝缘膜Bna的氧化铪膜Cla构成的nMIS用栅极绝缘膜 Gina。之后，通过光刻法、离子注入法等，形成如上述图18所示那样的源极漏极区域SDp、SDn等(未图示)。通过以上处理，在金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管中，能够形成应用了 P、n两极性都能够降低阈值电压的上覆绝缘膜Tpa、Tna的构造。然而，通过本发明人的进一步研究，发现了如下所说明的问题。在图21的(a)中示出了用于说明在p型MIS晶体管Qpa中pMIS用主栅极绝缘膜Bpa的材质不同时的、阈值电压的下降情况的差异的曲线图。纵轴示出了阈值电压的变化量，横轴示出了由氧化铝构成的PMIS用上覆绝缘膜Tpa的膜厚。此外，各部件的附图标记对应上述图18。在p型MIS晶体管Qpa中，与pMIS用主栅极绝缘膜Bpa是以硅酸铪(HfSixOy)为主体的绝缘膜相比，PMIS用主栅极绝缘膜Bpa是以氧化铪为主体的绝缘膜更能够实现阈值电压的急剧下降。在图21的(b)中示出了用于说明在n型MIS晶体管Qna中nMIS用主栅极绝缘膜Bna的材质不同时的、阈值电压的下降情况的差异的曲线图。纵轴示出了阈值电压的变化量，横轴示出了由氧化镧构成的nMIS用上覆绝缘膜Tna的膜厚。此外，各部件的附图标记对应上述图18。在n型MIS晶体管Qna中，与nMIS用主栅极绝缘膜Bna是以氧化铪为主体的绝缘膜相比，nMIS用主栅极绝缘膜Bna是以硅酸铪为主体的绝缘膜更能够实现阈值电压的急剧下降。如上所述，在本发明人的进一步研究中明确了以下内容为了使用上覆构造更有效地降低阈值电压，而栅极绝缘膜中的下层的主栅极绝缘膜Bpa、Bna也需要在p沟道型和n沟道型中进行变更。例如也考虑通过光刻法和蚀刻法分开形成的方法，但是这将会增加晶体管的缩小化受到加工精确度限制的因子，并不是期望的。还将增加制造工序数，从该点来看也不是期望的。这样，在具有本发明人所研究的构造的金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件中可知，很难不将栅极绝缘膜分开形成而任一极性的MIS晶体管都将充分地降低阈值电压。
下面，详细说明能够解决上述问题的本实施方式的半导体器件。图I是本实施方式的半导体器件所具有的金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的主要部分截面图。在该图I中示出了配置在硅基板(半导体基板)I的PMIS区域(第一区域)Rp上的P型MIS晶体管(p沟道型场效应晶体管)Qp以及配置在nMIS区域(第二区域)Rn上的n型MIS晶体管(n沟道型场效应晶体管)Qn。即，本实施方式的半导体器件在硅基板I的PMIS区域Rp具有p型MIS晶体管Qp，在该硅基板I的nMIS区域Rn具有n型MIS晶体管Qn。并且，p型MIS晶体管Qp以及n型MIS晶体管Qn是经由STI构造的分离部(元件分离部)2相互靠近配置而成的双栅极构造。在下面，使用图I说明各晶体管Qp、Qn的构造。本实施方式的半导体器件所具有的p型MIS晶体管Qp具有在下面说明的配置在PMIS区域Rp上的结构要素。在娃基板I的表面形成有作为n型的半导体区域的n讲nw。p型MIS晶体管Qp形成在该n讲nw中。在n阱nw内的硅基板I上配置有通过pMIS用栅极绝缘膜(第一栅极绝缘膜)GIp形成的PMIS用栅电极(第一栅电极)GEp。在此，pMIS用栅极绝缘膜GIp具有在硅基板I上依次形成的第一边界膜(第一绝缘膜)Zl以及第一高电介体膜hkl。都是具有绝缘性的膜。例如，第一边界膜Zl是以氧化硅(SiOx)或氮化硅(SiOxNy)为主体的绝缘膜。另外，在此，高电介体(high-k)膜是指相对介电常数高于氧化硅(SiOx)的膜。例如，第一高电介体膜hkl是由以铪(Hf)以及氧(0)为主体的氧化铪(HfOx)构成、并且包含铝(Al)、钛(Ti)或者钽(Ta)的绝缘膜。另外，例如第一高电介体膜hkl也可以是由以铪、氧以及氮(N)为主体的氮氧化铪(HfOxNy)构成，并包含铝、钛或者钽的绝缘膜。另外，pMIS用栅电极GEp由在pMIS用栅极绝缘膜GIp上依次形成的金属栅极膜(导体膜、第二金属膜)mgl以及第一导体膜(导体膜)el的层叠膜构成。例如，金属栅极膜mgl是以氮化钛(TiN)为主体的、金属级中电阻率较低的导体膜，第一导体膜el是以多晶硅(也称为晶硅、poly-Si)为主体的导体膜。在pMIS用栅电极GEp的侧方下部的n讲nw表面形成有作为p型的半导体区域的pMIS用外延区域exp。在n讲nw内的、pMIS用外延区域exp的更外侧以与pMIS用外延区域exp电连接的方式形成有作为P型的半导体区域的pMIS用源极漏极区域SDp。在此，pMIS用外延区域exp的杂质浓度低于pMIS用源极漏极区域SDp,从pMIS用外延区域exp的硅基板I的表面看到的接合深度比PMIS用源极漏极区域SDp浅。pMIS用栅电极GEp以及pMIS用栅极绝缘膜GIp的侧壁由以氧化硅膜、氮化硅膜等位主体的绝缘膜构成的侧阱隔板swl覆盖，与其它部件绝缘。本实施方式的p型MIS晶体管具有如上所述的结构要素。特别来说，如上所述，本实施方式的P型MIS晶体管具有在硅基板I上通过高电介体绝缘膜形成有金属栅电极那样的MIS构造。 本实施方式的半导体器件所具有的n型MIS晶体管Qn具有在下面说明的配置在nMIS区域Rn上的结构要素。在硅基板I的表面形成有作为p型的半导体区域的P阱pw。n型MIS晶体管Qn形成在该P讲pw中。
在ρ阱pw内的硅基板I上配置有通过nMIS用栅极绝缘膜(第二栅极绝缘膜)GIn形成的nMIS用栅电极(第二栅电极)GEn。
在此，nMIS用栅极绝缘膜GIn具有在硅基板I上依次形成的第一边界膜zl以及第二高电介体膜hk2。都是具有绝缘性的膜。第一边界膜zl是与形成在上述pMIS区域Rp上的第一边界膜zl相同的部件。另外，例如第二高电介体膜hk2是由以硅(Si)和氧为主体的硅酸铪(HfSixOy)构成，并且包含Ia族、IIa族或者IIIa族中的某种元素的绝缘膜。另夕卜，例如第二高电介体膜hk2也可以是由以铪、硅、氧以及氮主体的氮化硅酸铪(HfSixOyNz)构成，并且包含Ia族、IIa族或者IIIa族中的某种元素的绝缘膜。在本实施方式中,例如应用包含IIIa族的钇(Y)或镧(La)的绝缘膜。另外，nMIS用栅电极GEn由在nMIS用栅极绝缘膜GIn上依次形成的金属栅极膜mg I以及第一导体膜el的层叠膜构成。这些结构也与形成在上述的pMIS区域Rp上的金属栅极膜mgl以及第一导体膜el相同。在nMIS用栅电极GEn的侧方下部的P讲pw表面形成有作为η型半导体区域的nMIS用外延区域exn。在η讲nw内的、nMIS用外延区域exn的更外侧以与nMIS用外延区域exn电连接的方式形成有作为η型的半导体区域的nMIS用源极漏极区域SDn。在此，nMIS用外延区域exn的杂质浓度低于nMIS用源极漏极区域SDn,从nMIS用外延区域exn的硅基板I的表面看到的接合深度比nMIS用源极漏极区域SDn浅。nMIS用栅电极GEn以及nMIS用栅极绝缘膜GIn的侧壁被由以氧化硅膜、氮化硅膜等位主体的绝缘膜构成的侧阱隔板swl覆盖，与其它部件绝缘。本实施方式的η型MIS晶体管具有如上的结构要素。特别是如上所述那样，本实施方式的η型MIS晶体管具有如在硅基板I上通过高电介体栅极绝缘膜形成金属栅电极那样的MIS构造。并且，以覆盖两个MIS晶体管Qp、Qn的方式，通过蚀刻终止膜scl形成有层间绝缘膜IL1。例如，蚀刻终止膜scl由以氮化硅为主体的绝缘膜形成，层间绝缘膜ILl由以氧化硅为主体的绝缘膜形成。然后，以贯通层间绝缘膜ILl和蚀刻终止膜scl的方式形成有如到达各源极漏极区域SDp、SDn、或者各栅电极GEp、GEn等那样的接触孔销cpl。接触孔销cpl例如由以钨(W)为主体的导体膜形成。另外，在层间绝缘膜ILl上形成有如与接触孔销cpl连接那样的金属配线mwl。金属配线mwl例如由以铝、铜(Cu)为主体的导体膜形成。以上就是本实施方式的半导体器件的构造。特别来说，在本实施方式的半导体器件中，在ρ型MIS晶体管Qp与η型MIS晶体管Qn之间，以下的结构不同。即，在ρ型MIS仅提供Qp中，构成pMIS用栅极绝缘膜GIp的第一高电介体膜hkl是以氧化铪为主体并包含铝、钛或钽的绝缘膜，对此，在η型MIS晶体管Qn中，构成nMIS用栅极绝缘膜GIn的第二高电介体膜hk2是以硅酸铪为主体并包含钇或镧的绝缘膜。本实施方式的半导体器件中的这种构造带来如下的效果。如使用上述图21说明的那样，能够在P型MIS晶体管中有效地降低阈值电压的是由氧化铪构成的高电介体栅极绝缘膜与铝、钛或钽的组合。另外，能够在η型MIS晶体管中有效地降低阈值电压的是由硅酸铪构成的高电介体栅极绝缘膜于钇或镧的组合。在本实施方式的半导体器件中，构成各极性的MIS晶体管Qp、Qn所具有的栅极绝缘膜GIp、GIn的高电介体膜hkl、hk2中，具有与如上所述的有效的组合等效那样的结构。即，ρ型MIS晶体管Qp的第一高电介体膜hkl由包含铝、钛或钽的氧化铪膜形成，n型MIS晶体管Qn的第二高电介体膜hk2由包含钇或镧的硅酸铪形成。通过这种结构，能够有效地降低阈值电压。结果能够提高具有金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件的性能。此外，在本实施方式的半导体器件中，形成n型MIS晶体管Qn的第一边界膜zl的膜厚小于P型MIS晶体管Qp的第一边界膜zl的膜厚的构造。其理由是由下面要说明的本实施方式的制造工序引起的，稍后详细说明。下面，使用图2 图17说明本实施方式的半导体器件的制造方法。该图2 图17示出了与上述图I相同的部分中的制造工序中的主要部分截面图。本实施方式的半导体器件的制造方法具有如下工序在硅基板I的PMIS区域Rp上形成p型MIS晶体管Qp，在nMIS区域Rn上形成n型MIS晶体管Qn。首先，如图2所示那样准备由单晶硅构成的硅基板I。硅基板I例如包含有硼(B)等P型杂质。另外，硅基板I在下面要说明的工序中由被称为半导体晶圆的平面大致圆形状的薄板构成。 之后，在硅基板I的表面形成分离部2。该处理首先通过光刻法以及干蚀刻等形成较浅的槽。接着，如埋入在该槽中那样形成氧化硅膜。之后，通过蚀刻法、化学机械研磨(Chemical and Mechanical Polishing :CMP)法等去除槽部以外的氧化娃膜，由此形成分离部2。通过该分离部2将活性区域分离，规定出pMIS区域Rp和nMIS区域Rn。接着，使用光刻法以及离子注入法，在pMIS区域Rp上形成n阱nw，在nMIS区域Rn上形成p讲pw。作为n讲nw,注入磷⑵或砷(As)等n型杂质,作为p讲pw,注入硼等P型杂质。接着，如图3所示那样，在硅基板I上形成第一边界膜zl。在此，通过在至少使pMIS区域Rp和nMIS区域Rn的基板面露出的状态下氧化硅基板I，来形成以氧化硅为主体的绝缘膜，将其设为第一边界膜zl。例如，第一边界膜zl的膜厚设为1.5nm左右。另外，作为第一边界膜zl，也可以形成以氮氧化硅为主体的绝缘膜。在这种情况下，例如通过使用N2O以及O2和H2的高温短时间氧化法，来形成氮氧化硅膜。接着，在第一边界膜Zl上形成第一金属膜Ml。在此，使用溅射法等物理气相沉淀(Physical Vapor Deposition PVD)法,在第一边界膜zl上沉积铪,将其设为第一金属膜Ml。另外，同样地，也可以在第一边界膜zl上沉积以铪和氮为主体的氮化铪(HfNx),将其设为第一金属膜Ml。在此,例如第一金属膜Ml的膜厚设为Inm左右。接着，如图4所示那样以覆盖nMIS区域Rn的第一金属膜Ml的方式形成第一保护膜P1。在此，首先，以覆盖第一金属膜Ml的整个表面的方式，例如利用PVD法或者化学气相沉积(Chemical Vapor Deposition CVD)法来形成有多晶娃、非晶质娃(也称为非晶娃)或氮化硅构成的第一保护膜Pl。例如，第一金属膜Ml的膜厚设为IOnm左右。之后，通过光刻法以及蚀刻法，以覆盖nMIS区域Rn、露出pMIS区域Rp的方式，图案形成第一保护膜Pl。在此，例如利用氨水进行第一保护膜Pl的蚀刻。接着，如图5所示，通过将未被第一保护膜Pl覆盖的部分的pMIS区域Rp的第一金属膜Ml氧化,来将第一金属膜Ml形成第一高电介体膜hkl。在此，由于应用铪作为第一金属膜M1，因此将其氧化得到的第一高电介体膜hkl形成以氧化铪为主体的绝缘膜。另外，nMIS区域Rn的第一金属膜Ml被第一保护膜Pl覆盖，因此自对准地仅pMIS区域Rp的第一金属膜Ml被氧化 ,形成有氧化铪膜构成的第一高电介体膜hkl。在此，作为将pMIS区域Rp的第一金属膜Ml氧化的方法，有等离子氧化法。使用等离子氧化法，利用氧化自由基或者氧离子将由铪膜构成的第一金属膜Ml氧化，由此形成有以氧化铪为主体的绝缘膜构成的第一高电介体膜hkI。另外，作为将pMIS区域Rp的第一金属膜Ml氧化的其它方法,有热氧化法。特别是通过以450°C以上600°C以下的条件将由铪构成的第一金属膜Ml氧化的低温热氧化法，形成由以氧化铪为主体的绝缘膜构成的第一高电介体膜hkl。通过以上的工序，将pMIS区域Rp的第一金属膜Ml氧化，由此将pMIS区域Rp的第一金属膜Ml形成为第一高电介体膜hkl。此外,在上述的说明中，设为第一金属膜Ml是铪膜、将其氧化形成的第一高电介体膜hkl是氧化铪膜进行了说明。另一方面，如上所述，第一金属膜Ml也可以是氮化铪膜，在这种情况下，将其氧化形成的第一高电介体膜hkl为氮氧化铪膜。在下面，设为第一高电介体膜hkl时以铪和氧为主体的氧化铪进行说明，但是设为即使第一高电介体膜hkl是以铪、氧以及氮为主体的氮氧化铪膜也是相同的，从而省略重复的记述。接着，如图6所示,通过对娃基板I实施第一热处理,来使nMIS区域Rn的第一金属膜Ml与第一边界膜zl相互扩散，由此将nMIS区域Rn的第一金属膜Ml形成为第二高电介体膜hk2。更具体地说,通过第一热处理,使nMIS区域Rn的由铪构成的第一金属膜Ml与由氧化硅或氮氧化硅构成的第一边界膜zl相互扩散，由此将第一金属膜Ml形成为由以铪、硅以及氧为主体的硅酸铪构成的第二高电介体膜hk2。例如，通过实施850°C左右的第一热处理，能够实现上述的工序。在此，在第一热处理中，nMIS区域Rn的第一边界膜zl与金属铪反应而形成硅酸铪层，因此第一边界膜zl的膜厚减小。另一方面，在pMIS区域Rp中，与最初形成的第一边界膜zl的膜厚几乎相同。由此，在经过本工序形成的半导体器件中，nMIS区域Rn的第一边界膜zl的膜厚小于PMIS区域Rp的第一边界膜zl的膜厚。接着，如图7所示，在pMIS区域Rp中，以与第一高电介体膜hkl接触的方式形成由第一金属氧化物构成的第二绝缘膜z2。在此，不去除nMIS区域Rn的第一保护膜Pl而直接形成第二绝缘膜z2。由此，能够实现被第一保护膜Pl覆盖的第二高电介体膜hk2与第二绝缘膜z2不接触、而未被第一保护膜Pl覆盖的pMIS区域Rp的第一高电介体膜hkl与第二绝缘膜z2相接触的构造。在此，例如作为第一金属氧化物，形成有铝、钛或钽的氧化物构成的第二绝缘膜z2。铝的氧化物是氧化铝(AlOx)、钛的氧化物是氧化钛(TiOx)、钽的氧化物是氧化钽(TaOx) ο这些氧化物例如通过PVD法、ALD (Atomic Layer Deposition :原子层沉积)法、或者CVD法形成为膜厚为O. 5nm左右。接着，对硅基板I实施第二热处理。由此，在与第二绝缘膜z2相接触的第一高电介体膜hkl内使构成第二绝缘膜z2的第一金属氧化物的构成元素、即第一金属扩散。在第一金属氧化物是氧化铝膜的情况下，第一金属是铝，在第一金属氧化物是氧化钛的情况下，第一金属是钛，在第一金属氧化物是氧化钽的情况下，第一金属是钽。因而，在本工序中，通过实施第二热处理，在第一高电介体膜hkl内使铝、钛或钽的金属扩散。例如，作为第二热处理，通过在1000°C下实施I秒左右的热处理，能够得到上述的构造。之后，通过去除多余的第二绝缘膜z2，能够得到图8所示的构造。通过本工序，第一高电介体膜hkl被形成为以氧化铪为主体、包含铝、钛、或钽的绝缘膜。此外，即使省略使用上述图6说明的通过第一热处理进行的第二高电介体膜hk2的形成工序，也能够通过上述第二热处理，在nMIS区域形成第二高电介体膜hk2。然而，为了将各个热处理最优化，在本实施方式的制造方法，示出了在各个工序中进行热处理的例子。之后，去除第一保护膜P1。如上所述，在通过多晶硅、非晶质硅或氮化硅形成了第一保护膜Pl的情况下，通过实施利用氟酸以及氨水的蚀刻，能够去除第一保护膜P1。氟酸是用于去除在各工序中形成在第一保护膜Pl的表面上的自然氧化膜的处理，氨水是用于去除第一保护膜Pl自身的处理。接着，如图9所示，在硅基板I上形成有第二金属氧化物构成的第三绝缘膜z3。特别来说，在包括nMIS区域Rn的第二高电介体膜hk2的硅基板I上形成时目的，但是在本实施方式的制造方法中，部在PMIS区域Rp等上形成掩模，而在两个区域Rp、Rn的第一和第二高电介体膜hkl、hk2上形成第三绝缘膜z3。在此，例如，作为第二金属氧化物，形成有Ia族、IIa族或IIIa族中的某种元素的氧化物构成的第三绝缘膜z3。在本实施方式中，例如形成有IIIa族的钇或镧的氧化物构成的第三绝缘膜z3。钇的氧化物是氧化钇(YOx)、镧的氧化物是氧化镧(LaOx)。这些氧化物例如通过PVD法、ALD法或CVD法形成为膜厚为Inm左右。接着，如图10所示那样对硅基板I实施第三热处理。由此，使构成第三绝缘膜z3的第二金属氧化物的构成元素、即第二金属在与第三绝缘膜z3相接触的第二高电介体膜hk2内扩散。在第二金属氧化物是Ia族、IIa族或者IIIa族中的某种元素的氧化物的情况下，第二金属是Ia族、IIa族或者IIIa族中的某种元素。特别来说，在第二金属氧化物是氧化钇的情况下，第二金属是钇，在第二金属氧化物是氧化镧的情况下，第二金属是镧。因而，在本工序中，通过实施第三热处理，使Ia族、IIa族或者IIIa族中的某种元素、例如钇或镧金属在第二高电介体膜hk2内扩散。例如，作为第三热处理，通过在850°C下进行30秒的热处理，能够得到上述构造。在此，作为第三热处理，即使在更高的温度下实施处理，也能够进行期望的元素的扩散。但是，在本实施方式的制造方法中，用于使第二金属在第二高电介体膜hk2中扩散的第三热处理的温度低于用于使第一金属在第一高电介体膜hkl中扩散的第二热处理的温度更为理想。下面，详细说明其理由。根据本实施方式的制造方法，形成用于使第二金属在第二高电介体膜hk2中扩散的扩散源的第三绝缘膜z3不仅形成在第二高电介体膜hk2上，还形成在第一高电介体膜hkl上。因而，在该状态下实施了第三热处理的情况下，第二金属也在第一高电介体膜hkl内扩散。在此，当假设例如作为镧的第二金属在由氧化铪构成的第一高电介体膜hkl内扩散时，这对于n型MIS晶体管来说意味着阈值电压下降，但是对于p型MIS晶体管来说意味着阈值电压上升。因而，尽量不要使第二金属在成为p型MIS晶体管Qp的栅极绝缘膜的第一高电介体膜hkl内扩散。 在本发明人从该观点出发进行研究时可知，钇、钽等第二金属在构成第一高电介体膜hkl的氧化铪中扩散慢、在构成第二高电介体膜hk2的硅酸铪中扩散快。并且，如果是使第一金属在第一高电介体膜hkl内扩散的第二热处理的温度以下，则可知能够将第二金属向第一高电介体膜hkl内的扩散控制在不会产生问题的程度。即，通过设为这样的条件，能够使第二金属对P型MIS晶体管的阈值电压产生的影响变得极少，并且能够使n型MIS晶体管的阈值电压如期望的那样进行变动。根据本发明人的研究可知，在将第二热处理的温度设为高于第二热处理的温度的10500C的情况下，导致p型MIS晶体管的阈值电压变高50mV左右。这意味着钇、钽等第二金属不仅在nMIS区域Rn的第二高电介体膜hk2内扩散，也在pMIS区域Rp的第一高电介体膜hk2内扩散。对此，在将第三热处理的温度设为900°C的情况下，p型MIS晶体管的阈值电压的变动被抑制在了误差范围内。因而，优选第三热处理的温度低于第二热处理的温度。更为优选的是，设为900°C以下。此外，通过本发明人的验证，很显然为了使钇、钽等第二金属在第二高电介体膜hk2中正常地扩散，而要将第三热处理的温度设为800°C以上。当总结以上内容时，用于使第二金属在第二高电介体膜中扩散的第三热处理的温度设为800°C以上、900°C以下更为理想。由此，形成第二金属的扩散源的第三绝缘膜z3即使接触不期望第二金属扩散的第一高电介体膜hkl也不会在第一高电介体膜hkl中扩散，而能够自主地在期望的第二高电介体膜hk2内扩散。因而，不需要第三绝缘膜z3的图案形成，从而能够削减制造工序数。另外，如上所述，在本实施方式的制造方法中，无法完全地抑制第二金属向第一高电介体膜hkl中扩散。因此，在本实施方式的制造方法中，通过在上述工序之后去除残留在pMIS区域Rp中的乾、钽等第二金属，来获得图11所示的构造。由此，能够去除可使p型MIS晶体管Qp的阈值电压上升的、第一高电介体膜hkl中的钇、钽等第二金属。结果，能够更容易降低p型MIS晶体管Qp的阈值电压。例如，作为去除残留在pMIS区域Rp中的第二金属的方法，利用盐酸或硝酸进行的蚀刻是有效的。由此，能够去除第一高电介体膜hkl中的钇、钽等第二金属。并且，如果是利用盐酸或硝酸进行的蚀刻，则不会使在前工序中形成的、由氧化铪膜构成的第一高电介体膜hkl、由硅酸铪膜构成的第二高电介体膜hk2受到损害，从而能够实施上述期望的处理。第一高电介体膜hkl、第二高电介体膜hk2是形成具有本实施方式的金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件的栅极绝缘膜的部件，因此能够不使其受到损害地进行处理的工序是有效的。接着，如图12所示，以覆盖第一高电介体膜hkl和第二高电介体膜hk2的方式依次形成金属栅极膜(第二金属膜)mgl以及第一导体膜el。例如,作为金属栅极膜mgl,将以氮化钛(TiN)为主体的金属膜通过PVD法或CVD法形成IOnm左右。另外，例如作为第一导体膜el，将以多晶硅为主体的导体膜通过PVD法或CVD法形成50nm左右。接着，如图13所示，通过光刻法、干蚀刻法等加工硅基板I上的层叠膜，来在pMIS区域Rp上形成pMIS用栅电极GEp和pMIS用栅极绝缘膜GIp，在nMIS区域Rn上形成nMIS用栅电极GEn和nMIS用栅极绝缘膜Gin。更具体地说，在pMIS区域Rp上，通过加工第一高电介体膜hkl和第一边界膜zl,来形成由金属栅极膜mgl和第一导体膜el构成的pMIS用栅电极GEp以及由第一边界膜zl和第一高电介体膜hkl构成的pMIS用栅极绝缘膜GIp。另外，在nMIS区域Rn上，通过加工第一导体膜el、金属栅极膜mgl、第二高电介体膜hk2以及第一边界膜zl，来形成由金属栅极膜mgl和第一导体膜el构成的nMIS用栅电极GEn以、及由第一边界膜zl和第二高电介体膜hk2构成的nMIS用栅极绝缘膜Gin。如上所述，能够形成本实施方式的半导体器件所具有的金属栅电极/高电介体栅极绝缘膜构造的MIS构造。接着，如图14所示，通过光刻法、离子注入法等，在各栅电极GEp、GEn的侧方下部的娃基板I表面形成外延区域exp、exn。更具体地说,在pMIS区域Rp的在η讲nw内的相应位置形成作为P型的半导体区域的pMIS用外延区域exp,在nMIS区域Rn的在ρ讲pw内的相应位置形成作为η型的半导体区域的nMIS用外延区域exn。接着，如图15所示，以覆盖各栅电极GEp、GEn的侧壁的方式形成例如由以氧化硅为主体的绝缘膜构成的侧阱隔板swl。这能够通过在硅基板I上形成氧化硅膜并实施回蚀来形成。
之后，通过光刻法、离子注入法等，在侧阱隔板swl的侧方下部的硅基板I表面形成源极漏极区域SDp、SDn。更具体地说,在pMIS区域Rp的在η讲nw内的相应位置形成作为P型的半导体区域的pMIS用源极漏极区域SDp,在nMIS区域Rn的在ρ讲pw内的相应位置形成作为η型的半导体区域的nMIS用源极漏极区域SDn。接着，如图16所示那样以覆盖通过目前为止的上述工序形成的构造的方式形成由例如以氮化硅为主体的绝缘膜构成的蚀刻终止膜scl以及由以氧化硅为主体的绝缘膜构成的层间绝缘膜ILl。之后，通过光刻法、干蚀刻法等，形成贯通层间绝缘膜ILl和蚀刻终止膜scl并到达各源极漏极区域SDp、SDn、各栅电极GEp、GEn那样的接触孔CHl。此时，通过将材质不同于层间绝缘膜IL的蚀刻终止膜scl用作蚀刻停止层，能够防止向基础的源极漏极区域、栅电极等的过度蚀刻。接着，如图17所示，通过用例如以钨为主体的导体膜填充在接触孔CHl内，来形成接触孔销cpl。在此，通过PVD法等沉积钨膜，之后实施蚀刻法、CMP法，由此去除接触孔CHl外部的钨膜。之后，咋层间绝缘膜IL上一与接触孔销cpl电连接的方式形成金属配线mwl。这能够通过堆积例如铝、铜，通过光刻法、蚀刻法等加工成期望的布线图案，来形成金属布线mwl。在接下来的工序中，通过重复上述的接触孔销形成工序、金属配线形成工序，来形成具有期望的导通路径的多层布线。如上所述，在本实施方式中，如使用上述图I说明的那样能够形成有效的MIS晶体管。在本实施方式的制造方法中，能够利用金属元素向氧化铪膜与硅酸铪膜之间的膜中扩散的容易度的差异，削减伴随形状加工产生的图案形成工序的同时获得有效的构造。这可以说是除了削减工序数以外还容易进一步实现细微化的工序。并且，关于pMIS区域中的氧化铪膜与nMIS区域中的硅酸铪膜的分开形成，不使用伴随膜自身的形状加工产生的图案形成工序，而通过利用氧化工序和热处理工序来实现。在该点中，也可以说是除了削减工序数以外还容易进一步实现细微化的工序。并且，本实施方式的半导体器件所具有的MIS晶体管是能够在ρ型MIS晶体管以及η型MIS晶体管的两极性的晶体管中实现阈值电压的进一步降低的构造。从以上内容，通过应用本实施方式的半导体器件，能够提高具有金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件的性能。以上，根据实施方式具体说明了有本发明人实现的发明，但是本发明并不限定于上述实施方式，在不脱离其宗旨的范围内能够进行各种变更，这是不言而喻的。本发明能够应用于具备金属栅电极/高电介体栅极绝缘膜构造的MIS晶体管的半导体器件。附图标记的i兑明I硅基板(半导体基板)2分离部Bna nMIS用主栅极绝缘膜
Bpa pMIS用主栅极绝缘膜Cla氧化铪膜C2a氧化铝膜C3a氧化镧膜C4a氮化钛膜CHl接触孔cp I接触孔销el第一导体膜(导体膜)exn nMIS用外延区域exp pMIS用外延区域GEn nMIS用栅电极(第一栅电极)GEp pMIS用栅电极(第二栅电极)GIn nMIS用栅极绝缘膜(第一栅极绝缘膜)GIp pMIS用栅极绝缘膜(第二栅极绝缘膜)hkl第一高电介体膜hk2第二高电介体膜ILl层间绝缘膜Ml第一金属膜mgl金属栅极膜(导体膜、第二金属膜)mwl金属配线nw n 阱Pl第一保护膜pw p 讲Qn n型MIS晶体管(n沟道型场效应晶体管)Qp p型MIS晶体管(p沟道型场效应晶体管)Rn nMIS区域(第二区域)Rp pMIS区域(第一区域)scl蚀刻终止膜SDn nMIS用源极漏极区域SDp pMIS用源极漏极区域
Tna nMIS用上覆绝缘膜Tpa pMIS用上覆绝缘膜 zl第一边界膜(第一绝缘膜)z2第二绝缘膜z3第三绝缘膜
权利要求
1.一种半导体器件，其特征在于， 在半导体基板的第一区域具有P沟道型场效应晶体管，在上述半导体基板的第二区域具有η沟道型场效应晶体管， 上述P沟道型场效应晶体管具有经由形成于上述半导体基板上的第一栅极绝缘膜形成的第一栅电极， 上述第一栅极绝缘膜具有在上述半导体基板上依次形成的第一绝缘膜和第一高电介体膜， 上述第一高电介体膜由以铪和氧为主体，并且含铝、钛或钽的绝缘膜构成， 上述η沟道型场效应晶体管具有经由形成在上述半导体基板上的第二栅极绝缘膜而形成的第二栅电极， 上述第二栅极绝缘膜具有在上述半导体基板上依次形成的上述第一绝缘膜和第二高电介体膜， 上述第二高电介体膜由以铪、硅以及氧为主体，并且含Ia族、IIa族或IIIa族中的某种元素的绝缘膜构成。
2.根据权利要求I所述的半导体器件，其特征在于， 上述第二高电介体膜由以上述铪、上述硅以及上述氧为主体并包含钇或镧的绝缘膜构成。
3.根据权利要求I所述的半导体器件，其特征在于， 上述第一栅电极和上述第二栅电极从下层开始依次由以氮化钛为主体的导体膜以及以多晶硅为主体的导体膜的层叠膜构成。
4.根据权利要求I所述的半导体器件，其特征在于， 上述第一绝缘膜由以氧化硅或氮氧化硅为主体的绝缘膜构成。
5.根据权利要求I所述的半导体器件，其特征在于， 上述η沟道型场效应晶体管的上述第一绝缘膜的膜厚小于上述P沟道型场效应晶体管的上述第一绝缘膜的膜厚。
6.根据权利要求I所述的半导体器件，其特征在于， 上述P沟道型场效应晶体管以及上述η沟道型场效应晶体管是经由元件分离部相互靠近配置而成的双栅极构造。
7.根据权利要求I所述的半导体器件，其特征在于， 上述第一高电介体膜由以上述铪、上述氧以及氮为主体的绝缘膜构成， 上述第二高电介体膜由以上述铪、上述硅、上述氧以及氮为主体的绝缘膜构成。
8.一种半导体器件的制造方法，其特征在于， 其具有如下工序在半导体基板的第一区域形成P沟道型场效应晶体管，在上述半导体基板的第二区域形成η沟道型场效应晶体管， 形成上述P沟道型场效应晶体管和上述η沟道型场效应晶体管的工序具有以下工序 (a)在上述半导体基板上形成第一绝缘膜； (b)在上述第一绝缘膜上形成第一金属膜； (C)通过将上述第一区域的上述第一金属膜氧化，来将上述第一区域的上述第一金属膜形成为第一高电介体膜；(d)通过第一热处理，使上述第二区域的上述第一金属膜与上述第一绝缘膜相互扩散，由此将上述第二区域的上述第一金属膜形成为第二高电介体膜； (e)在上述第一区域以与上述第一高电介体膜相接触的方式形成由第一金属氧化物构成的第二绝缘膜，通过实施第二热处理，使第一金属在上述第一高电介体膜内扩散； (f)在上述第二高电介体膜上形成由第二金属氧化物构成的第三绝缘膜，通过实施第三热处理，使第二金属在上述第二高电介体膜内扩散；以及 (g)在上述第一区域，通过加工上述第一高电介体膜和上述第一绝缘膜，来形成由上述第一绝缘膜和上述第一高电介体膜构成的第一栅极绝缘膜，在上述第二区域，通过加工上述第二高电介体膜和上述第一绝缘膜，来形成由上述第一绝缘膜和上述第二高电介体膜构成的第二栅极绝缘膜， 在上述(a)工序中，形成以氧化硅或氮氧化硅为主体的上述第一绝缘膜， 在上述(b)工序中，形成以铪为主体的上述第一金属膜， 在上述(C)工序中，通过将上述第一区域的上述第一金属膜氧化来形成以铪和氧为主体的上述第一高电介体膜， 在上述(d)工序中，通过使上述第二区域的上述第一金属膜和上述第一绝缘膜相互扩散，来形成以铪、硅以及氧为主体的上述第二高电介体膜。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(f)工序中，在包括上述第二高电介体膜上的上述半导体基板上一体地形成上述第三绝缘膜，至少在与上述第一高电介体膜和上述第二高电介体膜相接触的状态下实施第三热处理，使上述第二金属在上述第二高电介体膜中扩散。
10.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(C)工序中，通过等离子氧化来氧化上述第一金属膜，由此将上述第一金属膜形成为上述第一高电介体膜。
11.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(c)工序中，通过450°C以上600°C以下的热氧化来氧化上述第一金属膜，由此将上述第一金属膜形成为上述第一高电介体膜。
12.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(e)工序中， 作为上述第一金属氧化物，形成由铝、钛或者钽的某一种氧化物构成的上述第二绝缘膜，并且 通过上述第二热处理，作为上述第一金属，使上述铝、上述钛或上述钽的某一种金属在上述第一高电介体膜内扩散。
13.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(f)工序中， 作为上述第二金属氧化物，形成由Ia族、IIa族或者IIIa族中的某种元素的氧化物构成的上述第三绝缘膜，并且 通过上述第三热处理，作为上述第二金属，使上述Ia族、上述Ia族或上述IIIa族中的某种元素在上述第二高电介体膜内扩散。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，在上述(f)工序中， 作为上述第二金属氧化物，形成由钇或者镧的氧化物构成的上述第三绝缘膜，并且通过上述第三热处理，作为上述第二金属，使上述钇或上述镧元素在上述第二高电介体膜内扩散。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于， 在上述(f)工序之后、上述(g)工序之前，还具有以下工序 (h)去除残留在上述第一区域的上述第二金属。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于， 在上述(h)工序中，利用盐酸或硝酸实施蚀刻，由此去除残留在上述第一区域的上述第二金属。
17.根据权利要求8所述的半导体器件的制造方法，其特征在于， 上述(f)工序中的上述第三热处理的温度低于上述(e)工序中的上述第二热处理的温度。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于， 上述第三热处理的温度为800°C以上900°C以下。
19.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(f)工序之后、上述(g)工序之前，还具有以下工序 (i)以覆盖上述第一高电介体膜和上述第二高电介体膜的方式依次形成第二金属膜和第一导体膜， 在上述(g)工序中， 在上述第一区域，通过加工上述第一导体膜、上述第二金属膜、上述第一高电介体膜以及上述第一绝缘膜，一并形成由上述第二金属膜和上述第一高电介体膜构成的第一栅电极、以及由上述第一绝缘膜和上述第一高电介体膜构成的上述第一栅极绝缘膜， 在上述第二区域，通过加工上述第一导体膜、上述第二金属膜、上述第二高电介体膜以及上述第一绝缘膜，一并形成由上述第二金属膜和上述第一导体膜构成的第二栅电极、以及由上述第一绝缘膜和上述第二高电介体膜构成的上述第二栅极绝缘膜。
20.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(b)工序之后、上述(C)工序之前，还具有以下工序 U)以覆盖上述第二区域的上述第一金属膜的方式形成第一保护膜， 在上述(C)工序中，通过氧化未被上述第一保护膜覆盖的部分的上述第一区域的上述第一金属膜，来形成上述第一高电介体膜。
21.根据权利要求20所述的半导体器件的制造方法，其特征在于， 在上述(e)工序之后、上述(f)工序之前，还具有以下工序 (k)去除上述第一保护膜， 在上述(j)工序中，形成由多晶硅、非晶质硅或氮化硅构成的上述第一保护膜， 在上述(k)工序中，通过实施利用氟酸和氨水的蚀刻，来去除上述第一保护膜。
22.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(b)工序之后、上述(C)工序之前，还具有以下工序 (j)以覆盖上述第二区域的上述第一金属膜的方式形成第一保护膜，在上述(e)工序中，通过在上述半导体基板上一体地形成上述第二绝缘膜，来以与未被上述第一保护膜覆盖的部分的上述第一区域的上述第一高电介体膜相接触的方式形成上述第二绝缘膜。
23.根据权利要求22所述的半导体器件的制造方法，其特征在于， 在上述(e)工序之后、上述(f)工序之前，还具有以下工序 (k)去除上述第一保护膜， 在上述(j)工序中，形成由多晶硅、非晶质硅或氮化硅构成的上述第一保护膜， 在上述(k)工序中，通过实施利用氟酸和氨水的蚀刻，来去除上述第一保护膜。
24.根据权利要求8所述的半导体器件的制造方法，其特征在于， 在上述(b)工序中，形成以上述铪和氮为主体的上述第一金属膜， 在上述(c)工序中，通过将上述第一区域的上述第一金属膜氧化来形成以上述铪、上述氧以及氮为主体的上述第一高电介体膜， 在上述(d)工序中，通过使上述第二区域的上述第一金属膜和上述第一绝缘膜相互扩散，来形成以上述铪、上述硅、上述氧以及氮为主体的上述第二高电介体膜。
全文摘要
本发明提供一种半导体器件及其制造方法。配置在硅基板(1)的pMIS区域(Rp)的p型MIS晶体管(Qp)，其具有经由由第一绝缘膜(z1)和第一高电介体膜(hk1)构成的pMIS用栅极绝缘膜(GIp)而形成的pMIS用栅电极(GEp)，配置在nMIS区域(Rn)的n型MIS晶体管(Qn)具有经由由第一绝缘膜(z1)和第二高电介体膜(hk2)构成的nMIS用栅极绝缘膜(GIn)而形成的nMIS用栅电极(GEn)。第一高电介体膜(hk1)由以铪和氧为主体并包含铝、钛或钽的绝缘膜构成。另外，第二高电介体膜(hk2)由以铪、硅以及氧为主体并包含Ia族、IIa族或IIIa族中的某种元素的绝缘膜构成。
文档编号H01L29/78GK102640280SQ20098016234
公开日2012年8月15日 申请日期2009年12月24日 优先权日2009年12月24日
发明者由上二郎 申请人:瑞萨电子株式会社