专利名称：薄膜晶体管及其制作方法
技术领域：
本发明是关于一种薄膜晶体管(thin-filmtransistor，TFT)及其制作方法，尤指 一种可有效提高薄膜晶体管特性的薄膜晶体管结构及其制作方法。
背景技术：
薄膜晶体管液晶显示面板(thinfilmtransistorliquidcrystaldisplaypanel, TFT-IXDpanel)是为现今最为广泛使用的平面显示面板，其主要由薄膜晶体管数组基板 (TFTarraysubstrate)、彩色滤光基板(colorfiltersubstrate)与液晶(liquidcrystal, LC)层所构成；而薄膜晶体管是作为TFT-IXD面板中控制各画素单元(pixelimit)的开关 组件之用。请参阅图1至图3，图1是为一习知薄膜晶体管数组基板的一局部示意图，图2是 图1中沿A-A’切线的一剖面示意图；而图3是为图1中沿B-B’切线所获得的一习知薄膜晶 体管剖面示意图。如图1与图2所示，薄膜晶体管数组基板100的各组件如薄膜晶体管110、 数据线(dataline)104、扫描线(scanline) 106 与画素电极(pixelelectrode) 108 等是利用 成膜、微影及蚀刻等制程技术形成于一基板102上，且数据线104与扫描线106是藉由至少 一绝缘层114电性隔离。一般而言，绝缘层114的厚度是介于250 320奈米(nanometer， nm)之间。如图1与图3所示。薄膜晶体管110包含一闸极112，其与扫描线106电性连接。 闸极112上是形成绝缘层114，作为闸极绝缘层；而绝缘层114上则形成至少一半导体层 116。薄膜晶体管110尚包含一源极/汲极118，且源极/汲极118是与资料线104及画素 电极108电性连接。请重新参阅图2与图3。随着TFT-IXD面板尺寸与分辨率的提升，画素电极108 的尺寸亦随之增加，因此薄膜晶体管110必须提供较大的开启电流(I。n)使充电能力提升， 以避免对比或辉度不足或漏电流偏高等缺点；此外薄膜晶体管110尚须提供较小的关闭电 流(I。ff)以避免闪烁(flicker)的情形。熟习该项技艺的人士应知，薄膜晶体管110的电 性表现是与各膜层的特性与厚度息息相关。举例来说，降低绝缘层114厚度可达到强化薄 膜晶体管110的1 与I。ff特性；但绝缘层114厚度的降低却同时使得其它组件如数据线 104与扫描线106之间的杂质电容(parasiticcapacitor)随之增大，产生电阻-电容延迟 (RCdelay)效应，甚至导致影像讯号失真。此外，现行成膜制程中，仍无法分别控制薄膜晶体 管110处与薄膜晶体管数组基板100其余各处所需的绝缘层114厚度。
发明内容
有鉴于此，本发明的目的是提供一种可分别控制薄膜晶体管处与薄膜晶体管数组 基板其余各处绝缘层厚度，以达到改善薄膜晶体管的1。 与I。ff特性，且不增加杂质电容的 薄膜晶体管的制作方法。根据本发明所提供的申请专利范围，是提供一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法首先提供一基板，接下来于基板上依序形成一间极电极与一第一介电 层，且该第一介电层覆盖该间极电极。接下来进行一图案化步骤，移除该间极电极上的至少 部分该第一介电层，而至少暴露出部分该间极电极。最后于该基板上形成一第二介电层，且 该第二介电层是覆盖该间极电极。根据本发明所提供的申请专利范围，另提供一种薄膜晶体管，该薄膜晶体管包含 有一基板、一形成于该基板上的间极电极、一形成于该间极电极与该基板上的第一介电层， 且该第一介电层包含有一开口，用以至少暴露出部分该间极电极。该薄膜晶体管更包含有 一第二介电层，该第二介电层是覆盖该开口内的该间极电极与该第一介电层。另外该薄膜 晶体管更包含有一形成于该间极电极上方的该第二介电层上的半导体图案，以及一形成于 该半导体图案上的源极/汲极。根据本发明所提供的薄膜晶体管的制作方法，该闸极电极上方仅有该第二介电 层，用以作为闸极绝缘层；而该基板上其它处则仍包含该第一介电层与该第二介电层。也就 是说，根据本发明所提供的制作方法，是可分别控制薄膜晶体管处的介电层厚度与基板上 其它处的介电层厚度，故可于降低闸极绝缘层厚度以改善薄膜晶体管1。 与I。ff时，不影响 到该基板上其它组件的电性表现。
图1是一习知薄膜晶体管数组基板的一局部示意图； 图2是图1中沿A-A’切线的一剖面示意图3是为图1中沿B-B’切线所获得的一习知薄膜晶体管剖面示意图； 图4至图9是本发明所提供的薄膜晶体管的制作方法的一较佳实施例的流程示意图， 其中图4是为一本较佳实施例所提供的一薄膜晶体管数组基板的一局部示意图，图5至图9 是图4中沿C-C’切线与D-D’切线获得的薄膜晶体管区剖面图与非薄膜晶体管区剖面图。主要组件符号说明
100薄膜晶体管I数组基板102基板104资料线106扫描线108画素电极110薄膜晶体管112闸极114绝缘层116半导体层118源极/汲极200基板202薄膜晶体管区204非薄膜晶体<賢区212闸极电极214扫描线220第一介电层222图案化光阻224开口230第二介电层240半导体图案242半导体层244重掺杂半导体层250源极/汲极252资料线260薄膜晶体管300光罩A-A，、B-B，、C-C，、D--D，切线！ °
具体实施例方式在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领 域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书 及后续的申请专利范围并不以名称的差异来作为区别组件的方式，而是以组件在功能上的 差异来作为区别的基准。在通篇说明书及后续的请求项当中所提及的「包含」是为一开放 式的用语，故应解释成「包含但不限定于」。此外，「电性连接」一词在此是包含任何直接及 间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一 装置可直接连接于该第二装置，或透过其它装置或连接手段间接地连接至该第二装置。请参阅图4至图9，图4至图9是本发明所提供的薄膜晶体管的制作方法的一较佳 实施例的流程示意图，其中图4是为一本较佳实施例所提供的一薄膜晶体管数组基板的一 局部示意图，图5至图9是图4中沿C-C’切线与D-D’切线获得的薄膜晶体管区剖面图与非 薄膜晶体管区剖面图。如图4与图5所示，本较佳实施例首先提供一基板200，例如一玻璃 基板，用以作为薄膜晶体管数组的基板。且基板200上是可定义一薄膜晶体管区202与一 非薄膜晶体管区204。接下来于基板200上形成一第一金属层，其可包含铝(A1)、铜(Cu)、 钨(W)、铬(Cr)、钽(Ta)、钛(Ti)、钼(Mo)等金属或其合金，且第一金属层可为单层结构或 复合层结构。之后是图案化第一金属层，而于基板200上的薄膜晶体管区202内形成一闸 极电极212 ；且在形成闸极电极212的同时更可于基板200上的非薄膜晶体管区204内形 成一扫描线214。请继续参阅图5。接下来，于基板200上全面性地形成一第一介电层220，第一介 电层220可包含氧化硅、氮化硅或氮氧化硅等介电材料，但不限于此；且在本较佳实施例中 第一介电层220的厚度是介于100 170nm之间，但不以此为限。如图5所示，第一介电层 220是覆盖闸极电极212以及扫描线214。在形成第一介电层220之后，是进行一图案化步 骤。图案化步骤首先于第一介电层220上形成一光阻，并藉由一光罩300进行曝光；随后藉 由一显影制程，例如一灰化(ashing)制程，以氧或碳-氟为反应气体源形成电浆移除部分 光阻，形成一图案化光阻222，其中图案化光阻222至少暴露出部分对应于闸极电极212的 第一介电层220。请参阅图6与图7。之后进行一蚀刻制程，透过图案化光阻222移除薄膜晶体管 区202内闸极电极212上的部分第一介电层220，而形成一开口 224，且闸极电极212是暴 露于开口 224中，随后移除图案化光阻222。接下来如第7图所示，于基板200上再全面性 地形成一第二介电层230，且第二介电层230是填入开口 224内，而覆盖闸极电极212。第 二介电层230的厚度是可低于习知闸极绝缘层的厚度，如低于250nm ；如本较佳实施例中， 第二介电层230的厚度是介于150 200nm之间，但不以此为限。第二介电层230是可包 含氧化硅、氮化硅或氮氧化硅等介电材料，但不以此为限，且第二介电层230可与第一介电 层220包含相同或不同的介电材料。由图7可知，薄膜晶体管区202内闸极电极212上方 的介电材料仅有第二介电层230，而薄膜晶体管区202内的闸极电极212以外的地方与非薄 膜晶体管区204内的介电材料则包含了第一介电层220与第二介电层230。请参阅图8。随后，是于闸极电极212上方的第二介电层230上形成一半导体图 案240 ；半导体图案240可包含一半导体层242与一重掺杂(heavilydoped)半导体层244， 但不以此为限。半导体层242是作为薄膜晶体管的通道层之用，其材料可包含一非晶硅(amorphoussilicon)层；而重掺杂半导体层244是作为奥姆接触层之用，其材料可为一掺 杂非晶硅(dopedamorphoussilicon)层，用以降低半导体层242与后续形成的金属材料之 间的接触阻抗。另外值得注意的是，在薄膜晶体管区202内，半导体图案240仅形成于闸极 电极212的上方，但在非薄膜晶体管区内204内，则可视电性要求将半导体层242及/或重 掺杂半导体层244移除；或可如图8所示，保留非薄膜晶体管区204内的半导体层242与重 掺杂半导体层244。请参阅图9。之后，是于基板200上形成一第二金属层，第二金属层亦可包含A1、 Cu、W、Cr、Ta、Ti、Mo等金属或其合金，且第二金属层可为单层结构或复合层结构。之后是 图案化第二金属层，而于基板200上的薄膜晶体管区202内形成一源极/汲极250，完成薄 膜晶体管260的制作。此外，在形成源极/汲极250的同时，亦可于基板200上的非薄膜晶 体管区204内形成一资料线252。值得注意的是，非晶体管区204内的扫描线214与数据线 252是由第一介电层220与第二介电层230电性隔离。由此可知，本发明是提供一种薄膜晶体管260，薄膜晶体管260包含有一基板200、 一形成于基板200上的闸极电极212、一形成于闸极电极212与基板200上的第一介电层 220。值得注意的是，第一介电层220包含有一开口 224，用以至少暴露出部分闸极电极212。 薄膜晶体管260更包含有一第二介电层230，第二介电层230是覆盖开口 224内的间极电极 212与第一介电层220。此外，薄膜晶体管260尚包含一形成于闸极电极212上方的第二介 电层230上的半导体图案240，以及一形成于半导体图案240上的源极/汲极250。根据本发明所提供的薄膜晶体管及其制作方法，是藉由图案化步骤移除薄膜晶体 管区202内的闸极电极212上的部分第一介电层220，再于基板200上形成第二介电层230。 因此，闸极电极212上方仅有厚度远低于习知闸极绝缘层的第二介电层230，故可提高薄膜 晶体管260的I。n以及降低薄膜晶体管260的I。ff。而基板200上其它处如薄膜晶体管区 202内的闸极电极212以外之处，与非薄膜晶体管区204内则仍包含第一介电层220与第二 介电层230，且第一介电层220与第二介电层230的厚度加总更可大于习知闸极绝缘层的厚 度，而可有效降低杂质电容并改善RC延迟。综上所述，根据本发明所提供的制作方法，是可分别控制薄膜晶体管处的介电层 厚度与基板上其它处的介电层厚度，故可于降低闸极绝缘层厚度以改善薄膜晶体管1。 与 Ioff特性时，并不影响到基板上其它组件的电性表现。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。
权利要求
一种薄膜晶体管的制作方法，其特征在于包含 提供一基板； 于该基板上形成一闸极电极； 于该基板与该闸极电极上形成一第一介电层；进行一图案化步骤，移除该闸极电极上的至少部分该第一介电层，而至少暴露出部分该闸极电极；以及于该基板上形成一第二介电层，且该第二介电层是覆盖该闸极电极。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于所述的第一介电层的 一厚度是介于100 170奈米之间。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于所述的第二介电层的 一厚度是介于150 200奈米之间。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于还包含一于该闸极电 极上方的该第二介电层上形成至少一半导体图案的步骤。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于还包含一形成一源极/ 汲极的步骤。
6.根据权利要求5所述的薄膜晶体管的制作方法，其特征在于还包含 于该基板上形成至少一扫描线，与该闸极电极同时形成；以及 于该基板上形成至少一数据线，与该源极/汲极同时形成。
7.根据权利要求6所述的薄膜晶体管的制作方法，其特征在于其中该数据线与该扫 描线是由该第一介电层与该第二介电层电性隔离。
8.一种薄膜晶体管，其特征在于包含 一基板；一闸极电极，形成于该基板上； 一第一介电层，形成于该闸极电极与该基板上，该第一介电层包含有一开口，用以至少 暴露出部分该闸极电极；一第二介电层，该第二介电层是覆盖该开口内的该间极电极与该第一介电层； 一半导体图案，形成于该间极电极上方的该第二介电层上；以及 一源极/汲极，形成于该半导体图案上。
9.根据权利要求8所述的薄膜晶体管，其特征在于其中该第一介电层的该厚度是介 于100 170奈米之间。
10.根据权利要求8所述的薄膜晶体管，其特征在于其中该第二介电层的该厚度是介 于150 200奈米之间。
全文摘要
本发明涉及一种薄膜晶体管及其制作方法，该制作方法首先提供一基板，接下来于基板上依序形成一闸极电极与一第一介电层，且该第一介电层覆盖该闸极电极。接下来进行一图案化步骤，移除该闸极电极上的至少部分该第一介电层，以至少暴露出部分该闸极电极。最后于该基板上形成一第二介电层，且该第二介电层是覆盖该闸极电极。本发明可分别控制薄膜晶体管处的介电层厚度与基板上其它处的介电层厚度，故可于降低闸极绝缘层厚度以改善薄膜晶体管Ion与Ioff时，不影响到该基板上其它组件的电性表现。
文档编号H01L21/336GK101853787SQ20101020994
公开日2010年10月6日 申请日期2010年6月26日 优先权日2010年6月26日
发明者陈建铭 申请人:华映光电股份有限公司;中华映管股份有限公司