专利名称：半导体器件浅沟隔离结构的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种半导体器件浅沟隔离(STI)结构的制作方法。所
背景技术：
在半导体器件的制作工艺中，包括有源区之间隔离的制作工艺，隔离工艺通过浅沟隔离结构完成。浅沟隔离结构的制作方法主要分为三个步骤进行浅沟刻蚀、氧化物填充及氧化物平坦化，以下对现有制作浅沟隔离的方法进行详细说明。图1为现有技术提供的制作浅沟隔离的方法流程图，结合图2a 图2d所示的浅沟隔离制作剖面示意图进行说明，其具体步骤为步骤101、在硅衬底10上进行浅沟隔离槽的刻蚀，得到浅沟隔离槽20，浅沟槽之间定义有源区的位置，如图2a所示；在本步骤中，在进行浅沟隔离刻蚀之前，还需要在衬底10表面依次热氧化生长铺垫氧化硅层及沉积氮化硅层，其中，铺垫氧化硅层用于消除氮化硅与硅衬底之间的应力及保护有源区在后续去除氮化硅层的过程中免受化学污染，氮化硅层用于在后续浅沟隔离氧化物沉积过程中保护有源区及在后续化学机械抛光过程中充当抛光的阻挡材料；在本步骤中，浅沟隔离槽刻蚀的过程为在硅衬底10表面(也就是氮化硅层表面)旋涂光刻胶层，然后采用具有浅沟隔离槽图形的掩膜板对光刻胶层进行曝光后再显影，得到图案化的光刻胶层，最后，以图案化的光刻胶层为掩膜，对硅衬底10进行刻蚀，得到浅沟隔离槽20，刻蚀后去除剩余的光刻胶层；在本步骤中，浅沟隔离槽20的深度根据制作需要确定，随着半导体器件的特征尺寸减小，浅沟隔离槽20的深宽比也越来越大；步骤102、在浅沟隔离槽20热生长氧化硅层30，如图2b所示；在本步骤中，热生长氧化硅层30的过程为将具有浅沟隔离槽20的半导体器件 10放入高温氧化炉管设备，然后在该设备中通入氧气，在浅沟隔离槽20的底部和侧壁上生长一层50 300埃的热氧化硅层30。该热氧化硅层30可以在后续沉积氧化硅层40时阻止沉积的氧化层40中的氧分子向硅衬底10的有源区扩散；步骤103、在氧化硅层30及半导体器件的硅衬底10表面(也就是氮化硅层表面) 上采用高密度等离子体化学气相沉积(HDPCVD)方法沉积厚氧化硅层40，填充满浅沟隔离槽20，如图2c所示；在本步骤中，HDPCVD就是使等离子体在低压下以高密度混合气体的形式直接轰击在反应腔内的半导体器件表面，该工艺可以在较低的沉积温度(300摄氏度 400摄氏度) 下，填充高深宽比的浅沟隔离槽20 ；在本步骤中，HDPCVD包括两种或多种气体参与化学反应，氧气或臭氧经常与含硅气体，比如TEOS或SiH4混合，并伴有氩气(Ar)，通入放置有半导体器件的反应腔，为了得到高密度等离子体，对于0. 18微米线宽的半导体器件，反应腔采用大约4000 4500瓦的射频功率，对于0. 13微米线宽的半导体器件，反应腔采用大约7000 8000瓦的射频功率，用以提高其对浅沟隔离槽20的填充能力，防止出现孔洞；步骤104、对半导体器件的硅衬底10表面进行化学机械抛光(CMP)处理，在半导体器件的硅衬底10上完成浅沟隔离结构50后，去除氮化硅层，如图2d所示。这样，就在半导体器件的衬底上完成了浅沟隔离结构的制作工艺。但是，采用上述工艺制作的浅沟隔离结构会导致隔离区底部有源区的损伤及晶格缺陷。其中晶格缺陷位于靠近浅沟隔离槽底部的有源区，因为应力或等离子体损伤而形成的晶格错位。如图3所示，图3为采用现有技术制作浅沟隔离而导致有源区出现晶格损伤及缺陷的剖面图，其中用矩形框定的区域就是有源区出现的晶格缺陷。半导体器件的有源区出现晶格缺陷会导致所制成的半导体器件静态电流增大，影响最终制成的半导体器件的性能。所
发明内容
有鉴于此，本发 明提供了一种半导体器件浅沟隔离结构的制作方法，该方法能够克服有源区损伤及晶格缺陷问题，提高了半导体器件的性能。根据上述目的，本发明的技术方案是这样实现的一种半导体器件浅沟隔离结构的制作方法，该方法包括采用光刻工艺和刻蚀工艺在半导体器件的硅衬底上形成浅沟隔离槽；在所述浅沟隔离槽表面采用热氧化方法生长一层热氧化硅层；在所述热氧化硅层及硅衬底表面采用低压化学气相沉积LPCVD方法沉积一层氮化硅层；在所述氮化硅层表面采用低压化学气相沉积方法沉积一层高温氧化硅HTO层；在所述高温氮化硅层表面采用高密度等离子体化学气相沉积HDPCVD法沉积厚氧化硅层，使其填满浅沟隔离槽，采用化学机械抛光CMP硅衬底表面，得到半导体器件浅沟隔离结构。所述热生长氧化硅层的厚度为50 300埃，所述沉积氮化硅层的厚度为50 200 埃，所述沉积高温氧化层的厚度为50 200埃。从上述方案可以看出，本发明在对浅沟隔离槽进行填充时，使用氧氮氧(ONO)的衬垫结构，也就是先热生长氧化硅层，然后再采用LPCVD方法沉积氮化硅层和高温氧化硅层，最后再采用HDPCVD工艺沉积厚氧化硅层填充满浅沟隔离槽，从而完成浅沟隔离制作。 由于该方法在HDPCVD和热氧化硅层之间增加了氮化硅层和高温氧化硅层作为阻挡层，使得在后续HDPCVD沉积过程中激发的高密度等离子体在沉积时不会穿透ONO结构层，不会对半导体器件的硅衬底内靠近浅沟隔离的有源区造成损伤。此外，由于ONO结构改善了有源区与浅沟槽拐角处的剖面，克服了后续所制造的栅氧化层在有源区与浅沟隔离槽边界偏薄的问题，降低了半导体器件的静态电流，提高器件的性能。所
图1为现有技术提供的制作浅沟隔离的方法流程图；图2a 图2d为现有技术提供的浅沟隔离制作剖面结构示意图；图3为采用现有技术制作浅沟隔离而导致有源区出现损伤及位错缺陷的透射电子显微镜剖面图；图4为本发明提供的制作浅沟隔离的方法流程图5a 5d为本发明提供的浅沟隔离制作剖面结构示意图；图6为采用本发明提供的方法所制作的浅沟隔离的透射电子显微镜剖面图；图7为采用本发明提供的方法和现有技术提供的方法所制作的浅沟隔离结构对器件静态电流影响的对比图。所具 体实施方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。采用现有技术制作浅沟隔离，出现了隔离区底部有源区的损伤及晶格缺陷，其原因为在步骤103填充浅沟隔离槽20时，采用HDPCVD工艺沉积厚氧化层40。由于半导体器件特征尺寸的减小从而使得浅沟隔离槽的宽深比增大，为了使得氧化物能够充分填充到高宽深比的浅沟隔离槽中，而不出现缝隙或孔洞，所以需要采用HDPCVD工艺进行。虽然该 HDPCVD工艺的好处是对于高深宽比的浅沟隔离槽填充时不出现缝隙或孔洞，但是由于其是在反应腔中激发高密度等离子体，高密度等离子体在沉积过程中会轰击浅沟隔离槽表面， 该等离子有时会穿透热氧化硅层30，造成浅沟隔离槽底部有源区的损伤及晶格缺陷。这样，采用现有浅沟隔离结构技术制作的半导体器件的有源区在工作时就会出现漏电流，导致半导体器件的性能下降。为了克服上述缺陷，本发明在对浅沟隔离槽的衬垫结构进行改进，采用ONO结构。具体地说在完成浅沟隔离槽刻蚀后，先热生长氧化硅层，然后采用低压化学气相沉积 (LPCVD)方法沉积氮化硅层，再采用LPCVD方法沉积高温氧化硅层，得到浅沟ONO衬垫结构； 最后采用HDPCVD工艺沉积填充厚氧化层填满浅沟隔离槽，经过CMP后，制作得到浅沟隔离结构。由于本发明提供的方法在填充厚氧化层和热生长氧化硅层之间增加了氮化硅和高温氧化硅层作为阻挡层，使得在后续HDPCVD过程中激发的高密度等离子体在沉积时不会穿透ONO衬垫结构，从而不会对有源区造成损伤及晶格缺陷。此外，由于ONO结构改善了有源区与浅沟槽拐角处的剖面，克服了后续所制造的栅氧化层在有源区与浅沟隔离槽边界偏薄的问题，降低了半导体器件的静态电流，提高器件的性能。在本发明中，浅沟隔离结构的ONO衬垫结构中的热氧化硅层的厚度为50 300 埃，氮化硅层的厚度为50 200埃，高温氧化硅层的厚度为50 200埃。其中，氮化硅层及高温氧化硅层的沉积采用低压CVD工艺。以下对本发明提供的方法进行详细说明。图4为本发明提供的制作浅沟隔离的方法流程图，结合图5a 5d所示的本发明提供的浅沟隔离制作剖面结构示意图进行说明，其具体步骤为步骤401、在半导体器件的硅衬底10上进行浅沟隔离槽的刻蚀，得到浅沟隔离槽 20，如图2a所示；步骤402、在浅沟隔离槽20热生长氧化硅层30，如图2b所示；在本步骤中，热生长氧化硅层30的过程为将具有浅沟隔离槽20的半导体器件 10放入高温氧化设备，然后在该设备中通入氧气，在浅沟隔离槽20的底部和侧壁上生长一层50 300埃的热氧化硅层30。该热氧化硅层30可以在后续沉积氮化硅层40时降低氮化硅与有源区之间的应力；
在这里，步骤401和步骤402和现有技术图1的步骤101 步骤102相同，这里不再累述；步骤403、在热氧化硅层30及半导体器件的衬底10表面(也就是氮化硅物层表面)采用LPCVD沉积氮化硅层40’，如图5a所示；
在本步骤中，具体可以采用LPCVD方法沉积氮化硅层，沉积的厚度范围可以与热氧化硅层30的相同，比如50 200埃；在本步骤中，采用LPCVD方法沉积时，可以使得反应腔的温度为600摄氏度 800
摄氏度，采用二氯二氢硅烷和氨气反应得到氮化硅层40’ ；步骤404、在氮化硅层40’上采用采用LPCVD方法沉积高温氧化硅层50’，完成浅沟隔离的ONO衬垫结构，如图5b所示；步骤405、采用HDPCVD法沉积填充氧化层60’，完成沟槽填充，如图5c所示；在本步骤中，HDPCVD就是使得等离子体在低压下以高密度混合气体的形式直接轰击在反应腔内的半导体器件表面，其可以在较低的沉积温度(300摄氏度 400摄氏度) 下，填充高深宽比的浅沟隔离槽20 ；在本步骤中，HDPCVD包括两种或多种气体参与化学反应，氧气或臭氧经常与含硅气体，比如TEOS或SiH4混合，并伴有氩气(Ar)，通入放置有半导体器件的反应腔，为了得到高密度等离子体，对于0. 18微米制程工艺的半导体器件，反应腔采用大约4000 4500瓦的射频偏置功率，对于0. 13微米制程工艺的半导体器件，反应腔采用大约7000 8000瓦的射频偏置功率，来提高填充浅沟隔离槽20的填充性能，防止出现孔洞；在本步骤中，填充氧化层60’沉积的厚度以填满沟槽为准，约在5000 7000埃；步骤406、对半导体器件的衬底10表面进行CMP处理，在半导体器件的硅衬底10 上得到浅沟隔离结构60后，去除在半导体器件衬底表面的氮化物层，如图5d所示。这样，就在半导体器件的衬底上完成了浅沟隔离制作。图6为采用本发明提供的方法所制成的浅沟隔离的电子透射显微镜剖面图，可以看出，在半导体器件衬底上靠近浅沟隔离区域的有源区没有损伤及晶格缺陷。图7为采用本发明提供的方法和现有技术提供的方法所制作的浅沟隔离结构对器件静态电流特性的比较图。其中，横坐标为半导体器件在未开启时的静态电流(IDS)，单位为毫安(mA)，该电流越小表示半导体器件的静态电流特性越好；纵坐标为半导体器件在该静态电流下的累计百分比，该分布曲线越陡代表半导体器件的静态电流分布范围越小。 由图7可以看出，采用本发明方法制作浅沟隔离的半导体器件的IDS明显小于采用现有技术制作浅沟隔离的半导体器件的IDS，说明本发明提供的浅沟隔离制作的半导体器件静态电流特性好。以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种半导体器件浅沟隔离结构的制作方法，该方法包括 采用光刻工艺和刻蚀工艺在半导体器件的硅衬底上形成浅沟隔离槽； 在所述浅沟隔离槽表面采用热氧化方法生长一层热氧化硅层；在所述热氧化硅层及硅衬底表面采用低压化学气相沉积LPCVD方法沉积一层氮化硅层；在所述氮化硅层表面采用低压化学气相沉积方法沉积一层高温氧化硅HTO层； 在所述高温氮化硅层表面采用高密度等离子体化学气相沉积HDPCVD法沉积厚氧化硅层，使其填满浅沟隔离槽，采用化学机械抛光CMP硅衬底表面，得到半导体器件浅沟隔离结构。
2.如权利要求1所述的方法，其特征在于，所述热生长氧化硅层的厚度为50 300埃， 所述沉积氮化硅层的厚度为50 200埃，所述沉积高温氧化层的厚度为50 200埃。
全文摘要
本发明提供了一种半导体器件浅沟隔离结构的制作方法，该方法包括采用光刻工艺和刻蚀工艺在半导体器件的硅衬底上形成浅沟隔离槽；在所述浅沟隔离槽表面采用热氧化方法生长一层热氧化硅层；在所述热氧化硅层及硅衬底表面采用低压化学气相沉积LPCVD方法沉积一层氮化硅层；在所述氮化硅层表面采用低压化学气相沉积方法沉积一层高温氧化硅HTO层；在所述高温氮化硅层表面采用高密度等离子体化学气相沉积HDPCVD法沉积厚氧化硅层，使其填满浅沟隔离槽，采用化学机械抛光CMP硅衬底表面，得到半导体器件浅沟隔离结构。本发明提供的方法克服了浅沟隔离结构底部有源区的晶格缺陷及克服了栅氧厚度在有源区与浅沟隔离区边界偏薄的问题，降低了半导体器件的静态电流，提高器件的性能。
文档编号H01L21/762GK102315153SQ20101022834
公开日2012年1月11日 申请日期2010年7月6日 优先权日2010年7月6日
发明者陆文怡, 陆肇勇 申请人:中芯国际集成电路制造(上海)有限公司