半导体器件及其形成方法

专利名称：半导体器件及其形成方法
半导体器件及其形成方法技术领域
本发明总体上涉及半导体器件，并且更具体地说涉及半导体器件和形成具有用 于附加RF信号处理的IPD的定向耦合器电路的方法。
背景技术：
在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和 密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管(LED)、 小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管 (MOSFET)。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实 例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池、以及数字微镜器件 (DMD)。
半导体器件执行多种功能，例如高速计算、发射和接收电磁信号、控制电子器 件、将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网 络、计算机、以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业 控制器、以及办公设备中也有半导体器件的存在。
半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电 场或基极电流(base current)或者通过掺杂工艺来操纵(manipulated)它的导电性。掺杂 把杂质引入半导体材料中以操纵和控制半导体器件的导电性。
半导体器件包括有源和无源电结构。有源结构(包括双极和场效应晶体管)控 制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的 流动。无源结构(包括电阻器、电容器、和电感器)产生执行多种电功能所必需的电压 和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件 执行高速计算和其它有用的功能。
通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每 个可能包括数百个步骤。前端制造包括在半导体晶片的表面上形成多个管芯。每个管芯 通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶 片单体化(singulating)单个管芯并且封装管芯以提供结构支撑和环境隔离。
半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗 更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有 更小的占地面积(footprint)，其对于更小的最终产品而言是期望的。通过改善导致产生具 有更小、更高密度的有源和无源部件的管芯的前端工艺可以实现更小的管芯尺寸。通过 改善电互连和封装材料，后端工艺可以产生具有更小占地面积的半导体器件封装。
半导体制造的另一个目标是制造更高性能的半导体器件。可以通过形成能够以 更高速度工作的有源部件来实现器件性能的提高。在高频应用(例如射频(RF)无线通 信)中，集成无源器件(IPD)经常被包含在半导体器件内。IPD的实例包括电阻器、电 容器、和电感器。典型的RF系统需要在一个或多个半导体封装中的多个IPD以执行必要的电功能。
在无线通信系统中，Balun (平衡-不平衡变换器)、低通滤波器、和RF耦合器 是重要的部件。平衡-不平衡变换器通过电磁耦合抑制电噪声，改变阻抗，以及将共模 噪声减到最小。低通滤波器滤去输出信号中的谐波含量。RF耦合器检测来自功率放大 器(PA)或收发器的发射功率水平。
基于耦合带状线的四分之一波长部分的定向RF耦合器使用相邻传输线之间的边 缘耦合，并且特别适于较低功率(10到30dB)应用以感测和控制正向发射功率。典型的低 功率RF耦合器电路可以包括迹线(trace)(电感器)、电容器、和电阻器，用于电感耦合 和电容耦合的组合，以实现方向性。然而，这些部件提供相对低的方向性和耦合强度。 对于更强的耦合，尤其是对于3dB混合电路而言，RF耦合器可以包括放置在功率放大器 的输出级中的多层宽边耦合线。外部环境因素可以导致天线阻抗的显著变化，引起失配 和反射功率，其降低了方向性。发明内容
存在对高方向性RF耦合器和用于附加RF信号处理的IPD的需要。因此，在一 个实施例中，本发明是包括衬底和形成在衬底上的RF耦合器的半导体管芯。所述RF耦 合器包括第一导电迹线和第二导电迹线，所述第一导电迹线具有被耦合到半导体器件的 第一端子的第一末端和被耦合到电路节点的第二末端，所述第二导电迹线具有被耦合到 半导体器件的第二端子的第一末端和被耦合到半导体器件的第三端子的第二末端。第一 导电迹线被放置在第二导电迹线的第一部分的附近。在衬底上形成低通滤波器。第二导 电迹线的第二部分作为所述低通滤波器的电路部件进行工作。
在另一个实施例中，本发明是包括衬底和形成在衬底上的RF耦合器的半导体管 芯。所述RF耦合器包括第一导电迹线和第二导电迹线，所述第一导电迹线具有被耦合 到半导体器件的第一端子的第一末端和被耦合到电路节点的第二末端，所述第二导电迹 线具有被耦合到半导体器件的第二端子的第一末端和被耦合到半导体器件的第三端子的 第二末端。第一导电迹线被放置在第二导电迹线的第一部分的附近。在衬底上形成平 衡-不平衡变换器。第二导电迹线的第二部分作为所述平衡-不平衡变换器的电路部件 进行工作。
在另一个实施例中，本发明是包括衬底和形成在衬底上的RF耦合器的半导体管 芯。所述RF耦合器包括具有被耦合到半导体器件的第一端子的第一末端的第一导电迹 线、以及具有被耦合到半导体器件的第二端子的第一末端的第二导电迹线。第一导电迹 线被放置在第二导电迹线的第一部分的附近。在衬底上形成集成无源器件。第二导电迹 线的第二部分作为所述集成无源器件的电路部件进行工作。
在另一个实施例中，本发明是包括以下步骤的形成半导体管芯的方法提供衬 底，以及通过形成具有被耦合到半导体器件的第一端子的第一末端的第一导电迹线并且 形成具有被耦合到半导体器件的第二端子的第一末端的第二导电迹线在衬底上形成RF耦 合器。第一导电迹线被放置在第二导电迹线的第一部分的附近。在衬底上形成集成无源 器件。第二导电迹线的第二部分作为所述集成无源器件的电路部件进行工作。


图1示出具有安装到其表面的不同类型封装的PCB ；
图示出安装到所述PCB的典型半导体封装的更多细节；
图3示出包含集成无源器件的半导体封装；
图4示出具有连接到功率放大器和收发器的集成RF耦合器和低通滤波器的无线 通信系统；
图5示出集成RF耦合器和低通滤波器的更多细节；
图6示出集成RF耦合器和低通滤波器的实际(physical)电路布局；
图7示出低通滤波器的电路示意图8是针对集成RF耦合器和低通滤波器的插入损耗和抑制损耗(rejection loss) 与频率的关系曲线图9是针对集成RF耦合器和低通滤波器的方向性、正向耦合、和后向耦合与频 率的关系曲线图10示出具有连接到功率放大器和收发器的集成RF耦合器和平衡-不平衡变换 器的无线通信系统；
图11示出集成RF耦合器和平衡-不平衡变换器的更多细节；
图12示出集成RF耦合器和平衡-不平衡变换器的实际电路布局；
图13示出平衡-不平衡变换器的电路示意图14是针对集成RF耦合器和平衡-不平衡变换器的插入损耗、抑制损耗、和共 模抑制与频率的关系曲线图15是针对集成RF耦合器和平衡-不平衡变换器的方向性、正向耦合、和后向 耦合与频率的关系曲线图。
具体实施方式
一般利用两个复杂的制造工艺制造半导体器件前端制造和后端制造。前端 制造包括在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包括有源和无源电部 件，所述有源和无源电部件被电连接以形成功能电路。有源电部件，例如晶体管和二极 管，具有控制电流的流动的能力。无源电部件，例如电容器、电感器、电阻器、和变压 器，产生执行电路功能所必需的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、刻蚀、和平面化的一系列工艺步骤在半导体晶片 的表面上形成无源和有源部件。掺杂通过例如离子注入或热扩散的技术将杂质引入到半 导体材料中。所述掺杂工艺改变有源器件中的半导体材料的导电性，将半导体材料转变 成绝缘体、导体，或响应于电场或基极电流动态改变半导体材料导电性。晶体管包括有 变化的掺杂类型和程度的区域，所述区域根据需要被设置为使晶体管能够在施加电场或 基极电流时促进或限制电流的流动。
通过具有不同电特性的材料的层形成有源和无源部件。所述层可以通过部分地 由被沉积的材料的类型决定的多种沉积技术形成。例如，薄膜沉积可以包括化学汽相沉 积(CVD)、物理汽相沉积(PVD)、电解电镀、以及无电电镀(electroless plating)工艺。 每个层通常被图案化以形成有源部件、无源部件、或部件之间的电连接的各部分。
可以利用光刻图案化所述层，所述光刻包括在将被图案化的层上沉积光敏材 料，例如光致抗蚀剂。利用光将图案从光掩模转移到光致抗蚀剂。利用溶剂将经受光的 光致抗蚀剂图案部分除去，暴露将被图案化的下层的各部分。光致抗蚀剂的剩余物被除 去，留下被图案化的层。可替换地，利用例如无电电镀或电解电镀的技术通过直接将材 料沉积到通过先前的沉积/刻蚀工艺形成的区域或空隙中来图案化一些类型的材料。
在现有图案上沉积材料的薄膜可能会放大下面的图案并且引起不均勻的平面。 需要均勻的平面来制造更小和更密集包装的有源和无源部件。可以利用平面化从晶片的 表面除去材料和制造均勻平面。平面化包括利用抛光垫抛光晶片的表面。在抛光期间， 磨料和腐蚀性化学品被添加到晶片的表面。组合的磨料机械作用和化学品腐蚀作用除去 了任何不规则的表面形貌(topography)，产生均勻的平面。
后端制造指的是将已完成的晶片切割或单体化成单个管芯，并且然后封装管芯 用于结构支撑和环境隔离。为单体化管芯，沿被叫做划片街区(saw street)或划线的晶片 非功能区域刻划和断开所述晶片。利用激光切割工具或锯条来单体化晶片。在单体化之 后，单个管芯被安装到封装衬底，所述封装衬底包括用来与其它系统部件互连的引脚或 接触焊盘。形成在半导体管芯上的接触焊盘然后被连接到封装内的接触焊盘。可以利用 焊料凸块、柱形凸块(studbump)、导电胶、或线结合(Wirebond)来制作电连接。密封剂 或其它成型材料被沉积到封装上以提供物理支撑和电隔离。已完成的封装然后被插入电 系统中并且半导体器件的功能可以用到其它系统部件。
图1示出具有芯片载体衬底或印刷电路板(PCB)52的电子器件50，所述芯片载 体衬底或印刷电路板(PCB)52具有多个安装在它的表面上的半导体封装。电子器件50 可以具有一种半导体封装、或多种半导体封装，这取决于应用。为了说明的目的，在图 1中示出不同类型的半导体封装。
电子器件50可以是利用半导体封装来执行一个或多个电功能的独立系统。可替 换地，电子器件50可以是更大系统的子部件。例如，电子器件50可以是能被插入计算 机中的图形卡、网络接口卡、或其它信号处理卡。半导体封装可以包括微处理器、存储 器、专用集成电路(A^tC)、逻辑电路、模拟电路、RF电路、分立器件、或其它半导体 管芯或电部件。
在图1中，PCB 52提供普通的衬底用于安装在PCB上的半导体封装的结构支撑 和电互连。利用蒸发、电解电镀、无电电镀、丝网印刷、或其它合适的金属沉积工艺将 导电信号迹线(trace) 54形成在PCB 52的表面上或各层内。信号迹线M提供半导体封 装、安装的部件、以及其它外部系统部件中的每一个之间的电通信。迹线M也将电源和 地连接提供给半导体封装中的每一个。
在一些实施例中，半导体器件可以具有两个封装级。第一级封装是用来将半导 体管芯以机械和电的方式附着到中间载体的技术。第二级封装包括将所述中间载体以机 械和电的方式附着到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中 管芯被以机械和电的方式直接安装到PCB。
为了说明的目的，几种第一级封装，包括线结合封装56和倒装芯片58，被 示出在PCB 52上。另外，几种第二级封装，包括球栅阵列(BGA)60、凸块芯片载体 (BCC) 62、双列直插式封装(DIP) 64、岸面栅格阵列(land grid array，LGA)66、多芯片模块(MCM)68、四侧无引脚扁平封装(quad flat non-leaded pacbige，QFN)70、以及四侧扁平封装72被示出安装在PCB 52上。根据系统要求，利用第一和第二级封装形式的任何 组合配置的半导体封装的任何组合、以及其它电子部件，可以被连接到PCB 52。在一些 实施例中，电子器件50包括单个附着的半导体封装，虽然其它实施例要求多互连封装。 通过在单个衬底上组合一个或多个半导体封装，制造商可以将预先制作的部件并入电子 器件和系统中。因为所述半导体封装包括复杂功能，所以可以利用更便宜的部件和流水 线制造工艺来制造电子器件。所得到的器件较少可能失效并且制造起来花费较少，对用 户而言导致更低的成本。
图示出示范性半导体封装。图&示出安装在PCB 52上的DIP 64的更多 细节。半导体管芯74包括包含模拟或数字电路的有源区，所述模拟或数字电路被实现 为根据管芯的电设计形成在管芯内并且被电互连的有源器件、无源器件、导电层、和介 电层。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以 及形成在半导体管芯74的有源区内的其它电路元件。接触焊盘76是导电材料(例如铝 (AL)、铜(Cu)、锡6η)、镍(Ni)、金(Au)、或银(Ag))的一个或多个层，并且电连接 到形成在半导体管芯74内的电路元件。在DIP 64的组装期间，利用金硅共晶层或粘附 材料(例如热的环氧树脂)将半导体管芯74安装到中间载体78。封装体包括绝缘封装材 料，例如聚合物或陶瓷。导体引线80和线结合82在半导体管芯74和PCB 52之间提供 电互连。密封剂84被沉积在封装上用于通过防止湿气与粒子进入所述封装以及污染管芯 74或线结合82来进行环境保护。
图沈示出安装在PCB 52上的BCC 62的更多细节。半导体管芯88利用底层填 料(underfill)或环氧树脂粘附材料92被安装到载体90上。线结合94在接触焊盘96和 98之间提供第一级包装(packing)互连。模塑料或密封剂100被沉积在半导体管芯88和 线结合94上以为所述器件提供物理支撑和电隔离。接触焊盘102利用电解电镀或无电电 镀这样合适的金属沉积形成在PCB 52的表面上以防止氧化。接触焊盘102电连接到PCB 52中的一个或多个导电信号迹线M。凸块104被形成在BCC 62的接触焊盘98与PCB 52的接触焊盘102之间。
在图北中，利用倒装芯片型第一级封装将半导体管芯58面朝下地安装到中间载 体106。半导体管芯58的有源区108包含模拟或数字电路，所述模拟或数字电路被实现 为根据管芯的电设计形成的有源器件、无源器件、导电层、和介电层。例如，该电路可 以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及在有源区108内的 其它电路元件。半导体管芯58通过凸块110被电连接和机械连接到载体106。
BGA 60利用凸块112电连接和机械连接到具有BGA型第二级封装的PCB 52。 半导体管芯58通过凸块110、信号线114、以及凸块112电连接到导电信号迹线M。模 塑料或密封剂116被沉积在半导体管芯58和载体106上以为所述器件提供物理支撑和电 隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹 的短导电路径以便减小信号传播距离、降低电容、并且改善总的电路性能。在另一个实 施例中，半导体管芯58可以在没有中间载体106的情况下利用倒装芯片型第一级封装被 以机械和电的方式直接连接到PCB 52。
参考图3，相对于图1和，半导体管芯或封装120被示为具有利用基底材料(例如硅Bi)、锗、砷化镓(GaAs)、玻璃、低温共烧陶瓷(LTCC)、PCB,或用于结构 支撑的其它体半导体材料)制造的半导体衬底122。有源区IM形成在半导体衬底122的 顶表面上。有源区1 包括模拟或数字电路，所述模拟或数字电路被实现为根据管芯的 电设计和功能形成在管芯内并且电互连的有源器件、无源器件、导电层、和介电层。例 如，该电路可以包括一个或多个晶体管、二极管、和形成在管芯的有源表面内的其它电 路元件以实现模拟电路或数字电路。半导体管芯122也可以包括一个或多个IPD，例如 薄膜电感器、电容器、和电阻器，用于RF信号处理。有源区124占据了半导体管芯120 的总厚度或高度Hl的大约5-10%。在一个实施例中，半导体管芯120占据了 3.2毫米 (mm)乘2.2mm的面积。半导体管芯120可以利用倒装芯片、结合线(bond wire)、或互 连引脚电连接到其它器件。
可以在高频应用(例如微波雷达、电信、无线收发器、电子开关、和执行RF电 功能的其它器件)中使用包含多个IPD的半导体器件。所述IPD提供电特性用于电路功 能，例如平衡-不平衡变换器、谐振器、高通滤波器、低通滤波器、带通滤波器(BPF)、 对称高Q谐振变压器、匹配网络、RF耦合器、以及调谐电容器。例如，所述IPD可以 被用作可位于天线和收发器之间的前端无线RF部件。无线应用可以是使用多带操作(例 如宽带码分多址(WCDMA)带(PCS、IMT、低)和全球移动通信系统(GSM)带(低和 高))的蜂窝电话。
在无线通信系统中，平衡-不平衡变换器通过电磁耦合抑制电噪声、改变阻 抗、并且将共模噪声减到最小。在一些应用中，在共同的衬底上形成多个平衡-不平衡 变换器，允许多带操作。例如，在用于移动电话或其它GSM通信的四频中使用两个或更 多个平衡-不平衡变换器，每个平衡-不平衡变换器专用于四频器件的工作频带。低通 滤波器可以被用来滤去输出信号中的谐波含量。RF耦合器检测来自功率放大器(PA)或 收发器的发射功率水平。典型的RF系统需要在一个或多个半导体封装中的多个IPD和 其它高频电路以执行必要的电功能。
图4示出使用RF集成电路(RFIC) 128的无线通信系统1沈。RFIC 128包括作 为集成在单个半导体管芯120的衬底122上的IPD的定向RF耦合器和公共低通滤波器。 RFIC 1 被耦合到PA和收发器130。PA和收发器130放大RF信号以进行发射并且全 双工地接收RF信号、以及滤波和调节所述信号以用来进一步处理。RFIC 1 是3端口 器件。端子132被连接到PA和收发器130;端子134是单端功率输出；端子136是用来 检测发射器功率的耦合输出。
在图5中示出RFIC 128的更多细节，其中电容器140被耦合在端子134和端子 136之间。信号迹线或电感器142被耦合在端子134和电路节点144之间。耦合器迹线 或电感器146被耦合在端子132和端子136之间。RF耦合器电路通过信号迹线142和耦 合器迹线146之间的电感耦合和电容耦合检测发射功率。电容器148被耦合在端子132和 电路节点144之间。薄膜电阻器150被耦合在电路节点144和接地端子152之间。RFIC 1 进一步包括与耦合器迹线146共用的低通滤波器。所述低通滤波器在不消耗较大面积 或使方向性退化的情况下提供附加RF信号处理。
图6示出以小的形状因子集成在半导体管芯120的公共衬底122上的RFIC 128 的实际电路布局。端子134被耦合到信号迹线142的第一末端。信号迹线142的第二末端被耦合到电路节点144。端子136被耦合到耦合器迹线146的第一末端。耦合器迹线 146的第二末端被耦合到端子132。信号迹线142被物理上极其接近地沿耦合器迹线146 的一部分被放置在例如信号迹线142和耦合器迹线146被分开大约10微米(μ m)的区域 147中。在区域147中的信号迹线142和耦合器迹线146之间的磁耦合和电容耦合提供灵 活的耦合强度。信号迹线142和耦合器迹线146可以具有矩形、多边形、或圆形形态或 形状，大约8ym宽。信号迹线142和耦合器迹线146可以是Al、Cu、Sn、Ni、Au、 Ag、或其它合适的导电材料的一个或多个层。利用蒸发、溅射、PVD、CVD、电解电 镀、无电电镀(electroless plating)工艺或其它合适的金属沉积工艺来形成信号迹线142和 耦合器迹线146。
电容器140被耦合在端子134和端子136之间。电容器148被耦合在电路节点 144和端子132之间。电阻器条150被耦合在电路节点144和接地端子152之间。在制 造过程中为了更好的容限，电容器140和148可以被实施为如所示的两个串联连接的较小 值的电容器。利用薄膜电介质实现电容器140和148。薄膜材料增加了电容密度。电容 器140两端的电压与电容器148两端的电压不同。通过适当选择电容器140和148的电 容值，所述组合电耦合的相位类似于磁耦合的相位。因此，电容器140和148将RF耦合 电路142-146的方向性增加到大于20dB的值。电容器140和148在RF耦合器的设计中 提供更大的自由度。
电容器140和148也为RFIC 128提供静电放电(ESD)保护。通过利用易损电容 器(vulnerable capacitor)两端的电感分路保护，可以在薄膜材料中获得ESD鲁棒性。ESD 事件中的大部分能量被集中在低频，为此毫微亨范围内的电感器是有效的短路电路。在 磁耦合的电路中，每个电容器都被低值分路电感器保护以增加ESD鲁棒性。
RFIC 128利用RF耦合器电路在紧密的占地面积(footprint)中提供附加IPD功能 (在该情况下是公共低通滤波器)。利用耦合器迹线146的一部分实现所述低通滤波器电 路功能。即，耦合器迹线146在区域147外的部分作为低通滤波器的电路部件进行工作。 因此，耦合器迹线146起RF信号耦合器(耦合器迹线146在区域147中的部分)和低通 滤波器部件(耦合器迹线146在区域147外的部分)的公共角色的作用。低通滤波器也具 有被耦合在耦合器迹线146的第一末端和耦合器迹线146的第二末端之间的电容器154、 被耦合在端子136和接地端子158之间的电容器156、以及被耦合在端子132和接地端子 162之间的电容器160。
图7是用于附加RF信号处理(例如滤去输出信号中的谐波含量)的具有耦合器 迹线146和电容器154、156和160的低通滤波器164的示意图示。
图8是低通滤波器对于DCS带IPD(1710MHz-1980MHz)的电响应的波形图。 曲线170是端子132和端子136之间的插入损耗；曲线172是端子136的回波损耗。
图9是RF耦合器对于DCS带IPD的电响应的波形图。曲线174是当端子134 和端子136之间的功率小于端子134和端子132之间的功率时的方向性；曲线176是端子 136和端子134之间的正向耦合；曲线178是端子132和端子134之间的后向耦合。
图10示出使用RFIC 182的无线通信系统180。RFIC 182包括作为集成在单个半 导体管芯120的衬底122上的IPD的定向RF耦合器和公共平衡-不平衡变换器。RFIC 182被耦合到PA和收发器184。PA和收发器184放大RF信号以进行发射并且全双工地11接收RF信号、以及滤波和调节所述信号以用来进一步处理。RF耦合器检测来自PA和 收发器184的发射功率水平。RFIC 1 是4端口器件。端子186和188是连接到PA和 收发器184的差分端口 ；端子190是单端功率输出；端子192是用来检测发射器功率的耦 合输出。
在图11中示出RFIC 182的更多细节，其中信号迹线或电感器196被耦合在端子 190和电路节点198之间。电容器200被耦合在端子192和电路节点198之间。电容器 202被耦合在端子186和电路节点198之间。薄膜电阻器204被耦合在电路节点198和接 地端子206之间。耦合器迹线或电感器208被耦合在端子192和接地端子210之间。RF 耦合器电路通过信号迹线196和耦合器迹线208之间的电感耦合和电容耦合检测发射功 率。RFIC 182进一步包括与耦合器迹线208共用的平衡-不平衡变换器。所述平衡_不 平衡变换器在不消耗较大面积或使方向性退化的情况下提供附加RF信号处理。
图12示出以小的形状因子集成在半导体管芯120的公共衬底122上的RFIC 182 的实际电路布局。端子190被耦合到信号迹线196的第一末端。信号迹线196的第二末 端被耦合到电路节点198。端子192被耦合到耦合器迹线208的第一末端。耦合器迹线 208的第二末端被耦合到接地端子210。信号迹线196被物理上极其接近地沿耦合器迹线 208的一部分被放置在例如信号迹线196和耦合器迹线208被分开大约10微米(μ m)的 区域211中。在区域211中的信号迹线196和耦合器迹线208之间的磁耦合和电容耦合 提供灵活的耦合强度。信号迹线196和耦合器迹线208可以具有矩形、多边形、或圆形 形态或形状，大约8ym宽。信号迹线196和耦合器迹线208可以是Al、Cu、Sn、Ni、 Au、Ag、或其它合适的导电材料的一个或多个层。利用蒸发、溅射、PVD、CVD、电解 电镀、无电电镀工艺或其它合适的金属沉积工艺来形成信号迹线196和耦合器迹线208。
电容器200被耦合在端子192和信号迹线196之间。电容器202被耦合在信号迹 线196的第二末端(电路节点198)和被连接到端子186的迹线212之间。电阻器条204 被耦合在信号迹线196的第二末端(电路节点198)和接地端子206之间。在制造过程中 为了更好的容限，电容器200和202可以被实施为如所示的两个串联连接的较小值的电容 器。利用薄膜电介质实现电容器200和202。薄膜材料增加了电容密度。电容器200两 端的电压与电容器202两端的电压不同。通过适当选择电容器200和202的电容值，所述 组合电耦合的相位类似于磁耦合的相位。因此，电容器200和202将RF耦合电路196、 208的方向性增加到大于20dB的值。电容器200和202在RF耦合器的设计中提供更大 的自由度。
电容器200和202也为RFIC 182提供ESD保护。通过利用易损电容器两端的 电感分路保护，可以在薄膜材料中获得ESD鲁棒性。ESD事件中的大部分能量被集中在 低频，为此毫微亨范围内的电感器是有效的短路电路。在磁耦合的电路中，每个电容器 都被低值分路电感器保护以增加ESD鲁棒性。
RFIC 182利用RF耦合器电路在紧密的占地面积中提供附加IPD功能(在该情况 下是公共平衡-不平衡变换器)。利用耦合器迹线208的一部分来实现所述平衡-不平衡 变换器功能。即，耦合器迹线208在区域211外的部分作为平衡-不平衡变换器的电路 部件进行工作。因此，耦合器迹线208起RF信号耦合器(耦合器迹线208在区域211中 的部分)和平衡-不平衡变换器部件(耦合器迹线208在区域211外的部分)的公共角色的作用。平衡-不平衡变换器也具有迹线212和迹线216，所述迹线212具有被耦合到端 子186的第一末端和被耦合到接地端子214的第二末端，所述迹线216具有被耦合到端子 188的第一末端和被耦合到接地端子214的第二末端。迹线208、212、和216被卷绕和 交织以展示互感特性。平衡-不平衡变换器也具有被耦合在端子192和接地端子210之 间的电容器220、被耦合在端子186和接地端子214之间的电容器222、以及被耦合在端 子188和接地端子214之间的电容器224。
图13是用于附加RF信号处理的具有迹线208、212、216和电容器220、222、 224的平衡-不平衡变换器226的示意图示，所述附加RF信号处理例如是通过电磁耦合 抑制电噪声、改变阻抗、以及使共模噪声最小化。箭头示出迹线208、212、216之间的互感。
图14是平衡-不平衡变换器对于GSM带(8ΜΜΗζ-915ΜΡ ζ)的电响应的波形 图。曲线230是端子192和端子186之间的插入损耗；曲线232是端子192的回波损耗， 曲线234是端子192和端子188之间的共模抑制。
图15是RF耦合器对于GSM带的电响应的波形图。曲线236是当端子190和端 子186之间的功率小于端子190和端子192之间的功率时的方向性；曲线238是端子190 和端子186之间的正向耦合；曲线240是端子190和端子192之间的后向耦合。
虽然已经详细说明本发明的一个或多个实施例，但是本领域技术人员将理解的 是，在不脱离由下列权利要求所阐述的本发明的范围的情况下可以对那些实施例进行变 型和修改。
权利要求
1.一种半导体器件，包括 衬底；形成在衬底上的射频(RF)耦合器，所述RF耦合器包括，(a)具有被耦合到半导体器件的第一端子的第一末端和被耦合到电路节点的第二末端 的第一导电迹线，以及(b)具有被耦合到半导体器件的第二端子的第一末端和被耦合到半导体器件的第三 端子的第二末端的第二导电迹线，第一导电迹线被放置在第二导电迹线的第一部分的附 近，以及形成在衬底上的低通滤波器，其中第二导电迹线的第二部分作为所述低通滤波器的 电路部件进行工作。
2.如权利要求1所述的半导体器件，其中所述RF耦合器进一步包括 被耦合在半导体器件的第一端子和第二端子之间的第一电容器；以及 被耦合在半导体器件的第三端子和电路节点之间的第二电容器。
3.如权利要求1所述的半导体器件，其中所述低通滤波器进一步包括 第二导电迹线的第二部分；被耦合在半导体器件的第二端子和第四端子之间的第一电容器；以及 被耦合在半导体器件的第三端子和第五端子之间的第二电容器。
4.如权利要求3所述的半导体器件，其中所述低通滤波器进一步包括被耦合在半导体 器件的第二端子和第三端子之间的第三电容器。
5.如权利要求1所述的半导体器件，进一步包括被耦合在所述电路节点和半导体器件 的第四端子之间的电阻器。
6.如权利要求1所述的半导体器件，其中第二导电迹线被卷绕以展示电感特性。
7.—种半导体器件，包括 衬底；形成在衬底上的射频(RF)耦合器，所述RF耦合器包括，(a)具有被耦合到半导体器件的第一端子的第一末端和被耦合到电路节点的第二末端 的第一导电迹线，以及(b)具有被耦合到半导体器件的第二端子的第一末端和被耦合到半导体器件的第三 端子的第二末端的第二导电迹线，第一导电迹线被放置在第二导电迹线的第一部分的附 近；以及形成在衬底上的平衡-不平衡变换器，其中第二导电迹线的第二部分作为所述平 衡_不平衡变换器的电路部件进行工作。
8.如权利要求7所述的半导体器件，其中所述RF耦合器进一步包括 被耦合在第二端子和电路节点之间的第一电容器；以及被耦合在第四端子和电路节点之间的第二电容器。
9.如权利要求7所述的半导体器件，其中所述平衡_不平衡变换器进一步包括 第二导电迹线的第二部分；被耦合在半导体器件的第四端子和第五端子之间的第三导电迹线； 被耦合在半导体器件的第六端子和第五端子之间的第四导电迹线；被耦合在半导体器件的第四端子和第五端子之间的第一电容器；以及 被耦合在半导体器件的第六端子和第五端子之间的第二电容器。
10.如权利要求9所述的半导体器件，其中所述平衡_不平衡变换器进一步包括被耦 合在半导体器件的第二端子和第三端子之间的第三电容器。
11.如权利要求9所述的半导体器件，其中第三和第四导电迹线被卷绕以展示电感特性。
12.如权利要求7所述的半导体器件，其中第二导电迹线被卷绕以展示电感特性。
13.如权利要求7所述的半导体器件，进一步包括被耦合在所述电路节点和半导体器 件的第四端子之间的电阻器。
14.一种半导体器件，包括 衬底；形成在衬底上的射频(RF)耦合器，所述RF耦合器包括，(a)具有被耦合到半导体器件的第一端子的第一末端的第一导电迹线、以及(b)具有被耦合到半导体器件的第二端子的第一末端的第二导电迹线，第一导电迹线 被放置在第二导电迹线的第一部分的附近；以及形成在衬底上的集成无源器件，其中第二导电迹线的第二部分作为所述集成无源器 件的电路部件进行工作。
15.如权利要求14所述的半导体器件，其中所述RF耦合器进一步包括 被耦合到半导体器件的第三端子的第一电容器；以及被耦合到半导体器件的第四端子的第二电容器。
16.如权利要求14所述的半导体器件，其中所述集成无源器件包括低通滤波器。
17.如权利要求16所述的半导体器件，其中所述低通滤波器进一步包括 第二导电迹线的第二部分；被耦合在半导体器件的第二端子和第三端子之间的第一电容器； 被耦合在半导体器件的第四端子和第五端子之间的第二电容器；以及 被耦合在半导体器件的第二端子和第四端子之间的第三电容器。
18.如权利要求14所述的半导体器件，其中所述集成无源器件包括平衡_不平衡变换o
19.如权利要求18所述的半导体器件，其中所述平衡_不平衡变换器进一步包括 第二导电迹线的第二部分； 被耦合在半导体器件的第三端子和第四端子之间的第三导电迹线； 被耦合在半导体器件的第五端子和第四端子之间的第四导电迹线； 被耦合在半导体器件的第三端子和第四端子之间的第一电容器； 被耦合在半导体器件的第五端子和第四端子之间的第二电容器；以及 被耦合在半导体器件的第二端子和第六端子之间的第三电容器。
20.一种形成半导体器件的方法，包括 提供衬底；通过以下步骤在衬底上形成射频(RF)耦合器，(a)形成具有被耦合到半导体器件的第一端子的第一末端的第一导电迹线，以及(b)形成具有被耦合到半导体器件的第二端子的第一末端的第二导电迹线，第一导电 迹线被放置在第二导电迹线的第一部分的附近；以及在衬底上形成集成无源器件，其中第二导电迹线的第二部分作为所述集成无源器件 的电路部件进行工作。
21.如权利要求20所述的方法，其中形成所述RF耦合器进一步包括 形成被耦合到半导体器件的第三端子的第一电容器；以及形成被耦合到半导体器件的第四端子的第二电容器。
22.如权利要求20所述的方法，其中形成所述集成无源器件包括形成低通滤波器。
23.如权利要求22所述的方法，其中形成所述低通滤波器进一步包括 第二导电迹线的第二部分；形成被耦合在半导体器件的第二端子和第三端子之间的第一电容器； 形成被耦合在半导体器件的第四端子和第五端子之间的第二电容器；以及 形成被耦合在半导体器件的第二端子和第四端子之间的第三电容器。
24.如权利要求20所述的方法，其中形成所述集成无源器件包括形成平衡_不平衡变 换器。
25.如权利要求24所述的方法，其中形成所述平衡-不平衡变换器进一步包括 第二导电迹线的第二部分；形成被耦合在半导体器件的第三端子和第四端子之间的第三导电迹线； 形成被耦合在半导体器件的第五端子和第四端子之间的第四导电迹线； 形成被耦合在半导体器件的第三端子和第四端子之间的第一电容器； 形成被耦合在半导体器件的第五端子和第四端子之间的第二电容器；以及 形成被耦合在半导体器件的第二端子和第六端子之间的第三电容器。
全文摘要
本发明涉及半导体器件及其形成方法。一种具有衬底和形成在衬底上的RF耦合器的半导体器件。所述RF耦合器包括具有被耦合到半导体器件的第一端子的第一末端的第一导电迹线、以及具有被耦合到半导体器件的第二端子的第一末端的第二导电迹线。第一导电迹线被放置在第二导电迹线的第一部分的附近。在衬底上形成集成无源器件。第二导电迹线的第二部分作为所述集成无源器件的电路部件进行工作。所述集成无源器件可以是平衡-不平衡变换器或低通滤波器。为了更高的方向性，所述RF耦合器也具有被耦合到半导体器件的第一端子的第一电容器、和被耦合到半导体器件的第三端子的第二电容器。第二导电迹线被卷绕以展示电感特性。
文档编号H01L23/66GK102024795SQ201010282788
公开日2011年4月20日 申请日期2010年9月10日 优先权日2009年9月10日
发明者R·C·弗赖, 刘凯 申请人:新科金朋有限公司