专利名称：双重图形化方法
技术领域：
本发明涉及半导体技术领域，更具体地，本发明涉及一种双重图形化(double patterning)方法。
背景技术：
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。 但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。美国专利US7709396中就披露了一种双重图形化技术，所述双重图形化技术的工艺流程如图 1至图4所示，包括请参考图1，在衬底100上形成包含有多个条状图形且等距排布的第一图形层 101，所述第一图形层101各相邻条状图形的间距与单个条状图形宽之和被定义为节距，所述条状图形间的区域为第一开口 107。参考图2，之后，在所述衬底100及第一图形层101上形成侧壁层103，所述侧壁层 103均勻形成于第一图形层101两侧。接着，各向异性刻蚀所述侧壁层，在第一图形层101各条状图形的两侧(即第一开口 107中)形成第二图形层105，所述第二图形层105包含有多个侧壁，且每一对侧壁对应于第一图形层103的一个条状图形。接着，移除第一图形层；这样，原第一图形层每一条状图形占据的位置即构成了第二开口 109，每一第二开口 109均位于一对侧壁105间。上述工艺实施后，原先每一节距对应的区域中包含有两个侧壁以及两个开口(第一开口与第二开口)，进一步的，所述侧壁可以作为刻蚀衬底的掩膜。这样，即可在不更改光刻设备的条件下，将第一图形层的节距最小值突破光刻分辨率的限制，从而有效提高芯片的集成度。然而，所述双重图形化技术仍存在问题。所述第一图形层101对侧壁的尺寸和形状影响很大。若所述第一图形层101厚度太小，则干法刻蚀侧壁层103后形成的侧壁截面呈三角形，这会影响侧壁作为衬底100刻蚀掩膜的效果；而若所述第一图形层101的厚度过大，受限于侧壁层103的台阶覆盖能力，干法刻蚀侧壁层103后形成的侧壁截面宽度难以准确控制，这就降低了侧壁作为刻蚀掩膜的准确性。
发明内容
本发明解决的问题是提供一种双重图形化方法，提高图形化的准确性。为解决上述问题，本发明提供一种双重图形化方法，包括提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层；以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层；去除第二掩膜图案；在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口，且第一厚度 < 所述第三掩膜层厚度 <第一掩膜层厚度；以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底；移除所述第三掩膜层。与现有技术相比，本发明具有以下优点作为刻蚀衬底掩膜的第一掩膜层具有矩形截面，且其厚度可以准确控制，这大大提高了第一掩膜层的均勻性，在刻蚀衬底时，所述均勻厚度的第一掩膜层避免了衬底刻蚀不均勻的问题，有效提高了刻蚀效果。
图1至图4是现有技术双重图形化方法的工艺流程。图5是本发明双重图形化方法的流程示意图。图6至图14是本发明双重图形化方法一个实施例各步骤中衬底的剖面示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如背景技术部分所述，在现有双重图形化工艺中，第一图形层对侧壁的尺寸和形状影响很大。若所述第一图形层厚度太小，则干法刻蚀侧壁层后形成的侧壁截面呈三角形，这会影响侧壁作为衬底刻蚀掩膜的效果；而若所述第一图形层的厚度过大，受限于侧壁层的台阶覆盖能力，干法刻蚀侧壁层后形成的侧壁截面宽度难以准确控制，这就降低了侧壁作为刻蚀掩膜的准确性。针对上述问题，本发明的发明人提供了一种双重图形化方法，如图5所示，所述双重图形化方法包括步骤S101，提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层。步骤S102，各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面。步骤S103，侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层。步骤S104，以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层。步骤S105，去除第二掩膜图案。步骤S106，在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口，且第一厚度<所述第三掩膜层厚度《第一掩膜层厚度。步骤S107，以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底。步骤S108，移除所述第三掩膜层。下面结合附图，详细说明本发明具体实施例的双重图形化方法。如图6所示，提供衬底601，所述衬底601为硅基衬底，例如为η型硅衬底、ρ型硅衬底或者为SOI衬底；所述衬底601也可以是硅、锗、砷化镓或硅锗化合物衬底；所述衬底 601还可以是包括集成电路及其他元件的一部分的衬底，或者是具有覆盖电介质和金属膜的衬底，在此特地说明，不应过分限制本发明的保护范围。采用化学气相淀积、物理气相淀积或其他薄膜形成工艺在所述衬底601上依次形成第一掩膜层603与第二掩膜层605。在具体实施例中，所述第一掩膜层603与第二掩膜层605包括多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物、非晶碳或其他易于形成薄膜的材料。在实际应用中，所述第一掩膜层603与第二掩膜层605 应具有相对较大的刻蚀选择比。例如，所述衬底601为硅时，所述第一掩膜层603采用氧化硅，所述第二掩膜层605采用氮化硅；或者，所述衬底601为氧化硅时，所述第一掩膜层603 采用氮化硅，所述第二掩膜层605采用多晶硅。如图7所示，各向异性刻蚀所述第一掩膜层603与第二掩膜层605，在所述第一掩膜层603与第二掩膜层605中形成第一图形，所述第一图形包含有多个第一条状图形607， 相邻的第一条状图形607间形成有第一开口 609，所述第一开口 609露出衬底601表面。在具体实施例中，所述各向异性刻蚀采用等离子体刻蚀工艺，所述等离子体刻蚀工艺需要先在所述第二掩膜层605上形成具有与第一图形相同图形的光刻胶层(图中未示出)，所述光刻胶层即作为各向异性刻蚀第一掩膜层603与第二掩膜层605的掩膜。如图8所示，侧向刻蚀所述第二掩膜层605，直至去除部分所述第二掩膜层605，使得第二掩膜层605第一条状图形的宽度减小，形成第二掩膜图案604，从而将原第二掩膜层 605下的部分第一掩膜层603露出。在具体实施例中，侧向刻蚀后第二掩膜层605的宽度， 即第二掩膜图案604的宽度可以与第一开口 609的宽度相同。所述第二掩膜层605侧向刻蚀的深度为10纳米至50纳米，相应的，第二掩膜层605第一条状图形的宽度减小10纳米至50纳米。且所述第二掩膜层605的第一条状图形沿其两侧对称减小。在具体实施例中，在第二掩膜层605与第一掩膜层603被等离子体刻蚀之后，可以选择保留所述第二掩膜层605上的光刻胶层或移除所述光刻胶层。若侧向刻蚀前所述光刻胶层未被移除，则以所述光刻胶层为掩膜，采用各向同性干法刻蚀工艺或湿法刻蚀工艺部分刻蚀所述第二掩膜层605，这时，第二掩膜层605仅发生侧向刻蚀，接着再移除所述光刻胶层，形成第二掩膜图案604 ；若侧向刻蚀前所述光刻胶层已被移除，则第二掩膜层605上没有刻蚀掩膜，在侧向刻蚀处理的同时，其还会被纵向刻蚀，所述第二掩膜层605第一条状图形被侧向刻蚀的深度应小于第二掩膜层605的厚度，以确保所述第二掩膜层605不会在侧向刻蚀后被完全移除。由于第一掩膜层603与第二掩膜层605具有较大的刻蚀选择比，因此，在所述第二掩膜层605侧向刻蚀的同时，第一掩膜层603并不会被刻蚀，即仍为第一图形。参考图9，以第二掩膜图案604为掩膜，刻蚀部分第一掩膜层603厚度直至保留第一厚度的第一掩膜层603。由之前叙述可知，所述第一掩膜层603与第二掩膜层605应具有相对较大的刻蚀选择比，故所述第一掩膜层603与第二掩膜图案604也应具有相对较大的刻蚀选择比。采用等离子体刻蚀设备，选用对第一掩膜层刻蚀速率高而第二掩膜层刻蚀速率低或者基本不刻蚀第二掩膜层的刻蚀工艺条件，刻蚀部分第一掩膜层603厚度，保留第一厚度的第一掩膜层603。需要说明的是，所述第一厚度小于第一掩膜层603厚度，在实际应用中，第一厚度视第一掩膜层603厚度而定，即第一掩膜层603厚度减去第一厚度为实际产品刻蚀需要的厚度。优选的第一掩膜层603厚度为1/3 1/2第一掩膜层603厚度。参考图10，去除第二掩膜图案604，去除第二掩膜图案604的工艺选择等离子体刻蚀去除或者湿法腐蚀去除，由于第二掩膜图案604与第一掩膜层603具有相对较大的刻蚀选择比，在去除第二掩膜图案604时不会造成第一掩膜层603的损伤。且由于在之前步骤S104中的刻蚀工艺，使得第二掩膜图案604的图案转移至第一掩膜层603的上部。即第一掩膜层603的剖面呈“凸字”型，且“凸字”型的“1”位于“倒T” 型的“一”的中间位置，且“1”的宽度比“一”的宽度小10纳米至100纳米。具体的“1”的宽度和一”的宽度可以随需形成的图形而定。 参考图11，在衬底601表面形成第三掩膜薄膜611，且所述第三掩膜薄膜611覆盖所述第一掩膜层603。所述第三掩膜薄膜611材料为多晶硅、非晶硅、氧化硅、氮化硅、氮氧化硅、金属、 金属氧化物、金属氮化物、非晶碳或其他易于形成薄膜的材料。在实际应用中，所述第一掩膜层603与所述第三掩膜薄膜611应具有相对较大的刻蚀选择比。需要说明的是，所述第三掩膜薄膜611与第二掩膜层605的材料可以相同也可以不同。例如，所述第一掩膜层603 采用氧化硅，所述第二掩膜层605采用氮化硅时，所述第三掩膜层611采用非晶碳；或者，所述第一掩膜层603采用氮化硅，所述第二掩膜层605采用多晶硅时，所述第三掩膜层611采用非晶碳。所述第三掩膜薄膜611的形成工艺为化学气相淀积、物理气相淀积或其他薄膜形成工艺。参考图12，减薄所述第三掩膜薄膜611形成第三掩膜层612，且第一厚度<所述第三掩膜层612厚度<第一掩膜层603厚度。所述第三掩膜层612的厚度为20纳米至300纳米。所述减薄工艺可以为回刻蚀工艺或者化学机械抛光工艺，由于所述第一掩膜层 603与所述第三掩膜薄膜611应具有相对较大的刻蚀选择比，选用对第三掩膜薄膜611刻蚀率大而对第一掩膜层603刻蚀率低或者基本不刻蚀第一掩膜层603的刻蚀工艺条件，减薄所述第三掩膜薄膜611。还需要说明的是，减薄至所述第三掩膜薄膜611厚度大于第一厚度且小于第一掩膜层603厚度，即将“凸字”型的第一掩膜层603的“1”暴露出来即可。参考图13，采用所述第三掩膜层612为掩膜，对所述第一掩膜层603进行刻蚀直至暴露出衬底601。所述刻蚀工艺选用对第一掩膜层603刻蚀率大而对第三掩膜层612刻蚀率低或者基本不刻蚀第三掩膜层612的刻蚀工艺条件，刻蚀暴露出衬底601。在本步骤中，第一掩膜层603的每一第一条状图形分隔为两部分，这使得第一条状图形的宽度得以减小。参考图14，移除所述第三掩膜层612，仅保留衬底601上的第一掩膜层603，这样， 原先第一图形的第一掩膜层603变换为第二图形，所述第二图形的第一掩膜层603由多个第二条状图形615组成，相邻的两个第二条状图形615间形成有一个第一开口 609或第二开口 613。依据具体实施例的不同，所述第一开口 609与第二开口 613可以具有相同的宽度或不同的宽度。优选的实施例中，所述第一开口 609与第二开口 613具有相同的宽度，这样，所述第二图形中包含的多个第二条状图形615即可等距排布于衬底601上。相比于第一条状图形，所述第二条状图形615的宽度减小，在不更改光刻设备的条件下，将第一图形的节距最小值突破光刻分辨率的限制，从而有效提高芯片的集成度。由于所述第一掩膜层603在刻蚀时均有掩膜覆盖，因此，所述第一掩膜层603的第二条状图形的截面为矩形，厚度较为均勻，所述矩形截面的第一掩膜层603可以作为后续刻蚀衬底601的掩膜；此外，所述第一掩膜层603是在衬底601上直接形成的，无需制作侧壁结构，所述第一掩膜层603的厚度可以准确控制，这进一步提高了第一掩膜层603的均勻性。在刻蚀衬底601时，所述均勻厚度的第一掩膜层603避免了刻蚀不均勻的问题，有效提高了刻蚀效果。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种双重图形化方法，其特征在于，包括提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层；以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层；去除第二掩膜图案；在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口，且第一厚度 <所述第三掩膜层厚度<第一掩膜层厚度；以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底；移除所述第三掩膜层。
2.如权利要求1所述的双重图形化方法，其特征在于，所述在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口，且第一厚度<所述第三掩膜层厚度<第一掩膜层厚度的工艺步骤包括在衬底表面形成第三掩膜薄膜，且所述第三掩膜薄膜覆盖所述第一掩膜层；减薄所述第三掩膜薄膜形成第三掩膜层，且第一厚度< 所述第三掩膜层厚度 < 第一掩膜层厚度。
3.如权利要求2所述的双重图形化方法，其特征在于，所述减薄工艺为等离子体刻蚀或者化学机械抛光。
4.如权利要求1所述的双重图形化方法，其特征在于，采用化学气相淀积或物理气相淀积在所述衬底上依次形成第一掩膜层与第二掩膜层。
5.如权利要求1所述的双重图形化方法，其特征在于，所述第一掩膜层材料为多晶硅、 非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物或非晶碳。
6.如权利要求1所述的双重图形化方法，其特征在于，所述第二掩膜层材料为多晶硅、 非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物或非晶碳。
7.如权利要求1所述的双重图形化方法，其特征在于，所述侧向部分刻蚀所述第二掩膜层的深度为10纳米至50纳米。
8.如权利要求1所述的双重图形化方法，其特征在于，所述侧向部分刻蚀所述第二掩膜层包括采用各向同性干法刻蚀工艺或湿法刻蚀工艺部分刻蚀所述第二掩膜层。
9.如权利要求1所述的双重图形化方法，其特征在于，所述第三掩膜层材料为多晶硅、 非晶硅、氧化硅、氮化硅、氮氧化硅、金属、金属氧化物、金属氮化物或非晶碳。
10.如权利要求1所述的双重图形化方法，其特征在于，所述第三掩膜层的厚度为20纳米至300纳米。
11.如权利要求1所述的双重图形化方法，其特征在于，所述第二掩膜层侧向部分刻蚀后的宽度与第一开口的宽度相同。
12.如权利要求1所述的双重图形化方法，其特征在于，所述第一掩膜层采用氧化硅， 所述第二掩膜层采用氮化硅，所述第三掩膜层采用非晶碳。
13.如权利要求1所述的双重图形化方法，其特征在于，所述第一掩膜层采用氮化硅， 所述第二掩膜层采用多晶硅，所述第三掩膜层采用非晶碳。
全文摘要
一种双重图形化方法，包括提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层；以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层；去除第二掩膜图案；在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口；以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底。本发明的双重图形化方法避免了衬底刻蚀不均匀的问题，有效提高了刻蚀效果。
文档编号H01L21/311GK102446704SQ201010509399
公开日2012年5月9日 申请日期2010年10月14日 优先权日2010年10月14日
发明者洪中山 申请人:中芯国际集成电路制造(上海)有限公司