专利名称：：同一衬底上具有高压元件和低压元件的半导体装置的制作方法
技术领域：
：本发明涉及半导体装置，更具体而言，本申请涉及一种在同一衬底上具有高压元件和低压元件的半导体装置。
背景技术：
：高压半导体一般在同一衬底上使用高压元件和低压元件。在一些只有一个或少数几个高压装置的应用中，高压装置通常用作被称为“开集或开漏“的配置。这意谓着电路中的高压节点仅连接双极晶体管的集电极或MOS晶体管的漏极。电路中的低压部分可由外部低压电源供电或由一个片上高压装置供电。上述结构允许利用简单并因此相对不昂贵的的工艺来制造上述半导体电路。在任何将高压和低压元件制造于同一衬底上的半导体工艺中，为成功制造装置，设计者面临三个需要平衡的重要因素。它们是(1)制程复杂性，(2)最佳的电路功能，以及(3)半导体芯片的面积。参见图1。传统上，在低压元件10之间或低压元件10与高压元件20之间所必需或有利于绝缘的小的外延层厚度，与允许一些装置的高压操作在同一衬底上进行之间，部分混合电路利用RESURF原理来寻找二者之平衡。图1左侧显示通过ρ型绝缘分散隔离的低电压npn电晶体。由于ISO扩散不是很深，因此必须很薄，这也意味着(mean)大的边界扩散和丧失于大绝缘区的面积。这种方法还具有一些严重的缺陷，因为漏极下的衬底需要有高电阻，如图1所示。低压元件10和高压元件20通过绝缘区隔离。低压元件10可以是npn型双极性晶体管，高压元件20可以是dmos管。低压元件10具有形成于η型外延层上方的集电极11、基极12和发射极13，η型外延层下方具有η型掩埋层nBL。高压元件20具有形成于η型外延层上方的漏极21、栅极22和源极23，源极23形成于ρ型体M中。在该示例中，漏极21是掺杂的η+阱，其终止由该衬底产生的电场。这样，漏极21下的整个电场被包含于半导体中。在远离漏极21(漂移区)的区域，电场能够完全耗尽η型外延层30，因此电场能够存在于半导体的上方。该被完全耗尽的η型外延层30(截止区(pinchedoff))限定的横向电场，能够支持装置的漏极21和栅极22与漏极21和源极23之间的高压。该η型外延层30耗尽的漂移区依附于下面的衬底，η型外延层30的完全耗尽必须发生在装置的栅极或源极附近的横向电场到达边界值之前，以避免电压击穿。同样，衬底的电阻率也被限定为确定的值以促进η型外延层的耗尽。在漏极下，情况不同，此处的衬底需要具有高电阻率以允许为了降低电场而实现的宽损耗区。由于漏极下的区域具有单边阶跃结的特征，因此薄的外延层的问题会更加突出。本领域众所周知的是，在相同峰值的电场，相对于双边阶跃结，例如能够利用厚的η型外延层形成的双边阶跃结，单边阶跃结仅能支撑一半的电压。根据上述可以清楚地知道，漏极下需要具有的衬底电阻率和漂移区下需要具有的衬底电阻率互相冲突。传统的解决该衬底电阻率冲突的方法是利用厚的η型外延层为η+漏极下的耗尽区提供需要的额外空间。
发明内容本发明的目的是针对上述现有技术的不足，提供一种方法，以解决漏极下的衬底电阻率和漂移区下的衬底电阻率互相矛盾的问题。为了漂移区下的η型外延层的合适损耗，衬底电阻率可以被最优化，该最优化允许利用合适的薄η型外延层以提供低压元件之间的简单绝缘(simpleisolation)。为满足以上要求，本发明提供技术方案是一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的深η型扩散层，名为η型外延扩延扩散层(印iextensiondiffusion)0所述η型外延扩延扩散层的体积大于所述η+漏极区。所述η型外延层的厚度小于5um。所述η+漏极区的扩展浓度大于η型外延层的掺杂浓度，η型外延层的掺杂浓度大于η型外延扩展扩散层的掺杂浓度，而η型外延扩展扩散层的掺杂浓度大于P型衬底的掺杂浓度。所述η型外延层的掺杂浓度为2Ε15atoms/cm3,而ρ型衬底层的掺杂浓度为2Ε14atoms/cm。所述高压元件区域的电场强度随深度延伸自η型外延层顶部至η型外延扩展扩散层底部逐渐增大，接着自P型衬底层顶部至P型衬底层底部逐渐减小。本发明另外提供一种技术方案一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层；所述低压元件区域包含形成于基极区下方的深PBL区域。所述η型外延层的厚度小于5um。本发明还提供一种技术方案一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层；并且所述η+漏极区和η型外延层之间还具有环绕η+漏极区的η型掺杂区，该η型掺杂区的掺杂浓度高于所述η型外延层的掺杂浓度。所述η型掺杂区的掺杂浓度在1Ε16atoms/cm31E18atoms/cm3之间，所述η型外延层的掺杂浓度在1.5Ε15atoms/cm35E15atoms/cm3之间。所述η型外延层的厚度小于5um。本发明又提供一种技术方案一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层；所述低压元件区域包含形成于基极区下方的高掺杂浓度层。所述高掺杂浓度层的掺杂浓度在5Ε17atoms/cm35E18atoms/cm3之间。所述η型外延层的厚度小于5um。相较于现有技术，本发明通过设置外延扩展扩散层，可以使衬底到η+漏极的结成5为两侧具有足够用于耗尽的空间的渐变结，该些空间用于容纳需要支撑高电压的宽耗尽区。该外延层扩展扩散能够将多种低电压制程转换为高电压制程，而不需要进行完全的，从头开始研发的制程。图1显示高压装置和低压装置形成于同一衬底上时的传统解决方案。图2显示本发明的一个实施例以及扩散如何能够增加具有更多用于扩散层的空间的η型厚度。图3是A方向的断面图，显示掺杂剖面图和其增强η型区。图4是与η+漏极正下方的晶圆表面垂直的电场的图表。图5是高压电晶体的漏极区的示意图，显示了耗尽层。图6显示应用了深pBL的本发明的第二实施例。图7显示怎样通过利用合适η型层围绕η+漏极延伸高压电晶体的S0A。图8显示对SOA进行进一步改善的又一实施例。具体实施例方式为使本发明的目的，技术方案和优点表达的更加清楚明白，下面结合附图及具体实施例对本发明做进一步详细的说明。图2至图5显示依据本发明的第一实施例。图6显示依据本发明的第二实施例。图7显示依据本发明的第三实施例。图8显示依据本发明的第四实施例。参照图2。图2的晶体管是将外延扩展概念应用于构建具有“开漏”的高压dmos晶体管的实施例。如图所示，低压元件10和高压元20通过绝缘区隔离。低压元件10可以是npn型双极性晶体管。低压元件10具有形成于η型外延层上方的集电极11、基极12和发射极13，η型外延层下方具有η型掩埋层nBL。高压元件20具有形成于η型外延层上方的漏极21、栅极22和源极23，源极23形成于ρ型体M中。参照图3至图5。图3是沿图2中A-A方向的断面图，其显示掺杂剖视图和其增强η型区。如图所示，η+漏极区的掺杂浓度最高，其次是η型外延层、再次是η型外延扩展扩散层，掺杂浓度最小的是ρ型衬底。其中，η型外延层的掺杂浓度为2Ε15atoms/cm3,而ρ型衬底的掺杂浓度为2Ε14atoms/cm3。图4是与η+漏极正下方的晶圆表面垂直的电场的图表，图中电场El的强度为ΔNgN,logeq「，而电场Ε2的强度为-Δlogeq「。图5是高压电晶体的漏极区的示意图，其进一步显示了耗尽层，耗尽层50在边界51和边界52之间延展。继续参照图2至图5。在该实施例中，漏极21是掺杂的η+阱，其终止由衬底产生的电场。装置中部的η+漏极区21必须宽至足够容纳焊垫。漏极区21下的外延扩展扩散层25横向延伸超出η+漏极区21的边界。横向延伸该外延扩展扩散层25能够降低η+漏极区21边缘的电场，并且也能够提供更多的η型横截面用于传导漏极电流，以减小晶体管的导通电阻(on-stateresistance).导通电阻的减小允许以更小的装置制造具有一定导通电阻的半导体。漏极区下设置额外厚度的η型层并将其横向延伸还有另外一个优点，保持与η+漏极区相邻的非耗尽区(un-d印letedregion)，该非耗尽区改善了装置的安全工作区。该种情况如图6所示。载流子渡越漂移区产生它们自己的结束于漏极区的电场。当横截面被扩大并且η+漏极区具有被略微轻度掺杂的缓冲层环绕时，与传统装置相比，传统装置中通常出现与强磁场和高电流密度相关的碰撞电离，只能发生在更高的电压下。这产生更优越的安全工作区。参照图6，该图显示依据本发明的第二实施例。该实施例在图2所示的第一实施例的基础上进一步在高压元件边缘的ρ型体M下方形成深pBL区63。器件边缘的深PBL区63通过在边缘提供大的P型表面(p-typesurface)有助于减小器件边缘的电场。由外延层内的电荷产生的电场现在不仅由P型掺杂体终止，而且也有PBL掺杂层终止。耗尽区60变为在边界61和边界62之间延展。因此，从外延层发射的电场被所述两个掺杂层分享，与所有电场均由P型掺杂体终止的情况相比，其峰值降低。该技术方案允许漂移区缩短，从而降低了漂移区的电阻率。对一定导通电阻的半导体而言，用低电阻率的漂移区使制造的半导体的体积更小。参照图7，其显示本发明的另一优选实施例，该实施例也显示怎样在图2所示的第一实施例的基础上进一步改善高压晶体管的S0A。如图所示，该实施例在η+漏极区21和η型外延层之间还具有环绕η+漏极区21的η型掺杂区71，该η型掺杂区71的掺杂浓度高于η型外延层的掺杂浓度。例如，η型掺杂区71的掺杂浓度在1Ε16atoms/cm31E18atoms/cm3之间，η型外延层的掺杂浓度在1.5E15atoms/cm35E15atoms/cm3之间。该附加η型掺杂区终止部分由漂移区中的载流子所产生的电场，漏极区电场的减小能大大减少由碰撞电离所产生的载流子的数量，从而扩大SOA的电压，甚至更高的电流密度。意识到SOA对高压器件长期使用时的可靠性和耐用性非常重要，图8显示在图2所示的实施例的基础上，对SOA的又一个进一步的改善。如图所示，图8所示的实施例是在P型体M的附加一层新的P型深度掺杂层。尽管问题的根源在于碰撞电离和其产生的载流子，但如果能为不能足够正向偏置源极/基体结(source/bodyjunction)的载流子创造合适的途径，由漏极、P型体和源极产生的寄生npn可以变为无源。图8所示的附加到初始P型体(p-body)的上合适ρ型层作为分流(shunt)能够降低ρ型体的电阻，从而能够将空穴电流(carrytheholecurrent)引向面向漏极的边缘，而不会将电压提升至足以打开源极/基体结(source/bodyjunction)。附加的ρ型层可以通过适度的(suitable)硼植入或利用已有的硼扩散产生。该实施例利用隔离扩散减小体的串联电阻值，将体(body)和衬底连接，而无需另外的掩膜板。利用本发明的上述技术方案，外延层可以做得较薄。就高压半导体的制造而言，采用本发明技术方案所需要的外延层的厚度可以小于利用传统技术的70%。例如，上述η型外延层的厚度可以小于5um,这约为传统技术要求的一半或以下。本发明的原理及设计思想在于为解决漏极下的衬底电阻率和漂移区下的衬底电阻率互相矛盾的问题，本发明利用合适的薄η型外延层以提供低压元件之间的简单绝缘(simpleisolation),该薄η型外延层用以容纳漏极下电场的空间，是从该薄η型外延层通过对衬底进行η型扩散(n-typediffusionintothesubstrate)所获得，以仿真厚的η型外延层。通过进行深度的η型扩散，称之为外延扩展层扩散(extensiondiffusion)(在US6，236，100也有提及)，该衬底结上的η+漏极成为一个两侧具有足够用于耗尽空间的渐变结，该空间用于容纳需要支撑高电压的宽耗尽区。该外延扩展扩散层能够将多种低电压制程转换为高电压制程，而不需要进行完全的，从头开始研发的制程。该制程中，低压元件保持不变，包括它们的布图、模型和别的CAD特征。另外，深的ρ型扩散也可辅助外延层扩展扩散，如果需要，用于电路电压部分的衬底电阻率进行精确的匹配，同样也可将该附加的扩散用于在高压装置的边界或其他关键部分(edgeorothercriticalparts)以形成电场。该外延层扩展扩散形成一种独特的方法，该方法利用薄的外延层和厚的η型区，以低电压并高密度制程构建高电压装置。外延层扩展的概念不限于利用扩散产生，相同的效果也能够通过选择性外延层生长获得。以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的的任何修改，等同替换，改进等，均应包含在本发明的保护范围之内。权利要求1.一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，其特征在于，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层。2.根据权利要求1所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型外延扩延层的体积大于所述η+漏极区。3.根据权利要求1所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型外延层的厚度小于5um。4.根据权利要求1所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η+漏极区的扩展浓度大于η型外延层的掺杂浓度，η型外延层的掺杂浓度大于η型外延扩展扩散层的掺杂浓度，而η型外延扩展扩散层的掺杂浓度大于ρ型衬底的掺杂浓度。5.根据权利要求4所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型外延层的掺杂浓度为2Ε15atoms/cm3，而ρ型衬底层的掺杂浓度为2E14atoms/cm3。6.根据权利要求1所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述高压元件区域的电场强度随深度延伸自η型外延层顶部至η型外延扩展扩散层底部逐渐增大，接着自P型衬底层顶部至P型衬底层底部逐渐减小。7.—种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，其特征在于，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层；所述低压元件区域包含形成于基极区下方的深PBL区域。8.根据权利要求7所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型外延层的厚度小于5um。9.一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，其特征在于，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层；并且所述η+漏极区和η型外延层之间还具有环绕η+漏极区的η型掺杂区，该η型掺杂区的掺杂浓度高于所述η型外延层的掺杂浓度。10.根据权利要求9所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型掺杂区的掺杂浓度在1Ε16atoms/cm31E18atoms/cm3之间，所述η型外延层的掺杂浓度在1.5Ε15atoms/cm35E15atoms/cm3之间。11.根据权利要求9或10所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型外延层的厚度小于5um。12.—种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，其特征在于，所述高压元件区域包含形成于衬底表面的η+漏极区，包围该η+漏极区的η型外延层，以及形成于该η型外延层下方的η型外延扩展扩散层；所述低压元件区域包含形成于基极区下方的高掺杂浓度层。13.根据权利要求12所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述高掺杂浓度层的掺杂浓度在5E17atoms/cm35E18atoms/cm3之间。14.根据权利要求12或13所述的同一衬底上具有高压元件和低压元件的半导体装置，其特征在于，所述η型外延层的厚度小于5um。全文摘要本发明公开了一种同一衬底上具有高压元件和低压元件的半导体装置，包含衬底和形成于衬底上的低压元件区域与高压元件区域，所述高压元件区域包含形成于衬底表面的n+漏极区，包围该n+漏极区的n型外延层，以及形成于该n型外延层下方的n型外延扩展扩散层。文档编号H01L29/06GK102104038SQ20101060238公开日2011年6月22日申请日期2010年12月23日优先权日2010年12月23日发明者J·庞纳斯申请人:普缘芯半导体科技(上海)有限公司