固态图像拾取装置的制作方法

专利名称：固态图像拾取装置的制作方法
技术领域：
本发明一般地涉及固态图像拾取装置。更特别地，本发明涉及包括分别在不同基板上形成的光电转换单元和外围电路单元的固态图像拾取装置。
背景技术：
对固态图像拾取装置来说，已知一种其中通过微凸块电连接分别在不同基板上形成的光电转换单元和外围电路单元的结构。专利文献I公开了以下结构。光电转换单元被布置在第一半导体基板上，而读出来自光电转换单元的信号的外围电路，比如垂直扫描单元和水平扫描单元，被布置在第二半导体基板上。和像素单元相比，对于布置在第二半导体基板上的晶体管来说，漏电流不太成问题。因而，利用CMOS工艺使第二半导体基板上的小型化晶体管的栅极绝缘膜变薄。专利文献I未充分讨论驱动传输晶体管的脉冲的幅度，所述传输晶体管传送在光电转换单元中生成的电荷。由于以下原因，可能期望与提供给像素单元中的其它晶体管或者外围电路中的晶体管的脉冲相比，提供给传输晶体管的栅极的脉冲具有更大的幅度。在光电转换单元的电荷积累时期内，从传输晶体管的沟道泄漏的电流会导致暗电流。为了防止暗电流，在电荷积累时间内，提供给传输晶体管的栅极的电压可被设定成低于(就PMOS晶体管来说，高于)其它晶体管的截止电压。因此，与提供给像素单元中的其它晶体管和外围电路中的晶体管的电压的范围相比，提供给传输晶体管的栅极的电压范围更宽。但是，专利文献I没有公开使提供给传输晶体管的脉冲的幅度大于提供给其它晶体管的脉冲的幅度的电路，从而，没有讨论把这种电路布置在什么地方。取决于所述布置，低电源电压的实现受到妨碍。鉴于以上问题，本发明抑制来自传输晶体管的暗电流，同时降低第二半导体基板中的电源电压。[引用文献列表][专利文献][PTL I]日本专利待审公开 No. 2009-170448

发明内容
鉴于上述问题，一种固态图像拾取装置包括包含多个像素的像素阵列，每个像素包括光电转换单元和传输晶体管，所述传输晶体管被配置成传送在光电转换单元中生成的电荷；多个公共输出线，被配置成接收来自包括在像素阵列中的所述多个像素的信号 ’传输扫描单元，被配置成顺序驱动所述多个传输晶体管；信号处理单元，被配置成处理输出给公共信号线的信号；和电平移动单元，所述电平移动单元被配置成使提供给传输晶体管的栅极的脉冲的幅度大于提供给构成信号处理单元的晶体管的栅极的脉冲的幅度。像素阵列和电平移动单元被布置在第一半导体基板上，而多个公共输出线和信号处理单元被布置在第二半导体基板上。附图 说明图IA和IB是图解说明按照本发明的一个示例实施例的像素的等效电路的例子的示图。图2A和2B是按照本发明的第一示例实施例的固态图像拾取装置的平面图。图3A和3B是按照本发明的第二示例实施例的固态图像拾取装置的平面图。图4A和4B是按照本发明的第三示例实施例的固态图像拾取装置的平面图。图5是图解说明按照本发明的第一示例实施例的固态图像拾取装置中的电连接的截面图。图6是图解说明按照本发明的一个示例实施例的固态图像拾取装置的等效电路的例子的不图。图7是按照本发明的一个示例实施例的电平移动单元的等效电路的例子的示图。
具体实施例方式下面说明包括在按照本发明的一个示例实施例的固态图像拾取装置中的像素的结构。图IA和IB都是图解说明按照本发明的一个示例实施例的像素“pix”的等效电路的示图。虽然图IA和IB图解说明一个像素，不过事实上，多个像素构成像素阵列。光电转换单元101的光电转换产生空穴和电子。例如，光电二极管起光电转换单元101的作用。传输单元102，比如MOS晶体管(即，传输MOS晶体管)传送在光电转换单元101中产生的电荷。节点103用作浮动单元以用于信号的读出。当传输单元102把光电转换单元101的电荷传送给浮动单元时，浮动单元的电位变成浮动状态。例如，浮动单元103包括浮动扩散(下面简写成FD)。FD被布置在第一半导体基板上。复位单元104，比如MOS晶体管(B卩，复位MOS晶体管)将浮动单元103的电位设定为至少基准电位。复位单元104和传输单元102同时接通，以把光电转换单元101的电位设定为基准电位。放大单兀105放大基于在光电转换单兀101中生成的电荷对之一的信号，并输出放大的信号。例如，MOS晶体管用作放大单元105。这种情况下，充当放大单元105的MOS晶体管卿，放大MOS晶体管)的栅极被电连接到FD。传输控制线106用于控制传输单元102的操作。复位控制线107用于控制复位单元104的操作。当MOS晶体管构成传输单元102和复位单元104时，传输控制线106和复位控制线107分别向MOS晶体管的栅极供给用于接通和断开MOS晶体管的脉冲。放大单元105放大的信号被输出给公共输出线108。即，信号从包括在像素阵列中的多个像素被读出到公共输出线108。恒流源109向放大电路105供给偏置电流。在这种电路结构中，恒流源109把偏置电流提供给放大MOS晶体管，使得放大MOS晶体管操作为源极跟随器。参见

图1A，电压Vl被提供给放大MOS晶体管105A和复位MOS晶体管104A的漏极。虽然该电压是公共供给的，但也可以从不同的电源供给该电压。电压V2被提供给图IA中图解说明的恒流源109A。参见图1B，电压V3被提供给复位MOS晶体管104B的漏极，而电压V4被提供给放大MOS晶体管105B的漏极。电压V5被提供给在图IB中图解说明的恒流源109B。虚线pixA表示布置在第一半导体基板上的像素构成单元，而虚线PixB表示布置在第二半导体基板上的像素构成单元。虚线PixA和pixB围绕的元件构成像素pix。
现在说明图IA和图IB之间的差异。通过向引用字符附加字母“a”和“b”，相互区分不同的元件。更具体地说，放大MOS晶体管和复位MOS晶体管各自都具有不同的导电类型。在图IA中使用N-沟道金属氧化物半导体(NMOS)晶体管，而在图IB中使用p-沟道MOS (PMOS)晶体管。为了应付不同的导电类型，向相应晶体管和恒流源提供的电压也不同。参见图1A，电压Vl对应于电源电压，比如5V或3. 3V。电压V2，比如接地电位，低于电源电压VI。参见图1B，电压V3和V4，比如接地电位，相对较低，而电压V5，比如3. 3V或1.8V，高于电压V3。在图IB中，PMOS晶体管充当放大MOS晶体管。光电转换单元101使用电子作为信号电荷。足够大量的入射光使PMOS晶体管的栅极电位下降。响应栅极电位降落，和在黑暗状态下相比，PMOS晶体管的源极电位沿着上升的方向变化。即，当信号幅度大于复位状态下的信号幅度时，能够用高驱动功率驱动公共输出线108。从而，与图IA中的结构相比，在读出速度方面，图IB中的结构更有优势。在现有技术中，由于这种结构被布置在单一的半导体基板上，因此由于在像素中使用不同的势阱，很遗憾最终得到的像素的结构复杂。相反，在本发明的示例实施例中，这样的结构被分别布置在不同的基板上，从而能够克服结构复杂的缺点。此外，图IB的结构可具有较窄的工作电压范围，从低电源电压的实现的立场来看是有利的。这里重要的不是使用充当放大MOS晶体管的PMOS晶体管，而是使用极性与信号电荷的极性相反的MOS晶体管。更具体地说，当电子用作信号电荷时，使用PMOS晶体管作为放大MOS晶体管和复位MOS晶体管，而当空穴用作信号电荷时，使用NMOS晶体管。S卩，当传输MOS晶体管具有第一导电类型时，放大MOS晶体管和复位MOS晶体管具有与第一导电类别相反的第二导电类别。虽然上面说明了像素的结构，不过，像素的结构并不局限于上面所述。例如，结型场效应晶体管(JFET)可以用作放大晶体管。另外，光电转换单元101可以使用空穴作为信号电荷。在这种情况下，PMOS晶体管用作传输晶体管。另外，多个光电转换单元可以共用放大晶体管和复位晶体管。可以额外使用串联连接到放大晶体管的选择晶体管。像素的元件不一定按照上面说明的示例结构分别布置在多个半导体基板上。除了以上例子之外，复位MOS晶体管和放大MOS晶体管可以布置在第一半导体基板上。然而，公共输出线108可被布置在第二半导体基板中。此外，可以从像素中省略放大MOS晶体管和复位MOS晶体管，从而传输MOS晶体管可以把在光电转换单兀101中生成的电荷直接输出给公共输出线108。下面通过示例实施例，说明本发明的特征。在下面说明的例子中，MOS晶体管被用作传输单元102、复位单元104和放大单元105，电子用作信号电荷。当空穴被用作信号电荷时，至少反转布置在第一半导体基板上的每个像素半导体区域的导电类型。[第一实施例]
在第一示例实施例中，构成每个像素的光电转换单元、传输MOS晶体管和FD被布置在第一半导体基板上。此外，用于顺序驱动传输MOS晶体管的传输扫描单元，和用于缓冲来自传输扫描单元的驱动信号的传输缓冲单元被布置在第一半导体基板上。传输缓冲单元被布置在传输MOS晶体管的栅极和传输扫描单元之间的路径中。传输缓冲单元中包括电平移动单元。电平移动单元具有使提供给传输MOS晶体管的栅极的脉冲的幅度大于提供给构成布置在第二半导体基板上的复位扫描单元和信号处理单元中的至少一个的晶体管的栅极的脉冲的幅度的功能。构成每个像素的复位MOS晶体管和放大MOS晶体管被布置在第二半导体基板上。此外，用于驱动复位MOS晶体管的复位扫描单元和用于缓冲来自复位扫描单元的驱动信号的复位缓冲单元被布置在第二半导体基板上。复位缓冲单元被布 置在复位MOS晶体管的栅极和复位扫描单元之间的路径中。此外，用于向每个扫描单元供给时钟脉冲的定时发生器，和用于处理输出给公共输出线的信号的信号处理单元被布置在第二半导体基板上。图2A和2B图解说明按照第一示例实施例的半导体基板上的具体布局例子。更具体地说，图2A图解说明第一半导体基板201A上的布局，而图2B图解说明第二半导体基板201B上的布局。排列的第一和第二半导体基板之间的位置关系与在图2A和2B中图解说明的位置关系总体上匹配。像素阵列部分202A和202B共同表示像素阵列。像素阵列部分202A包括构成每个像素的元件中的光电转换单元、传输MOS晶体管和FD，而像素阵列部分202B包括构成每个像素的元件中的复位MOS晶体管和放大MOS晶体管。还图解说明了传输缓冲单元203A、复位缓冲单元203B、传输扫描单元204A和复位扫描单元204B。传输扫描单元204A和复位扫描单元204B向像素阵列中的像素提供驱动脉冲。更具体地说，传输扫描单元204A和复位扫描单元204B每个都包括移位寄存器和地址解码器，并且理想的是至少具有用于顺序选择像素阵列中的多个像素的功能。从传输扫描单元204A和复位扫描单元204B输出的脉冲在被提供给像素之前分别在传输缓冲单元203A和复位缓冲单元203B中经历阻抗变换。传输控制线205A承载从传输缓冲单元203A输出的驱动脉冲，而复位控制线205B承载从复位缓冲单元203B输出的驱动脉冲。定时发生器206能够向每个扫描单元和每个缓冲单元供给时钟信号。信号处理单元207例如是能够并行处理来自多个像素的信号的电路。更具体地说，信号处理单元207包括为每个像素列设置的放大器、相关双采样(⑶S)电路，和模/数转换器。信号处理单元207包括多个晶体管，所述多个晶体管各自起开关或者运算放大器的一部分的作用。信号处理单元207并行处理信号，从而把信号转换成串行信号。串行信号通过水平输出线208被读出到外部。水平扫描单元209顺序供给脉冲，使得信号处理单元207处理的信号被转换成串行信号。正如扫描单元一样，水平扫描单元209理想的是至少具有用于顺序选择由信号处理单元207并行处理的信号之一的功能。放大单元210放大从水平输出线208输出的信号，并且把放大的信号输出到外部。放大单元210是根据需要设置的。
布置在第一半导体基板201A上的FD被电连接到布置在第二半导体基板201B上的放大MOS晶体管的栅极。另外，传输扫描单元204A被连接到定时发生器206，从而能够从定时发生器206接收时钟脉冲。图5是描述第一半导体基板和第二半导体基板之间的电连接的剖视图。第一半导体基板501A包括传输缓冲单兀503A和传输扫描单兀504A,而第二半导体基板501B包括复位缓冲单元503B和复位扫描单元504B。定时发生器506生成用于控制传输扫描单元504A和复位扫描单元504B的操作的定时信号。η型半导体区域507能够保存在光电转换单元中生成的电子。包括η型半导体区域507的光电转换单元构成例如钉扎光电二极管。 栅电极508通过绝缘膜被布置在第一半导体基板501Α上。按照供给的脉冲，栅电极508把积累在η型半导体区域507中的电荷传输到由η型半导体区域形成的FD 509。FD509接收在光电转换单元中生成，并且从光电转换单元传送的电子。元件隔离区域510、517、520、523、526、529和533把相邻元件相互分开，以防止相邻元件之间的沟道。接触插塞511被电连接到FD 509。接触插塞511是通过用导电材料填充FD 509上的接触孔形成的。电触点512把第一半导体基板501Α电连接到第二半导体基板501Β。更具体地说，电接触512把布置在第一半导体基板501Α上的FD 509电连接到布置在第二半导体基板501Β上的复位MOS晶体管的源极。通过用导电材料填充复位MOS晶体管的源极区514上的接触孔，形成接触插塞513。复位MOS晶体管的源极区514在图IA中图解说明的像素的等效电路中由η型半导体区域形成，而该源极区514在图IB中图解说明的像素的等效电路中由P型半导体区域形成。栅电极515通过绝缘膜被布置在第二半导体基板501Β上。栅电极515按照供给的脉冲，控制复位MOS晶体管的导通。对复位MOS晶体管的漏极区516供给预定电压以接通复位MOS晶体管，使得排出FD 509的电荷。此外，传输MOS晶体管可以和复位MOS晶体管同时被接通，使得还排出η型半导体区域507的电荷。构成传输缓冲单元503Α的MOS晶体管具有源极区及漏极区518，和栅电极519。虽然图5图解说明具有和像素单元相同的导电类型的NMOS晶体管，不过还可包括η型阱上的PMOS晶体管。构成复位缓冲单元503Β的MOS晶体管具有源极区及漏极区521，和栅电极522。正如传输缓冲单元503Α —样,复位缓冲单元503Β还可包括具有相反导电类型的MOS晶体管。构成传输扫描单元504Α的MOS晶体管具有源极区及漏极区524，和栅电极525。正如缓冲单兀一样，传输扫描单兀504Α还可包括具有相反导电类型的MOS晶体管。构成复位扫描单元504Β的MOS晶体管具有源极区及漏极区527，和栅电极528。正如传输扫描单兀504Α —样,复位扫描单兀504Β还可包括具有相反导电类型的MOS晶体管。电触点530把定时发生器506电连接到传输扫描单元504Α和复位扫描单元504Β。构成定时发生器506的MOS晶体管具有源极区及漏极区531，和栅电极532。正如上述部件一样，定时发生器506还可包括具有相反导电类型的MOS晶体管。虽然图5省略了放大MOS晶体管的例示，不过可以为每个光电转换单元或者各多个光电转换单元设置放大MOS晶体管。这种情况下，放大MOS晶体管被布置在第二半导体基板501B上。放大MOS晶体管的栅极被连接到电触点512。图6图解说明传输扫描单元、复位传输单元、传输缓冲单元和复位缓冲单元的方框图。虽然传输扫描单兀和复位扫描单兀被共同例不成单一电路，不过，传输扫描单兀和复位扫描单元是分别布置在第一和第二半导体基板上的。构成图5中图解说明的扫描单元和缓冲单元的晶体管构成图6中图解说明的电路的一部分。传输缓冲单元603A包括AND电路，和改变来自传输扫描单元的脉冲的幅度的电平移动单兀605。信号“ptx”被输入到AND电路的输入端,而来自传输扫描单兀的脉冲被输入到AND电路的另一个输入端。AND电路确定输入信号的逻辑AND，并把作为结果的驱动脉冲提供给传输MOS晶体管的栅极。复位缓冲单元603B包括AND电路。信号“pres”被输入到AND电路的输入端，而来自复位扫描单兀的脉冲被输入到AND电路的另一个输入端。AND电路确定输入信号的逻辑AND，然后把作为结果的驱动脉冲提供给复位MOS晶体管的栅极。信号“ptx”和“pres”可以直接从外部，或者通过定时发生器被分别提供给第一和
第二半导体基板。每个扫描单元604由包括D触发器的移位寄存器构成。扫描单元604按照从定时发生器供给的脉冲“启动”、“时钟”和“复位”工作。现在描述电平移动单元605。图7图解说明电平移动单元605的等效电路。电平移动单元605包括PMOS晶体管71和NMOS晶体管72。PMOS晶体管71具有通过输出节点74和传输控制线，连接到传输MOS晶体管的栅极的漏极，和被供给例如5V的电压VA的源极。NMOS晶体管72上有通过输出节点74和传输控制线连接到传输MOS晶体管的栅极的漏极，和被供给基准电压VB的源极。基准电压VB的符号与电压VA的符号相反。更具体地说，基准电压VB可以是例如-I. 2V。PMOS晶体管71的漏极连接到NMOS晶体管72的漏极。PMOS晶体管71和NMOS晶体管72的栅极连接到输入节点73。输入节点73被供给幅度比VA-VB的结果小的脉冲。现在讨论当PMOS晶体管71被断开时的情况。在PMOS晶体管71的栅极和源极之间生成电压VA和基准电压VB之间的差电压Vgs71。例如，当电压VA和基准电压VB分别等于5V和-I. 2V时，生成Vgs71=5V- (-1. 2V) =6. 2V 等式 I即，对栅极绝缘膜施加6. 2V的电压。由于比施加给在电源电压和接地电位之间工作的晶体管的电压高的电压被施加于栅极绝缘膜，因此PMOS晶体管71理想的是具有与在第二半导体基板上的MOS晶体管不同的结构，比如厚的栅极绝缘膜。类似地，由于在接通和断开时，分别向传输MOS晶体管的栅极施加5V和-I. 2V的电压，因此向传输MOS晶体管的栅极绝缘膜施加6. 2V的电压。因而，基于和对传输缓冲单元的MOS晶体管来说相同的原因，传输MOS晶体管理想的是具有不同的结构。
当缓冲单元被布置在第二半导体基板上时，提供给缓冲单元的晶体管的电压的最宽范围控制栅极绝缘膜的厚度。因而，布置在第二半导体基板上的每个MOS晶体管的栅极绝缘膜具有和布置在第一半导体基板上的MOS晶体管的栅极绝缘膜的厚度相似的厚度。这种结构使得难以在低电压下实现操作。把传输MOS晶体管和传输缓冲单元的MOS晶体管共同布置在第一半导体基板上，可以使第二半导体基板只包括旨在用于比第一半导体基板的电压低的电压的MOS晶体管。通过把缓冲单元布置在第一半导体基板上，具有宽的供电电压范围的晶体管能够被集中在第一半导体基板中，从而能够使第二半导体基板上的晶体管的栅极绝缘膜变薄。S卩，布置在第二半导体基板上的每个晶体管能够被设定成在低电源电压下工作。更具体地说，当使用在图IA中图解说明的电路时，第一半导体基板的工作电压范围等于6. 2V，而第二半导体基板的工作电压范围可被设定成等于5V或3. 3V (=V1-V2)。此外，当使用在图IB中图解说明的电路时，提供给第二半导体基板上的MOS晶体管的电压的范围能够被进一步缩小。更具体地说，用作复位MOS晶体管和放大MOS晶体管 的PMOS晶体管的使用能够进一步缩小电压范围。提供给传输MOS晶体管的栅极的电压的范围为6.2V (Vtx大于或等于-I. 2V，并且小于或等于5V)。相反，提供给复位MOS晶体管的栅极的电压的范围能够被缩小到I. 7V (Vres大于或等于3. 3V，并且小于或等于5V)。
按照第一示例实施例的结构能够抑制从传输晶体管的沟道到光电转换单元的电荷泄漏，并且能够降低第二半导体基板中的电源电压。[第二实施例]第二示例实施例和第一示例实施例的不同之处在于传输扫描单元被布置在第二半导体基板上。除此之外，第二示例实施例和第一示例实施例相似。图3A和3B图解说明相应半导体基板上的各个元件的布局。功能和第一示例实施例中说明的部件相似的部件被附加相同的附图标记，从而省略其详细说明。如在第一示例实施例中所述，传输扫描单元理想的是至少能够顺序输出驱动脉冲，且不必供给宽范围的电压。因而，把传输扫描单元和复位扫描单元结合成单一的扫描单元204B，并把公共扫描单元204B布置在第二半导体基板上能够减小电路面积，并增大光电转换单元的面积。图4A和4B图解说明本实施例的变形。在图3A和3B中，公共扫描单元被布置在第二半导体基板上，而公共扫描单元404可被布置在第一半导体基板上，如图4A和4B中所
/Jn ο虽然上面说明了本发明的具体示例实施例，不过本发明不应被局限于这些示例实施例，本发明可以被修改，而不脱离本发明的精神。在示例实施例中，已经描述了在断开时期内施加于传输MOS晶体管的栅极的电压低于施加于其它MOS晶体管的断开时期电压的情况。不过，只要在接通时期内施加于传输MOS晶体管的栅极的电压高于施加于其它MOS晶体管的接通时期电压，就可以应用本发明。虽然像素的光电转换单元、传输MOS晶体管和FD被布置在第一半导体基板上，不过，像素结构并不局限于这个例子。放大MOS晶体管和复位MOS晶体管中的至少一个可被布置在第一半导体基板上。此外，当像素还包括选择MOS晶体管时，选择MOS晶体管也可被布置在第一半导体基板上。上面关于其中电平移动单兀包含在置于传输扫描电路和传输MOS晶体管的栅极之间的传输缓冲单元中的结构，进行了说明。不过，电平移动单元的结构并不局限于这个例子。传输扫描单元可以使用用于大脉冲幅度的电路。在这种情况下，传输扫描单元包括电平移动单元。电平移动单元理想的是至少具有如下功能使提供给传输晶体管的栅极的脉冲的电压范围比提供给构成布置在第二半导体基板上的复位扫描单元和信号处理单元中的至少一个的晶体管的栅极的脉冲的电压范围宽。虽然关于示例实施例说明了本发明，不过显然本发明并不局限于公开的示例实施例。以下权利要求的范围应被给予最宽广的解释，以包含所有这样的修改及等同结构和功倉泛。本申请要求2009年12月2日提交的日本专利申请No. 2009-274964的优先权，该专利申请被包括在此整体引为参考。[附图标记列表]:101光电转换单元102传输晶体管108公共输出线 204A传输扫描单元207信号处理单元605电平移动单元
权利要求
1.一种固态图像拾取装置，包括 包含多个像素的像素阵列，所述多个像素中的每个包括光电转换単元和传输晶体管，所述传输晶体管被配置成传送在光电转换单元中生成的电荷； 多个公共输出线，被配置成接收从包括在所述像素阵列中的所述多个像素读出的信号; 传输扫描単元，被配置成顺序驱动所述多个传输晶体管； 信号处理单元，被配置成处理输出给公共信号线的信号；和 电平移动单元，被配置成使提供给所述传输晶体管的栅极的脉冲的幅度大于提供给构成所述信号处理单元的晶体管的栅极的脉冲的幅度，其中所述像素阵列和电平移动单元被布置在第一半导体基板上，而所述多个公共输出线和信号处理单元被布置在第二半导体基板上。
2.按照权利要求I所述的固态图像拾取装置，其中所述像素还包括放大单元，所述放大单元被配置成放大基于在光电转换単元中生成的电荷的信号。
3.按照权利要求I所述的固态图像拾取装置，还包括 在传输晶体管和传输扫描単元之间的路径中的传输缓冲单元，所述传输缓冲单元缓冲来自传输扫描单元的信号，并且包括所述电平移动单元。
4.按照权利要求I所述的固态图像拾取装置，所述多个像素中的每个还包括复位单元，所述固态图像拾取装置还包括 复位扫描単元，被配置成顺序驱动所述多个复位単元；和 在复位单元和复位扫描単元之间的路径中的复位缓冲单元，所述复位缓冲单元缓冲来自复位扫描单元的信号。
5.按照权利要求3所述的固态图像拾取装置，所述多个像素中的每个还包括复位单元，所述固态图像拾取装置还包括 复位扫描単元，被配置成顺序驱动所述多个复位単元，并且其中 传输扫描単元和复位扫描单元是集成的。
6.按照权利要求2所述的固态图像拾取装置，其中所述多个像素中的每ー个均包括复位晶体管，并且其中传输晶体管是具有第一导电类型的MOS晶体管，复位晶体管是具有第ニ导电类型的MOS晶体管，并且放大单元包括由具有第二导电类型的晶体管构成的源极跟随器。
全文摘要
来自传输晶体管的暗电流被抑制，并且第二半导体基板中的电源电压被降低。一种固态图像拾取装置包括像素阵列、接收从多个像素读出的信号的多个公共输出线、顺序驱动多个传输晶体管的传输扫描单元、处理输出给公共信号线的信号的信号处理单元，和使提供给传输晶体管的栅极的脉冲的幅度大于提供给构成信号处理单元的晶体管的栅极的脉冲的幅度的电平移动单元。像素阵列和电平移动单元被布置在第一半导体基板上，而多个公共输出线和信号处理单元被布置在第二半导体基板上。
文档编号H01L27/146GK102630342SQ20108005385
公开日2012年8月8日 申请日期2010年11月29日 优先权日2009年12月2日
发明者山崎和男, 板野哲也, 渡边杏平, 远藤信之 申请人:佳能株式会社