专利名称：针对具有集成的无源及有源元件的电感器的方法和装置的制作方法
技术领域：
概括地说，本发明涉及通信系统。更具体地说，本发明涉及针对具有集成的无源及有源元件的电感器的方法和装置。
背景技术：
已广泛地部署无线通信系统，以便提供各种类型的通信内容，例如语音、视频、数据等。这些系统可以是能够支持多个终端与一个或多个基站同时通信的多址系统。终端或者基站可以包括一个或多个集成电路。这些集成电路可以包括无线通信所必需的模拟电路和数字电路。这些电路可以包括电感器。随着用于形成集成电路的技术的发展，集成电路上的有源元件(例如晶体管)的尺寸不断减小。相对于有源元件，集成电路上 的无源元件的尺寸可能没有减小。因此，用先进技术形成的集成电路可能需要增大无源元件在集成电路上的面积百分比。为了降低生产成本并且节约面积，可以在集成电路上的无源元件的下面形成有源元件。
发明内容
本发明描述了集成电路。所述集成电路包括电感器和附加电路。所述电感器在该电感器的中间部分具有空白区域。所述附加电路位于电感器中间部分的空白区域内。在各种配置中，所述附加电路可以包括电容器组、调谐电容器、供电电压焊盘、电阻电容(RC)箝位电路、接地焊盘、静电放电(ESD)焊盘或者静电放电(ESD)保护电路。此夕卜，附加电路可以包括晶体管、存储器、开关、附加电感器、有源电路模块和无源电路模块中的至少一种。电感器可以是需要电感器的任何电路的一部分。举一个可能的例子，电感器可以是作为压控振荡器(VCO)的一部分或者作为低噪声放大器(LNA)的一部分的槽路电感器(tank inductor)。再举一个例子，电感器可以是作为低噪声放大器(LNA)的一部分的退化电感器(degeneration inductor ) 在另一个配置中，电感器可以是平衡-不平衡转换器(balun)。附加电路可以包括输入调谐电容器、输出调谐电容器、接地焊盘、供电焊盘、以及用于所述供电焊盘的静电放电(ESD )保护结构中的至少一种。电感器的电感和品质因子(Q)可能没有受到附加电路的负面影响。电感器和附加电路可以位于集成电路的同一层上。本发明还描述了用于在电感器内设置电路的方法。在集成电路上设置电感器。在所述电感器内设置附加电路。对所述电感器和所述附加电路之间的相互作用进行优化。本发明还公开了用于在电感器内设置电路的装置。所述装置包括用于在集成电路上设置电感器的单元、以及用于在所述电感器内设置附加电路的单元。所述装置还包括用于对所述电感器和所述附加电路之间的相互作用进行优化的单元。本发明还公开了另一种集成电路。该集成电路包括电感器和附加电路。所述附加电路位于所述电感器的下面，并且所述电感器可以是扼流电感器。扼流电感器可以是压控振荡器(VCO)的一部分。电感器可以具有极小的电容耦合。附加电路可以包括晶体管或者电容器。此外，附加电路可以包括用于压控振荡器(VCO)校准的中电压产生器。
图I描绘了具有多个组件(其包括电感器和附加电路)的集成电路；图2描绘了关于电容器组位于电感器内部的集成电路布局；图3描绘了关于电容器组位于电感器内部的另一种可选的集成电路布局； 图4描绘了关于附加电路设置在电感器下面的集成电路布局；图5描绘了关于接收型(RX)压控振荡器(VCO)的一部分的集成电路布局；图6是表不低噪声放大器(LNA)的电路图；图7描绘了关于LNA中的槽路电感器部分的集成电路布局；图8描绘了关于作为LNA的一部分的具有电容器组的槽路电感器的集成电路布局;图9描绘了关于LNA中的退化电感器部分的集成电路布局；图10描绘了关于LNA中的退化电感器部分的另一种集成电路布局；图11是用于射频(RF)芯片中的上变频器的电路图；图12描绘了平衡-不平衡转换器与位于该平衡-不平衡转换器内部的可调谐输入电容器的空间位置；图13描绘了平衡-不平衡转换器与位于该平衡-不平衡转换器内部的可调谐输入电容器的另一种空间布局；图14是用于在集成电路上的电感器内设置电路的方法的流程图；图15描绘了与图14的方法相对应的功能单元模块；以及图16描绘了可以包括在根据本发明配置的无线设备内的某些组件。
具体实施例方式图I示出了具有多个组件(其包括电感器104和附加电路106)的集成电路102。集成电路102可以设计成用于诸如基站、移动设备等无线设备中。基站也可以称为接入点、广播发射机、节点B、演进型节点B等，并且可以包括接入点、广播发射机、节点B、演进型节点B等的一些功能或者全部功能。各基站为特定的地理区域提供通信覆盖。术语“小区”可以指基站和/或基站的覆盖区域，取决于使用该术语的上下文。移动设备也可以称为终端、接入终端、用户设备(UE)、用户单元、通信站等，并且可以具有终端、接入终端、用户设备(UE)、用户单元、通信站等的一些功能或者全部功能。移动设备可以是蜂窝电话、个人数字助理(PDA)、无线设备、无线调制解调器、手持设备、笔记本电脑等。移动设备可以在任何给定时刻在下行链路(DL)和/或上行链路(UL)上与O个、一个或者多个基站进行通信。所述下行链路(或前向链路)是指从基站到移动设备的通信链路，而所述上行链路(或反向链路)是指从移动设备到基站的通信链路。集成电路102可以包括电感器104。可以针对电感器104采用多种不同设计。在一种配置中，电感器104可以使用对称设计。可选地，如下图4所示，电感器104可以采用不对称的螺旋设计。如下图 7所示，可以使用多个环来设计电感器104。对于深亚微米技术，电感器104可以有助于低压设计的电路。深亚微米技术的示例包括65纳米(nm)技术、45nm技术、32nm技术和28nm技术。然而,深亚微米技术中，由于电感器104所使用的面积较大，导致这种电感器104可能会变得非常昂贵。由于电感器104是无源电路，电感器104的尺寸可能与所采用的技术尺寸不成比例。因此，深亚微米技术中，电感器104将会在集成电路102上占据较大的芯片区域。由于受设计限制，集成电路102上的电感器104在该电感器104的中间部分可能会有大片空白区域。例如，压控振荡器(VCO)槽路电感器104可能仅具有若干匝数(或者转数)以使该电感器的品质因子(Q)最大化，从而在电感器104的中间部分留了对于附加电路106而言足够大的空白空间。该大片空白区域可以适合用来将附加电路106设置在集成电路102上。附加电路106可以包括无源元件(例如，电感器、电容器、以及电阻)。附加电路106也可以包括有源元件(比如，晶体管)。附加电路106可能通过电感器104和布线产生电感率禹合。附加电路106还可能通过寄生电容(parasitic capacitance)产生电容稱合。由于电感器104和衬底之间存在电路，故电感器104无法察觉到衬底，所以附加电路106可以降低来自电感器104的电阻(衬底)耦合。为了降低这种衬底耦合，可以改变某些衬底区域的掺杂分布(doping profile)。也可以通过添加保护环和其它衬底接地连接来降低衬底率禹
入
口 ο在电感器内部的附加电路106可以布置成使得电感器104的电感和Q值不会明显地受到影响。例如，可能需要将附加电路106设置在电感器104的中间部分，该中间部分处的磁场是最弱的。可能要求附加电路106和电感器104之间有足够的距离，以便允许磁场穿过。可以在设置于电感器104内的附加电路106中避免闭环走线。可以优化电感器104和附加电路106之间的相互作用。例如，跨越电感器104走线的布线可以垂直于电感器104，以使耦合最小化。图2示出了关于电容器组206位于电感器204内部的集成电路布局202。电感器204内部的大片空白空间可能对于附加电路106是可用的。图2中，电感器204内的大片空白空间已经布入了电容器组206。电容器组206在电路(例如，用于VCO的电路)中可能是有用的。VCO电感器204可能需要精确的电感值(L)和Q。电感器204内部的电容器组206的线性度可以与电感器204外部的电容器组206的线性度非常相似。因此，将电容器组206设置在电感器204内，不会影响电容器组206的线性度。因为电容器组206的线性度不受电容器组206的位置的影响，所以具有电容器组206位于电感器204内部的集成电路202的制造是可以实现的。如果在VCO中采用具有内部电容器组206的电感器204，则900千赫兹(kHz)处的VCO相位噪声可以降低 2分贝(dB)。根据三维(3D)电磁模拟结果，可以优化电感器204的布局设计。在一种配置中，优化可能会引起拉伸线圈设计，其中，电感器204的线圈被拉伸出来。例如，与电容器组206的棱角平行的电感器204线圈可能分别从电容器组206向外拉伸。当电路106设置在电感器204内部时，拉伸线圈设计会形成具有较高Q因子的电感器204。电容器组206可以具有控制总线209。例如，控制总线209可以包括串行总线接口(SBI)信号，该串行总线接口信号用于接通或者切断开关，以便控制电容器组206的总电容。图3示出了关于电容器组306位于电感器304内部的另一种可选的集成电路布局302。图2的电感器204设计可能会受到由电感器204的几何结构造成的负耦合影响。图2的电感器204设计中，电感器204的线圈与电容器组206之间的相互作用可能会造成电流拥挤(current crowding)。图3的电感器304设计可以使电感器304布线之间的负f禹合最小化。此外，图3的电感器304设计可以在电感器304线圈与电容器组306之间具有较大的间隔(ke印out)。图3的电感器304设计可以在没有密集布局的情况下采用电容器组306。电容器组306可以具有控制总线309。图4示出了关于附加电路412设置在电感器410下面的集成电路402的布局。电感器410和附加电路412可以是VCO的一部分。在一种配置中，电感器410可以是扼流电感器410。扼流电感器410可以容许较小的Q变化和较大的L变化。扼流电感器410可以具有诸如2纳亨(nH)与20纳亨(nH)之间的较大L。扼流电感器410也可以具有诸如小于 2nH的较小L。附加电路412可以包括位于集成电路402的除了电感器410线圈之外的其它层上的晶体管、电容器等。在一种配置中，设置在电感器410下面的附加电路412可以是用于VCO校准的中电压产生器。在VCO校准之后，将中电压产生器断电。将电感器410设置在附加电路412的模块上方的目的是为了节约集成电路402上的面积，同时使得由于与其它模块的耦合而导致的Q衰减最小化。图4的集成电路402布局可以用于VCO扼流电感器410。与其它电感器(例如，VCO槽路电感器)相比，VCO扼流电感器410更小，并且对电感和Q更不敏感。因此，VCO扼流电感器410适合于设置在其它模块的顶端。将附加电路412设置在扼流电感器410的下面可能不会影响VCO的性能。扼流电感器410可以在没有间隔和接地环的情况下设置在有源电路412的上方。还可以使电容率禹合最小化。图5示出了接收型(RX)压控振荡器(VCO)的一部分的集成电路502的布局。RXVCO可以包括槽路电感器504。RX VCO还可以包括位于槽路电感器504内的电容器组506。RX VCO还可以包括扼流电感器510。此外，RX VCO还可以包括位于扼流电感器510的下面、用于VCO校准的中电压产生器512。图6是示出了低噪声放大器(LNA)600的电路图。LNA 600可以包括槽路电感器部分614。在一种配置中，槽路电感器部分614可以包括第一电感器620a和第二电感器620b。两个电感器620中的每一个可以连接到VDD 638，并且连接到电容器Ctune 622的每一侧。槽路电感器部分614可以包括VDD 638焊盘。LNA 600还可以包括连接到LNA 600的输入InP 628a和InM 628b的LNA核心部分616。输入InP 628a可以连接到电阻器630a，电阻器630a连接到第一偏置电压Vbl632。输入InP 628a还可以连接到第一 N型金属氧化物半导体(NMOS)场效应晶体管626a的栅极。第一 NMOS晶体管626a的衬底可以连接到第一 NMOS晶体管626a的源极。第一 NMOS晶体管626a的漏极可以连接到第二 NMOS晶体管626b的源极。第二 NMOS晶体管626b的栅极可以连接到第二偏置电压Vb2634。第二 NMOS晶体管626b的漏极可以连接到LNA 600的输出端624、第一电感器620a、以及电容器622。输入InM 628b可以连接到电阻器630b，电阻器630b连接到Vbl632。输入InM628b还可以连接到第三NMOS晶体管626c的栅极。第三NMOS晶体管626c的衬底可以连接到第三NMOS晶体管626c的源极。第三NMOS晶体管626c的漏极可以连接到第四NMOS晶体管626d的源极。第四NMOS晶体管626d的栅极可以连接到Vb2634。第四NMOS晶体管626d的漏极可以连接到LNA 600的输出端624、第二电感器620b、以及电容器622。LNA 600可以进一步包括退化电感器部分618。在一种配置中，LNA 600的退化电感器部分618可以包括第三电感器636a和第四电感器636b。LNA退化电感器636可能需要精确的L和Q。因此，可以将间隔设置在LNA退化电感器636的线圈下面。间隔可以使电流拥挤(currentcrowding)保持到最小。第三电感器636a可以连接到第一 NMOS晶体管626a的源极，并且连接到接地端(GND)640。第四电感器636b可以连接到第三NMOS晶体管626b的源极，并且连接到GND 640。退化电感器部件618还可以包括电阻-电容(RC)箝位电路642。RC箝位电路642可以是用于保护电路以免受到静电电荷损坏的ESD保护电路。可以在电感器636下面采用附加的ESD保护电路/设备以及其它非关键电路。当关键的RF电路正在工作时，可以将附加的ESD保护电路/设备以及其它非关键电路断电。退化电感器部分618可以包括接地640焊盘。图7示出了关于LNA 600的槽路电感器部分614的集成电路702的布局。图7的集成电路702布局可以是针对图6的槽路电感器部分614的一种布局。集成电路702布局可以包括电感器720，其中在该电感器720内有大片空白空间。可以将保护环721设置在电感器720的周围。可以将VDD焊盘738设置在电感器720的大片空白空间内。中间部分抽头723可以连接到VDD焊盘738。除了中间部分抽头723，电感器720还可以具有正端和负端。可以使用走线布线722跨越电感器720，并且连接到VDD焊盘738。图8示出了作为LNA 600的一部分、关于具有电容器组839的槽路电感器820的集成电路802的布局。图8的集成电路802的布局可以是针对图6的LNA 600的槽路电感器部分614的一种空间布局。电容器组839可以设置在槽路电感器820的内部。VDD焊盘838也可以设置在槽路电感器820的内部。中间部分抽头823可以连接到VDD焊盘838。除了中间部分抽头823，电感器820还可以具有正端和负端。可以使用走线布线822跨越电感器820以便提供与LNA 600的连接，同时走线跨越电感器以到达混频器。图9示出了关于LNA 600的退化电感器部分618的集成电路902的布局。图9的集成电路902的布局可以是针对图6中的退化电感器部分618的一种布局。集成电路602的布局可以包括电感器936，其中在该电感器936内有大片空白空间。可以将接地(GND)焊盘951设置在电感器936的大片空白空间内。还可以将其它封装焊盘(图中未示出)(例如ESD焊盘或者供电焊盘)设置在电感器936的大片空白空间内。中间部分抽头923可以连接到接地焊盘951。图10示出了关于LNA 600的退化电感器部件618的另一种集成电路1002的布局。集成电路1002的布局可以包括一个或多个退化电感器1041。在一种配置中，第一退化电感器1041a可以包括位于第一退化电感器1041a内部的大片空白空间中的第二退化电感器1041b。在第二退化电感器1041b内部可以包括空白空间。在第二退化电感器1041b的空白空间内部，可以设置静电放电(ESD)焊盘1040。还可以将ESD布线1042设置在集成电路1002布局上。 图11是用于射频(RF)芯片中的上变频器1100的电路图。上变频器1100可以包括上变频器核心部1152。上变频器核心部1152可以接收基带Ι/Q输入1144和LO Ι/Q输Λ 1150。RF芯片中的上变频器1100可能需要平衡-不平衡转换器1156，以将差分信号转换成单端输出1162。上变频器1100可能还需要若干调谐元件。通常，调谐元件可以包括可调谐输入电容器1146和可调谐输出电容器1160。实际的RF芯片可能需要提供焊盘结构，该焊盘结构用于将电源从晶片外部输送到上变频器1100电路(供电焊盘1154)，并且还向晶片提供接地连接(接地焊盘1158)。平衡-不平衡转换器1156是一种通过在周围缠绕金属线圈而构成的电磁结构。线圈绕组的中间部分可以留空白。该空白区域是浪费的，特别是对于更为精良的互补金属氧化物半导体(CMOS)技术(其晶片成本要高得多)而言。通过利用该空白区域，可以使采用精良的CMOS技术制成的RF芯片的成本降低。可以用诸如输入调谐电容器1146、输出调谐电容器1160、接地焊盘1158、供电焊盘1154、以及用于供电焊盘1154的ESD保护结构1148等元件来填充该空白区域。图12示出了平衡-不平衡转换器1256与位于该平衡-不平衡转换器1256内部的可调谐输入电容器1246的空间位置1200。可以通过缠绕金属线圈1264来形成平衡-不平衡转换器1256。可以将可调谐输入电容器1246设置在平衡-不平衡转换器1256的金属 线圈1264的中间部分处的空白空间中。平衡-不平衡转换器1256可以接收来自上变频器核心部1152的输入1266。平衡-不平衡转换器1256还可以连接到供电焊盘1254，并且连接到接地焊盘1258。此外，平衡-不平衡转换器1256还可以连接到输出端1262。可调谐输入电容器1246在平衡-不平衡转换器1256内部的设置，可以使可调谐输入电容器1246和平衡-不平衡转换器1256不对彼此产生负面影响。图13示出了平衡-不平衡转换器1356与位于该平衡-不平衡转换器1356内部的可调谐输入电容器1346的另一种空间布局1302。可调谐输入电容器1346可以位于与平衡-不平衡转换器1356相同的层上。因为平衡-不平衡转换器1356是用金属线圈缠绕外围而形成的，所以可调谐输入电容器1346可以设置在平衡-不平衡转换器1356的内部。如上述讨论，在平衡-不平衡转换器1356的内部，除了可调谐输入电容器1346之外还可以设置其它电路，或者可以用其它电路来取代可调谐输入电容器1346。例如，可以在平衡-不平衡转换器1356内部设置可调谐输出电容器1146、接地焊盘1158、供电焊盘1154、或者用于供电焊盘1154的ESD保护结构1148。平衡-不平衡转换器1356内部的电路可以布置成使平衡-不平衡转换器1356的电感和Q不受负面影响。3-D EM求解器表明，附加了电路之后，平衡-不平衡转换器1356的性能包括电感、Q、谐振、以及耦合因子几乎没有变化。对于电容器组设置在平衡-不平衡转换器1356内部的集成电路而言，针对该集成电路上的平衡-不平衡转换器1356所建立的3-D EM求解器表明，电容器组可以设置在平衡-不平衡转换器1356的内部，而不会对平衡-不平衡转换器1356或者电容器组的性能造成负面影响。电容器组可以设置在与平衡-不平衡转换器1356相同的层上。图14是用于在集成电路102上的电感器104内部设置电路106的方法1400的流程图。可以在集成电路102上设置电感器104 (步骤1402)。可以在电感器104内部设置电路106 (步骤1404)。随后，可以对电感器104与电路106之间的相互作用进行优化(步骤 1406)。可以利用各种硬件组件和/或软件组件和/或与图15所示的功能单元模块1500相对应的模块来实施上述图14中的方法1400。换句话说，图14所示的模块1402到1406对应于图15所示的功能单元1502到1506。图16示出了可以包括于无线设备1601内的某些组件。无线设备1601可以是移动设备或者基站，并且可以实施本申请公开的这些系统和方法。无线设备1601包括处理器1603。处理器1603可以是通用的单芯片微处理器或者多芯片微处理器(例如，ARM)、专用微处理器(例如，数字信号处理器(DSP))、微控制器、可编程门阵列等。处理器1603可以称为中央处理器(CPU)。虽然图16的无线设备1601中仅示出了一个处理器1603，但是在其它可选的配置中可以采用处理器的组合(例如，ARM和DSP) ο无线设备1601还包括存储器1605。存储器1605可以是能够存储电子信息的任何电子部件。存储器1605可以具体是，随机存取存储器(RAM)、只读存储器(ROM)、磁盘存 储介质、光存储介质、RAM中的闪存设备、处理器中包括的板上存储器(on-board memory)、EPROM存储器、EEPROM存储器、寄存器等，包括它们的组合。数据1607和指令1609可以保存在存储器1605中。指令1609可以通过处理器1603来执行，以实施本申请公开的方法。执行指令1609可以包括对保存在存储器1605中的数据1607的使用。当处理器1603执行指令1609时，指令1609a的各部分可以加载到处理器1603上，并且数据1607a的各片段可以加载到处理器1603上。无线设备1601还可以包括发射机1611和接收机1613，以便能够向无线设备1601发送信号，并且从无线设备1601接收信号。发射机1611和接收机1613可以统称为收发器1615。天线1617可以电耦接到收发机1615。无线设备1601还可以包括多个发射机、多个接收机、多个收发机和/或多个天线(图中未示出)。无线设备1601的各种组件可以通过一条或者多条总线耦接在一起，所述一条或者多条总线可以包括电源总线、控制信号总线、状态信号总线、数据总线等。为了清楚起见，在图16中示出了作为总线系统1619的各种总线。术语“确定”涵盖了多种广泛的操作，因此“确定”可以包括统计、计算、处理、求导、调查、查寻(例如，在列表、数据库或者其它数据结构中进行查寻)、查明等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解析、选择、选取、建立等。除非另外明确说明，否则短语“根据”并不意味着“仅根据”。换句话说，短语“根据”同时包含“仅根据”和“至少根据”两层含义。术语“处理器”应当广义地理解为涵盖通用处理器、中央处理器(CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机等。在一些情况下，“处理器”可以指专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)等。术语“处理器”可以指处理器的组合，例如，DSP和微处理器的组合、多个微处理器、结合有DSP核的一个或多个微处理器、或者任何其它这种结构。术语“存储器”应当广义地理解为涵盖能够存储电子信息的任何电子部件。术语“存储器”可以指各种类型的处理器可读介质，比如随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PR0M)、可擦除可编程只读存储器(EPR0M)、电可擦除可编程只读存储器(EEPR0M)、闪存、磁或光数据存储器、寄存器等。当处理器可以对存储器读写信息时，则认为存储器在与处理器进行电子通信。构成处理器组成部分的存储器与该处理器进行电子通信。 术语“指令”和“代码”应当广义地理解为包括任何类型的计算机可读语句。例如，术语“指令”和“代码”可以指一个或多个程序、例行程序、子程序、功能、过程等。“指令”和“代码”可以包括单条计算机可读语句或者多条计算机可读语句。本申请所述的功能可以在计算机可读介质上保存为一条或多条指令。术语“计算机可读介质”或“计算机程序产品”是指能够通过计算机访问的任何可以获得的介质。计算机可读介质可以例如包括但不限于RAM、ROM、EEPROM、CD-ROM或其它光盘存储器、磁盘存储器或其它磁存储器、或者可用于携带或存储那些能够通过计算机访问的指令或数据结构形式的目标程序代码的任何其它介质。本申请所使用的磁盘和碟片包括压缩碟片(CD)、激光光碟、光碟、数字多用途光碟(DVD)、软盘和蓝光 光碟，其中磁盘通常磁性地复制数据，而碟片是由激光器用光复制数据。还可以通过传输介质来传输软件或者指令。例如，如果从网站、服务器或者其它远程源端使用同轴电缆、光缆、双绞线对、数字用户线(DSL)、或者无线技术(比如，红外线、无线电和微波)来发送软件，则传输介质的定义包含同轴电缆、光缆、双绞线对、DSL、或者无线技术(比如，红外线、无线电和微波)。本申请公开的方法包括用于实现所述方法的一个或多个步骤或者操作。在不脱离权利要求保护范围的前提下，上述方法步骤和/或操作可以互换。换句话说，除非该方法的正常操作要求特定顺序的步骤或者动作，否则可以在不脱离权利要求保护范围的前提下修改具体的步骤和/或操作的顺序和/或使用。此外，应当理解，用于实施本申请所述方法和技术的模块和/或其它合适的手段(如图14和图15所示的那些)，可以通过设备下载和/或以其它方式得到。例如，设备可以耦接到服务器，以便于用于实施本申请所述方法的模块的传输。可选地，可以通过存储装置(例如，随机存取存储器(RAM)、只读存储器(ROM)、物理存储介质(比如，压缩光碟(⑶)或软盘等))提供本申请所述的各种方法，从而在将存储装置与设备连接、或者向设备提供存储装置的情况下，可以使该设备获得各种方法。此外，还可以采用用于向设备提供本申请所述方法和技术的任何其它合适的技术。应当理解，权利要求不限于上述具体的结构和组件。在不脱离权利要求保护范围的前提下，可以对本申请所述的系统、方法和设备的布置、操作和细节进行各种修改、改变和变化。所主张的内容参见权利要求。
权利要求
1.一种集成电路，包括 电感器，其中所述电感器在该电感器的中间部分具有空白区域；以及 附加电路，其中所述附加电路位于所述电感器的中间部分中的所述空白区域内。
2.如权利要求I所述的集成电路，其中所述附加电路包括电容器组。
3.如权利要求I所述的集成电路，其中所述电感器是作为压控振荡器(VCO)的一部分的槽路电感器。
4.如权利要求I所述的集成电路，其中所述电感器是作为低噪声放大器(LNA)的一部分的槽路电感器。
5.如权利要求4所述的集成电路，其中所述附加电路包括调谐电容器。
6.如权利要求4所述的集成电路，其中所述附加电路包括供电电压焊盘。
7.如权利要求I所述的集成电路，其中所述电感器是作为低噪声放大器(LNA)的一部分的退化电感器。
8.如权利要求7所述的集成电路，其中所述附加电路包括电阻电容(RC)箝位电路。
9.如权利要求7所述的集成电路，其中所述附加电路包括接地焊盘。
10.如权利要求7所述的集成电路，其中所述附加电路包括静电放电(ESD)焊盘。
11.如权利要求7所述的集成电路，其中所述附加电路包括静电放电(ESD)布线。
12.如权利要求I所述的集成电路，其中所述电感器是平衡-不平衡转换器。
13.如权利要求12所述的集成电路，其中所述附加电路包括输入调谐电容器、输出调谐 电容器、接地焊盘、供电焊盘、以及用于所述供电焊盘的静电放电(ESD)保护结构中的至少一种。
14.如权利要求I所述的集成电路，其中所述附加电路包括晶体管、存储器、开关、附加电感器、有源电路模块、以及无源电路模块中的至少一种。
15.如权利要求I所述的集成电路，其中所述电感器的电感和品质因子(Q)没有受到所述附加电路的负面影响。
16.如权利要求I所述的集成电路，其中所述电感器和所述附加电路位于所述集成电路的同一层上。
17.一种用于在电感器内设置电路的方法，所述方法包括 在集成电路上设置电感器； 在所述电感器内设置附加电路；以及 对所述电感器与所述电路之间的相互作用进行优化。
18.如权利要求17所述的方法，其中所述附加电路包括电容器组。
19.如权利要求17所述的方法，其中所述电感器是作为压控振荡器(VCO)的一部分的槽路电感器。
20.如权利要求17所述的方法，其中所述电感器是作为低噪声放大器(LNA)的一部分的槽路电感器。
21.如权利要求20所述的方法，其中所述附加电路包括调谐电容器。
22.如权利要求20所述的方法，其中所述附加电路包括供电电压焊盘。
23.如权利要求17所述的方法，其中所述电感器是作为低噪声放大器(LNA)的一部分的退化电感器。
24.如权利要求23所述的方法，其中所述附加电路包括电阻电容(RC)箝位电路。
25.如权利要求23所述的方法，其中所述附加电路包括接地焊盘。
26.如权利要求23所述的方法，其中所述附加电路包括静电放电(ESD)焊盘。
27.如权利要求23所述的方法，其中所述附加电路包括静电放电(ESD)布线。
28.如权利要求17所述的方法，其中所述电感器是平衡-不平衡转换器。
29.如权利要求28所述的方法，其中所述附加电路包括输入调谐电容器、输出调谐电容器、接地焊盘、供电焊盘、以及用于所述供电焊盘的静电放电(ESD)保护结构中的至少一种。
30.如权利要求17所述的方法，其中所述附加电路包括晶体管、存储器、开关、附加电感器、有源电路模块、以及无源电路模块中的至少一种。
31.如权利要求17所述的方法，其中所述电感器的电感和品质因子(Q)没有受到所述附加电路的负面影响。
32.如权利要求17所述的方法，其中所述电感器和所述附加电路位于所述集成电路的同一层上。
33.一种用于在电感器内设置电路的装置，包括 用于在集成电路上设置电感器的单元； 用于在所述电感器内设置附加电路的单元；以及 用于对所述电感器与所述电路之间的相互作用进行优化的单元。
34.如权利要求33所述的装置，其中所述附加电路包括电容器组。
35.如权利要求33所述的装置，其中所述附加电路包括输入调谐电容器、输出调谐电容器、接地焊盘、供电焊盘、以及用于所述供电焊盘的静电放电(ESD)保护结构中的至少一种。
36.如权利要求33所述的装置，其中所述电感器包括作为压控振荡器(VCO)的一部分的槽路电感器。
37.一种集成电路，包括 电感器；以及 附加电路，其中所述附加电路位于所述电感器的下面，并且其中所述电感器是扼流电感器。
38.如权利要求37所述的集成电路，其中所述扼流电感器是压控振荡器(VCO)的一部分。
39.如权利要求37所述的集成电路，其中所述附加电路包括晶体管或电容器。
40.如权利要求37所述的集成电路，其中所述附加电路包括用于压控振荡器(VCO)校准的中电压产生器。
41.如权利要求37所述的集成电路，其中所述电感器具有极小的电容耦合。
42.一种集成电路，包括 压控振荡器(VC0)，所述压控振荡器包括 槽路电感器； 电容器组，其中所述电容器组位于所述槽路电感器的内部； 扼流电感器；以及电压产生器，其中所述电压产生器位于所述扼流电感器的下面。
43.如权利要求42所述的集成电路，其中所述电容器组包括控制总线。
44.如权利要求43所述的集成电路，其中所述控制总线包括用于控制所述电容器组的电容的串行总线接口(SBI)信号。
45.如权利要求42所述的集成电路，其中所述槽路电感器具有拉伸线圈设计，其中，当在所述电感器内设置电路时，具有拉伸线圈设计的电感器具有较高的品质(Q)因子。
46.如权利要求42所述的集成电路，其中所述电容器组没有密集的布局。
47.如权利要求42所述的集成电路，其中所述槽路电感器与所述电容器组被较大的间隔隔开。
48.如权利要求42所述的集成电路，其中所述VCO是接收型(RX)VCO0
49.如权利要求42所述的集成电路，其中所述电压产生器用于校准所述VC0。
全文摘要
本发明描述了集成电路。所述集成电路包括电感器，所述电感器在其中间部分具有大片空白区域。所述集成电路还包括附加电路。所述附加电路位于所述电感器中间部分的大片空白区域内。所述附加电路可以包括电容器组、晶体管、静电放电(ESD)保护电路以及其它各种无源电路或有源电路。
文档编号H01L23/64GK102640286SQ201080054144
公开日2012年8月15日 申请日期2010年12月1日 优先权日2009年12月1日
发明者A·哈奇克里斯托斯, A·塔西奇, B·S·阿苏里, G·克莱门斯, H·扬, J·登, M·P·巴加特, M·法拉齐安, N·L·弗雷德里克, O·李, T·迈尔斯, Z·金 申请人:高通股份有限公司