专利名称：金属栅极的形成方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种金属栅极的形成方法。
背景技术：
以前，在半导体器件中使用多晶硅栅极和多硅酸盐栅极等作为栅极，多晶硅栅极存在以下问题因栅极损耗现象引起的栅极绝缘膜的有效厚度增加，因掺杂物从P+或N+多晶硅栅极渗透到衬底的现象和掺杂物分布变化引起的阈值电压的变化等。利用现有的多晶硅的栅极还存在所谓的在宽度很细小的线上无法实现低电阻值的问题。为了解决上述问题，现有技术通过在制造金属栅极时不使用掺杂物，不仅解决了因现有的多晶硅栅极产生的问题，而且，作为金属栅极，通过使功函数位于硅的中间能带隙的金属，可在NMOS晶体管和PMOS晶体管区域中对称地形成阈电压的单一栅极。其中，“后栅极(gate last) ”工艺为形成金属栅极的一个工艺。此外，随着晶体管的尺寸缩小，栅极氧化层的厚度也必须缩减，以随着缩减的栅极长度而维持元件效能。为了降低栅极漏电流，通过使用高介电常数(high-k)的栅极绝缘层，其可以容许较大的栅极绝缘层厚度，并且可以维持与较大半导体元件尺寸技术所使用的一般栅极氧化层相同的有效厚度。随着栅极长度缩减，有一些问题会恶化，例如在后栅极工艺中，当在沟槽内沉积金属膜以形成金属栅极时会产生空隙。随着栅极长度缩减，沟槽尺寸也减小，沉积金属至沟槽变得更困难，且形成空隙的几率也增加。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。目前，制备金属栅极的方法，常见的有如美国专利US20100109088中介绍的一种制造方法先在衬底上利用浅沟槽隔离技术定义出有源区，接着用硬掩膜定义出PFET有源区，并对PFET有源区进行刻蚀。在刻蚀区域外延生长一层SiGe，至与衬底表面平齐。去除硬掩膜，然后在衬底上形成栅材料层。图形化处理，并形成金属栅极堆叠。对有源区进行离子植入，并形成金属栅极堆叠侧墙(spacers)，最后在衬底上形成源极和漏极。现有技术中还提供一种使用“后栅极”工艺形成金属栅极的方法，其制备金属栅极的过程如图I至图6所示。如图I所示，在半导体衬底I上形成层间介质层6 (ILD)。所述半导体衬底I依次形成有牺牲氧化层2和多晶硅栅极3，所述多晶硅栅极3两侧的半导体衬底I上具有氧化硅层4 ;在所述半导体衬底I上形成阻挡层5，所述阻挡层5包围氧化硅层4及多晶硅栅极3。如图2所示，用化学机械研磨法(CMP)研磨层间介质层6至露出多晶硅栅极3上面的阻挡层5表面。如图3所示，继续采用化学机械研磨法(CMP)研磨层间介质层6和阻挡层5至露出多晶硅栅极3。如果采用研磨层间介质层6的速率大于研磨阻挡层5的速率的研磨液研磨，则当研磨至露出多晶硅栅极3时，阻挡层5表面与多晶硅栅极3表面齐平，而层间介质层6的表面低于阻挡层5，此 时层间介质层6与多晶硅栅极3相比就会出现凹陷(dishing)。如图4所示，当多晶硅栅极3上的阻挡层5被去除后，多晶硅栅极3直接接触空气，此时就会在多晶娃栅极3的表面上形成自然氧化层7 (native oxide)。如图5所示，由于该自然氧化层7会影响所述多晶硅栅极3的刻蚀，因此现有技术会利用稀释的氢氟酸(DHF)去除自然氧化层7，如使用浓度为O. 5%至3%的氢氟酸溶液进行湿法处理，处理时间为I分钟至10分钟。如图6所示，刻蚀去除所述多晶硅栅极3和所述牺牲氧化层2至露出半导体衬底I，形成沟槽8。如图7所示，在所述沟槽8内依次填充介质和金属，形成栅极介电层9和金属栅极10。结合图4和图5所示，在采用DHF去除自然氧化层7的同时，所述凹陷的厚度会明显增加，这说明DHF也去除了部分层间介质层6。经过分析后得知，当DHF去除厚度为H的自然氧化层7时，会同时去除厚度为2H IlH的层间介质层6，即使得所述凹陷的厚度增加2H 11H。继续如图7所示，由于层间介质层6的表面存在较大的凹陷，因此在形成金属栅极10后，会在层间介质层6表面残留有金属层，使后续形成的半导体器件发生短路现象，降低了半导体器件的电性能。因此，如何在去除自然氧化层7时，减少对层间介质层6的凹陷的影响成了亟待解决的问题。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法，防止在去除自然氧化层时，增大层间介质层的凹陷，最终在形成金属栅极时，在凹陷中产生金属桥连和金属残留，从而影响半导体器件的电性能和可靠性。为解决上述问题，本发明提供了一种金属栅极的形成方法，包括提供半导体衬底，所述半导体衬底上形成有伪栅结构；在所述半导体衬底和所述伪栅结构上形成层间介质层；研磨所述层间介质层至露出所述伪栅结构的上表面，所述伪栅结构的上表面形成自然氧化层；采用化学气相刻蚀工艺去除所述自然氧化层。可选地，所述采用化学气相刻蚀工艺包括通入刻蚀气体，使所述刻蚀气体分别与所述自然氧化层和层间介质层反应，且所述层间介质层的反应速率与所述自然氧化层的反应速率的比值小于I. 5。可选地，所述化学气相刻蚀工艺包括将包括所述自然氧化层的半导体衬底放入第一反应腔室内，所述第一反应腔室保持在第一温度和第一压强，向所述第一反应腔室中通入刻蚀气体，使所述自然氧化层与所述刻蚀气体反应生成杂质产物；经过第一时间后，将包括所述杂质产物的半导体衬底从所述第一反应腔室转移至第二反应腔室，所述第二反应腔室保持在第二温度和第二压强，所述杂质产物分解为杂质气体排出；经过第二时间后，将去除所述自然氧化层的半导体衬底从所述第二反应腔室中取出。可选地，所述第一温度的取值范围包括20°C 40°C。
可选地，所述第二温度的取值范围包括100°C 200°C。可选地，所述第一压强的取值范围于所述第二压强的取值范围相同。可选地，所述第一压强的取值范围包括ITorr 5Torr。可选地，所述刻蚀气体包括=NH3和HF。可选地，所述NH3的流量速率范围包括15sccm 30sccm ;所述HF的流量速率范围包括50sccm lOOsccm。可选地，所述第一时间的取值范围包括30s 200s。可选地，所述第二时间的取值范围包括60s 300s。可选地，在去除所述自然氧化层的第三时间内，刻蚀去除所述伪栅结构至露出所 述半导体衬底，形成沟槽；在所述沟槽内依次填充高K(介电常数)介质和金属，形成栅介质层和金属栅极。可选地，所述第三时间的取值范围小于或者等于I小时。与现有技术相比，本发明的优点为采用化学气相刻蚀工艺去除自然氧化层，在去除厚度为H的自然氧化层时，仅去除了厚度为O. 6H I. 2H的层间介质层，从而很大程度上减小了对层间介质层凹陷的影响，最终大大降低了层间介质层中产生金属桥连和金属残留的可能性，提高了半导体器件的电性能和可靠性。
图I至图7为现有技术形成金属栅极的剖面示意图；图8为本发明金属栅极的形成方法的第一实施例流程示意图；图9至图15为本发明第一实施例形成金属栅极的剖面示意图；图16是本发明金属栅极的形成方法的第二实施例流程示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如背景技术部分所述，在现有工艺形成金属栅极的制作过程中，在采用DHF去除伪栅电极层上的厚度为H的自然氧化层的同时，层间介质层的凹陷的厚度会增加2H 11H，从而在形成金属栅极时，会在层间介质层表面残留有金属层，使后续形成的半导体器件发生短路现象，降低了半导体器件的电性能。为克服上述缺陷，本发明提供了一种金属栅极的形成方法，在采用后栅极工艺去除伪栅结构之前，采用化学气相刻蚀工艺去除所述伪栅结构上表面的自然氧化层。下面结合附图进行详细说明。如图8所示，本发明提供的形成金属栅极的第一实施例，包括S110，提供半导体衬底，在所述半导体衬底上形成伪栅结构，所述伪栅结构包括位于半导体衬底上的栅介质层和位于所述栅介质层上的伪栅电极层，所述伪栅电极层两侧的半导体衬底上具有侧墙；在所述半导体衬底上形成阻挡层，所述阻挡层包围所述侧墙及所述伪栅电极层；在所述半导体衬底和所述伪栅结构上形成层间介质层；S120，研磨所述层间介质层至露出所述伪栅电极层上面的所述阻挡层表面；S130，研磨所述层间介质层和所述阻挡层至露出所述伪栅电极层，所述伪栅电极层表面形成自然氧化层；S140，采用化学气相刻蚀工艺去除所述自然氧化层；S150，刻蚀去除所述伪栅电极层和所述栅介质层至露出所述半导体衬底，形成沟槽；S160，在所述沟槽内依次填充介质和金属，形成栅介质层和金属栅极。首先执行步骤SI 10，如图9所示，采用化学气相沉积(CVD)方法在半导体衬底11上形成层间介质层16。所述半导体衬底11形成有伪栅结构，所述伪栅结构包括位于半导体衬底11上的栅介质层12和位于所述栅介质层12上的伪栅电极层13，所述伪栅电极层13两侧的半导体衬底11上具有侧墙14 ;在所述半导体衬底11上形成阻挡层15，所述阻挡层15包围所述侧墙14及所述伪栅电极层13。其中，所述半导体衬底11可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料，例如砷化镓等III-V族化合物。所述半导体衬底11内还可以形成有隔离结构(图中未示出)，用于隔离后续形成的有源器件区。其中,所述层间介质层16是具有低介电系数的无机娃基质层(inorganicsiliconbased layer), —般所述介电系数小于3. O,例如氧化娃、碳氧化娃(SiCO)或氟化娃玻璃(FSG)。以下均以氧化硅为例进行说明。其中，所述伪栅电极层13材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。以下均以多晶硅为例进行说明。其中，所述阻挡层15材料为氮化硅等。接着执行步骤S120，研磨所述层间介质层16至露出所述伪栅电极层13上面的所述阻挡层15表面。具体地，采用化学机械研磨(CMP)方法研磨所述层间介质层16，直至露出所述伪栅电极层13上面的所述阻挡层15的上表面。具体的化学机械研磨方法对于本领域的技术人员来说是熟知的，故在此不再赘述。由于此时研磨的是同一种物质，因此经过本步骤的研磨，所述层间介质层16的上表面和所述伪栅电极层13上的所述阻挡层15的上表面位于同一水平面，具体如图10所示。接着执行步骤S130，研磨所述层间介质层16和所述阻挡层15至露出所述伪栅电极层13，所述伪栅电极层13表面形成自然氧化层。具体地，采用化学机械研磨方法研磨所述层间介质层16和所述阻挡层15，直至露出所述伪栅电极层13的上表面。由于氧化硅与氮化硅的材质不同，故对所述层间介质层16和所述阻挡层15的研磨速率不可能相等。当对氮化硅的研磨速率比对氧化硅的低时，所述层间介质层16与所述伪栅电极层13相比就会产生凹陷，如图11所示。此外，研磨后的所述伪栅电极层13直接接触空气，因此会在所述伪栅电极层13的表面形成自然氧化层17，如图12所示。接着执行步骤S140，采用化学气相刻蚀工艺去除所述自然氧化层17。本发明中采用化学气相刻蚀工艺去除所述自然氧化层17时，所述层间介质层16的反应速率与所述自然氧化层17的反应速率的比值小于I. 5。本实施例中所述层间介质、层16主要为氧化硅，所述自然氧化层17主要也为氧化硅，所述层间介质层16的反应速率与所述自然氧化层17的反应速率的比值范围为O. 6 1.2 I。因此，在去除厚度为H的自然氧化层17的同时，去除的层间介质层16的厚度为O. 6H I. 2H。具体地，所述化学气相刻蚀工艺包括将包括所述自然氧化层17的半导体衬底放入第一反应腔室内，所述第一反应腔室保持在第一温度和第一压强，向所述第一反应腔室中通入刻蚀气体NH3和HF，使所述自然氧化层17与所述刻蚀气体反应生成杂质产物(NH4)2SiF6 ;经过第一时间后，将包括所述杂质产物的半导体衬底从所述第一反应腔室转移至第二反应腔室，所述第二反应腔室保持在第二温度和第二压强，所述杂质产物(NH4)2SiF6分解为杂质气体排出；经过第二时间后，将去除所述自然氧化层17的半导体衬底从所述第二反应腔室中取出。其中，所述第一温度的取值小于或者等于40°C，优选地，所述第一温度的取值范围包括20°C 40°C，具体地，所述第一温度为20°C、25°C、30°C或40°C ;所述第二温度的取值大于或者等于100°C，优选地，所述第二温度的取值范围包括100°C 200°C，具体地，所述第二温度为I00°c、i20°c、i5(rc、i8(rc*20(rc ;所述第一压强的取值范围和所述第二压强的取值范围相等，所述第一压强与所述第二压强可以相等，也可以不相等；具体地，所述第一压强的取值范围包括lTorr 5Torr,优选地,所述第一压强为ITorrQTorr =133. 3Pa) >2Torr>3Torr>4Torr 或 5Torr ;所述第二压强的取值范围包括lTorr 5Torr，优选地，所述第二压强为lTorr、2Torr、3Torr、4Torr或5Torr ;所述NH3的流量速率范围包括15sccm 30sccm,优选地,所述 NH3 的流量速率为 15sccm、20sccm、25sccm 或 30sccm ；所述HF的流量速率范围包括50sccm lOOsccm，优选地，所述HF的流量速率为50sccm、60sccm、80sccm或IOOsccm ;所述第一时间的取值范围包括30s 200s,优选地,所述第一时间为30s、50s、80s、100s、120s、160s、190s或200s ;所述第二时间的取值范围包括60s 300s，优选地，所述第二时间为 60s、80s、100s、130s、150s、180s、200s、240s、270s 或300so具体地，本实施例采用化学气相刻蚀工艺去除所述自然氧化层17的过程包括第一步，将包括所述自然氧化层17的半导体衬底放入第一反应腔室内，所述第一反应腔室的温度保持在30°C，所述第一反应腔室的压强保持在4Torr (约533. 2Pa)。第二步，通过所述第一反应腔室内不同的进气口，同时向所述第一反应腔室中分别通入NH3和HF，其中，所述NH3的流量速率为25sccm，所述HF的流量速率为80sccm。由于所述自然氧化层17的主要成分为SiO2，所述层间介质层16的材料也为SiO2,因此SiO2、NH3和HF便在所述第一反应腔室内发生下列化学反应Si02+4HF+4NH3 = SiF4+2H20+4NH3 ；SiF4+2HF+2NH3 = (NH4) 2SiF6。但是由于所述层间介质层16是由于化学气相沉积方法形成的，所述层间介质层16中SiO2的纯度较低，因此HF和NH3很难扩散进入所述层间介质层17内，因此只有层间介质层16中较少量的SiO2与HF和NH3发生化学反应；而所述自然氧化层17中SiO2的纯 度则比较高，因此HF和NH3很容易就会扩散进入所述自然氧化层17内，因此HF和NH3在去除厚度为H的自然氧化层17时，只可能去除厚度为O. 6H I. 2H的层间介质层16。这与现有技术中会同时去除厚度为2H IlH的层间介质层相比，大大减小了凹陷的厚度。采用本发明方法后的凹陷产生金属桥连和金属残留的几率大大减小，从而提高了半导体器件的电性能和可靠性。第三步，经过60s后，将所述半导体衬底从所述第一反应腔室转移至第二反应腔室，所述第二反应腔室的温度保持在150°C，所述第二反应腔室的压强保持在3Torr (约399. 9Pa)。当有足够的NH3和HF通入第一反应腔室，且Si02、NH3和HF反应充分后，便将所述半导体衬底从所述第一反应腔室转移至第二反应腔室。所述(NH4)2SiF6在1501温度下受热就会分解为SiF4气体、N2气体和HF气体等，反应后的气体从所述第二反应腔室的排气口排出，具体为
(NH4)2SiF6 = SiF4+2NH3+2HF ；2NH3 = N2+3H2。第四步，经过120s后，将去除所述自然氧化层17的半导体衬底从所述第二反应腔室中取出。当反应后的气体充分蒸发排出后，就可以将半导体衬底从第二反应腔室中取出，如图13所示，此时的自然氧化层17已被去除，而所述凹陷的厚度仅仅是略微增加。接着执行步骤S150，刻蚀去除所述伪栅电极层13和所述栅介质层12至露出所述半导体衬底11，形成沟槽18。具体地，如图14所示，采用干法刻蚀或湿法刻蚀去除所述伪栅电极层13和所述栅介质层12，直至露出所述半导体衬底11，以形成沟槽18。这对于本领域的技术人员来说是熟知的，故在此不再赘述。为了防止所述伪栅电极层13上再次出现自然氧化层，应该在去除自然氧化层后，在I小时内刻蚀去除所述伪栅电极层13。如在执行完步骤S140后，在30分钟的时间间隔内继续执行步骤S150。最后执行步骤S160,在所述沟槽18内依次填充介质和金属,形成栅介质层19和金属栅极20,具体如图15所示。其中，优选地，所述栅介质层19材料为高K介质，如氧化铪、氧化铪硅、氧化镧、氧化镧招、氧化错、氧化错娃、氧化钽、氧化钛、氧化钡银钛、氧化钡钛、氧化银钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等。形成栅介质层19的方法为化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)等。本实施例中具体为氧化铪，其形成方法优选为原子层沉积(ALD)，相应的反应物为氯化铪(HfCl4)和水蒸汽(H2O)，或者叔丁醇铪和氧气(O2)。其中，所述金属栅极20 材料为 Al、Cu、Ag、Au、Pt、Ni、Ti、TiN,TaN,Ta、TaC,TaSiN,W、WN、WSi中的一种或多种组合。所述金属栅极20的形成也采用常规的沉积工艺处理，如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)等。至此完成金属栅极的制备。如图16所示，本发明提供的形成金属栅极的第二实施例，包括S210,提供半导体衬底，在所述半导体衬底上形成伪栅结构，所述伪栅结构包括位于半导体衬底上的栅介质层和位于所述栅介质层上的伪栅电极层，所述伪栅电极层两侧的半导体衬底上具有侧墙；在所述半导体衬底上形成阻挡层，所述阻挡层包围所述侧墙及所述伪栅电极层；在所述半导体衬底和所述伪栅结构上形成层间介质层；S220，研磨所述层间介质层至露出所述伪栅电极层上面的所述阻挡层表面；S230，研磨所述层间介质层和所述阻挡层至露出所述伪栅电极层，所述伪栅电极层表面形成自然氧化层；S240，采用化学气相刻蚀工艺去除所述自然氧化层；S250，刻蚀去除所述伪栅电极层至露出所述栅介质层，形成 沟槽；S260，在所述沟槽内依次填充金属，形成金属栅极。第二实施例与第一实施例的区别在于步骤S250中仅刻蚀去除了所述伪栅电极层，而步骤S150中先后刻蚀去除了所述伪栅电极层和所述栅介质层；相应地，步骤S260中仅需填充金属以形成金属栅极，而步骤S160中需要先后填充介质和金属以形成栅介质层和金属栅极。需要说明的是，在本发明的其他实施例中，金属栅极的形成过程并不限于上述两个实施例，只要是在去除伪栅结构之前采用化学气相刻蚀工艺去除伪栅结构上的自然氧化层的方法都在本发明的包括范围之内。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种金属栅极的形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底上形成有伪栅结构； 在所述半导体衬底和所述伪栅结构上形成层间介质层； 研磨所述层间介质层至露出所述伪栅结构的上表面，所述伪栅结构的上表面形成自然氧化层； 采用化学气相刻蚀工艺去除所述自然氧化层。
2.根据权利要求I所述的金属栅极的形成方法，其特征在于，所述采用化学气相刻蚀工艺包括通入刻蚀气体，使所述刻蚀气体分别与所述自然氧化层和层间介质层反应，且所述层间介质层的反应速率与所述自然氧化层的反应速率的比值小于I. 5。
3.根据权利要求I或2所述的金属栅极的形成方法，其特征在于，所述化学气相刻蚀工艺包括将包括所述自然氧化层的半导体衬底放入第一反应腔室内，所述第一反应腔室保持在第一温度和第一压强，向所述第一反应腔室中通入刻蚀气体，使所述自然氧化层与所述刻蚀气体反应生成杂质产物；经过第一时间后，将包括所述杂质产物的半导体衬底从所述第一反应腔室转移至第二反应腔室，所述第二反应腔室保持在第二温度和第二压强，所述杂质产物分解为杂质气体排出；经过第二时间后，将去除所述自然氧化层的半导体衬底从所述第二反应腔室中取出。
4.根据权利要求3所述的金属栅极的形成方法，其特征在于，所述第一温度的取值范围包括20°C 40°C。
5.根据权利要求3所述的金属栅极的形成方法，其特征在于，所述第二温度的取值范围包括100°C 200°C。
6.根据权利要求3所述的金属栅极的形成方法，其特征在于，所述第一压强的取值范围与所述第二压强的取值范围相同。
7.根据权利要求6所述的金属栅极的形成方法，其特征在于，所述第一压强的取值范围包括ITorr 5Torr。
8.根据权利要求3所述的金属栅极的形成方法，其特征在于，所述刻蚀气体包括=NH3和HF。
9.根据权利要求8所述的金属栅极的形成方法，其特征在于，所述NH3的流量速率范围包括15sccm 30sccm ;所述HF的流量速率范围包括50sccm lOOsccm。
10.根据权利要求3所述的金属栅极的形成方法，其特征在于，所述第一时间的取值范围包括30s 200s。
11.根据权利要求3所述的金属栅极的形成方法，其特征在于，所述第二时间的取值范围包括60s 300s。
12.根据权利要求I所述的金属栅极的形成方法，其特征在于，在去除所述自然氧化层的第三时间内，刻蚀去除所述伪栅结构至露出所述半导体衬底，形成沟槽；在所述沟槽内依次填充高K介质和金属，形成栅介质层和金属栅极。
13.根据权要求12所述的金属栅极的形成方法，其特征在于，所述第三时间的取值范围小于或者等于I小时。
全文摘要
一种半导体制造领域的金属栅极的形成方法，包括提供半导体衬底，所述半导体衬底上形成有伪栅结构；在所述半导体衬底和所述伪栅结构上形成层间介质层；研磨所述层间介质层至露出所述伪栅结构的上表面，所述伪栅结构的上表面形成自然氧化层；采用化学气相刻蚀工艺去除所述自然氧化层。本发明在去除自然氧化层时，减小了对层间介质层凹陷的影响，大大降低了层间介质层中产生金属桥连和金属残留的可能性，提高了半导体器件的电性能和可靠性。
文档编号H01L21/28GK102637586SQ20111003674
公开日2012年8月15日 申请日期2011年2月12日 优先权日2011年2月12日
发明者刘焕新, 陈枫 申请人:中芯国际集成电路制造(上海)有限公司