专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种具有由将氧化物半导体膜用于沟道形成区域的薄膜晶体管(以下，称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及将以液晶显示面板为代表的电光装置及具有有机发光元件的发光显示装置作为部件而安装的电子设备。另外，在本说明书中的半导体装置是指通过利用半导体特性而能够工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术：
近年来，对在配置为矩阵状的每个显示像素中设置由TFT构成的开关元件的有源矩阵型显示装置(液晶显示装置、发光显示装置、电泳式显示装置)正在积极地进行研究开发。由于有源矩阵型显示装置在各个像素(或每个点)中设置开关元件，与单纯矩阵方式相比，在增加像素密度的情况下能够以低电压进行驱动而具有优势。另外，将氧化物半导体膜用于沟道形成区域来形成薄膜晶体管(TFT)等，并将其应用于电子装置或光装置的技术受到关注。例如，可以举出将氧化锌(ZnO)用作氧化物半导体膜的TFT、或使用InGaO3(ZnO)m的TFT。在专利文献1和专利文献2中公开有如下技术 将使用这些氧化物半导体膜的TFT形成在具有透光性的衬底上，并将其应用于图像显示装置的开关元件等。[专利文献1]日本专利申请公开2007-123861号公报[专利文献2]日本专利申请公开2007-96055号公报对将氧化物半导体膜用于沟道形成区域的薄膜晶体管要求工作速度快、制造工序相对简单，并且具有充分的可靠性。在形成薄膜晶体管时，作为源电极和漏电极使用低电阻的金属材料。尤其是，在制造进行大面积显示的显示装置时，起因于布线电阻的信号迟延问题较为明显。所以，优选使用电阻值低的金属材料作为布线或电极的材料。当采用由电阻值低的金属材料构成的源电极和漏电极与氧化物半导体膜直接接触的薄膜晶体管的结构时，有可能导致接触电阻增大。可以认为以下原因是导致接触电阻增大的要因之一在源电极和漏电极与氧化物半导体膜的接触面上形成肖特基结。再加上，在源电极和漏电极与氧化物半导体膜直接接触的部分中形成电容，并且频率特性(称为f特性)降低，有可能妨碍薄膜晶体管的高速工作。
发明内容
本发明的一个方式的目的之一在于提供一种在使用含有铟(In)、镓(Ga)、及锌 (Zn)的氧化物半导体膜的薄膜晶体管中，减少了源电极或漏电极的接触电阻的薄膜晶体管及其制造方法。此外，本发明的一个方式的目的之一还在于提高使用含有^ufei及Si的氧化物半导体膜的薄膜晶体管的工作特性或可靠性。另外，本发明的一个方式的目的之一还在于降低使用含有^ufei及Si的氧化物半导体膜的薄膜晶体管的电特性的不均勻性。尤其是，在液晶显示装置中，各元件间的不均勻性较大的情况下，有可能发生起因于该TFT特性的不均勻性的显示不均勻。此外，在包括发光元件的显示装置中，当以向像素电极流过一定的电流的方式设置的TFT (配置在驱动电路的TFT或向像素中的发光元件供给电流的TFT)的导通电流(IJ 的不均勻性较大时，有可能引起在显示画面中的亮度的不均勻。以上，本发明的一个方式的目的在于解决上述问题的至少一个。本发明的一个方式的要旨在于作为半导体层使用含有^Kfe1及Si的氧化物半导体膜，并且包括在半导体层与源电极层和漏电极层之间设置有缓冲层的反交错型(底栅结构)的薄膜晶体管。在本说明书中，将使用含有In、( 及Si的氧化物半导体膜形成的半导体层记作 “IGZ0半导体层”。源电极层与IGZO半导体层需要欧姆接触，并需要尽可能地降低该接触电阻。与此相同，漏电极层与IGZO半导体层需要欧姆接触，并需要尽可能地降低该接触电阻。由此，通过在源电极层和漏电极层与IGZO半导体层之间意图性地设置其载流子浓度高于IGZO半导体层的缓冲层来形成欧姆接触。作为缓冲层，使用具有η型导电型的金属氧化层。作为金属氧化层，可以使用氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡、氧化镓等。另外，也可以使用其载流子浓度比用于激活层的含有铟、镓及锌的氧化物半导体层高的含有铟、镓及锌的氧化物半导体层而代替金属氧化物层。另外，还可以使缓冲层含有赋予η型或P型的杂质元素。至于杂质元素，例如可以使用铟、镓、锌、镁、铝、钛、铁、锡、钙、钪、钇、锆、铪、硼、铊、锗、 铅等。通过将这些杂质元素等包含在缓冲层中，可以防止因成膜后的加热处理而从半导体层漏出氧。并且，通过杂质添加，可以提高金属氧化物中的载流子浓度。缓冲层用作η+层，还可以称为漏区或源区。根据本发明的一个方式的半导体装置具有薄膜晶体管，该薄膜晶体管包括栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的半导体层；半导体层上的具有η型导电型的缓冲层；以及缓冲层上的源电极层和漏电极层，其中半导体层是含有铟、镓、及锌的氧化物半导体层，缓冲层是金属氧化物层，并且半导体层与源电极层和漏电极层通过缓冲层电连接。根据本发明的一个方式的半导体装置具有薄膜晶体管，该薄膜晶体管包括栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的半导体层；半导体层上的具有η型导电型的缓冲层；以及缓冲层上的源电极层和漏电极层，其中半导体层是含有铟、镓、及锌的氧化物半导体层，半导体层在源电极层与漏电极层之间包括膜厚度薄的区域，缓冲层是金属氧化物层，并且半导体层与源电极层和漏电极层通过缓冲层电连接。在本发明的一个方式中，优选使用氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡或氧化镓作为金属氧化物层，特别优选的是氧化钛。
在上述结构中，还可以在半导体层与缓冲层之间设置载流子浓度高于半导体层且低于缓冲层的第二缓冲层。第二缓冲层用作η—层。作为第二缓冲层，可以使用包含h、Ga、 及Si的氧化物半导体层和金属氧化物层的混合层。作为包括在第二缓冲层中的金属氧化物层，可以使用与能够用于缓冲层的金属氧化物层相同材料。含有In、Ga、及Si的氧化物半导体膜(IGZ0膜)具有空穴迁移率随着载流子浓度的升高而升高的特性。因此，含有In、Ga、及Si的氧化物半导体膜的载流子浓度与空穴迁移率的关系成为如图27所示那样。在本发明的一个方式中，适用于半导体层的沟道的 IGZO膜的载流子浓度范围(沟道用浓度范围1)优选为低于lX1017atOmS/Cm3(更优选为 lXlOnatoms/cm3以上)。另一方面，在将IGZO膜用作缓冲层的情况下，IGZO膜的载流子浓度范围(缓冲层浓度范围2)优选为1 X 1018atoms/cm3以上(更优选为1 X 1022atoms/cm3 以下)。上述IGZO膜的载流子浓度是在用作半导体层的情况下，在室温下，并在没有施加源极电压、漏极电压、以及栅电压的条件下的值。当用作沟道的IGZO膜的载流子浓度范围超过上述范围时，有可能使薄膜晶体管变成常开启。所以，通过将本发明的一个方式的载流子浓度范围的IGZO膜用作半导体层的沟道，可以形成可靠性更高的薄膜晶体管。另外，优选使用钛膜作为源电极层和漏电极层。例如，当使用钛膜、铝膜、钛膜的叠层时，电阻低且在铝膜中不容易产生小丘。根据本发明的一个方式的半导体装置的制造方法包括如下步骤在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成具有η型导电型的缓冲层；在缓冲层上形成源电极层和漏电极层，其中使用含有铟、镓、 及锌的氧化物半导体膜形成半导体层，使用金属氧化物层形成缓冲层，并且通过缓冲层将半导体层电连接到源电极层和漏电极层。可以在不暴露于大气的情况下，连续地形成栅极绝缘层、半导体层、具有η型导电型的缓冲层、以及源电极层和漏电极层。通过进行连续形成，可以减轻因成为碎屑的大气中的杂质混入到界面而引起的不良。栅极绝缘层、半导体层、具有η型导电型的缓冲层、以及源电极层和漏电极层采用溅射法形成即可。优选在氧气氛下(或氧90%以上、稀有气体(氩或氦)10%以下)形成栅极绝缘层和半导体层，并在稀有气体(氩或氦)气氛下形成具有η型导电型的缓冲层。通过如上所述那样使用溅射法进行连续的形成，生产率提高并且薄膜界面的可靠性稳定。另外，通过在氧气氛下形成栅极绝缘层和半导体层来使其含有多的氧，可以减轻由于劣化而导致的可靠性的降低、或薄膜晶体管的特性向常开启一侧漂移等。根据本发明的一个方式的半导体装置的制造方法包括如下步骤在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成具有η型导电型的缓冲层；在缓冲层上形成源电极层和漏电极层，其中使用含有铟、镓、 及锌的氧化物半导体层形成半导体层，使用金属氧化物层形成缓冲层，通过缓冲层将半导体层电连接到源电极层和漏电极层，并且不暴露于大气地连续形成栅极绝缘层、半导体层、 缓冲层、源电极层、以及漏电极层。根据本发明的一个方式，可以得到一种光电流少，寄生电容小并且开关比高的薄膜晶体管，而可以制造具有良好的动态特性的薄膜晶体管。所以，可以提供具有高电特性且可靠性好的薄膜晶体管的半导体装置。
图IA至ID是说明根据本发明的一个方式的半导体装置的图；图2A及2B是说明根据本发明的一个方式的半导体装置的图；图3A至3G是说明根据本发明的一个方式的半导体装置的制造方法的图；图4A至4D是说明根据本发明的一个方式的半导体装置的制造方法的图；图5A和5B是说明根据本发明的一个方式的半导体装置的图；图6A和6B是说明根据本发明的一个方式的半导体装置的图；图7A和7B是说明根据本发明的一个方式的半导体装置的图；图8是说明根据本发明的一个方式的半导体装置的图；图9A、9B是说明根据本发明的一个方式的半导体装置的图；图IOA至IOD是说明根据本发明的一个方式的半导体装置的制造方法的图；图11是说明根据本发明的一个方式的半导体装置的图；图12是说明根据本发明的一个方式的多室型的制造装置的俯视示意图；图13A和13B是说明根据本发明的一个方式的显示装置的框图的图；图14是说明根据本发明的一个方式的信号线驱动电路的结构的图；图15是说明根据本发明的一个方式的信号线驱动电路的工作的时序图；图16是说明根据本发明的一个方式的信号线驱动电路的工作的时序图；图17是说明根据本发明的一个方式的移位寄存器的结构的图；图18是说明图17所示的触发器的连接结构的图；图19A和19B是说明根据本发明的一个方式的有源矩阵型的液晶显示装置的图；图20A至20C是说明根据本发明的一个方式的液晶显示面板的图；图21是说明根据本发明的一个方式的液晶显示模块的图；图22A和22B是说明根据本发明的一个方式的有源矩阵型的发光显示装置的图；图23是说明图22A和22B所示的发光显示装置的等效电路的图；图24A至24C是说明根据本发明的一个方式的发光元件的结构的图；图25A和25B是说明根据本发明的一个方式的发光显示面板的图；图沈是说明根据本发明的一个方式的有源矩阵型的电子纸的图；图27是说明包含In、Ga、及Si的氧化物半导体膜的载流子浓度和空穴迁移率的关系的图；图28A和^B是说明电子纸的使用方式的例子的图；图四是示出电子书籍的一个例子的外观图；图30A和30B是示出电视装置及数码相框的例子的外观图；图31A和31B是示出游戏机的例子的外观图；图32是示出移动电话机的一个例子的外观图。
具体实施例方式下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略其重复说明。实施方式1在本实施方式中，使用图IA至4D对薄膜晶体管及其制造工序进行说明。在图IA和图IB以及图2A和图2B中示出本实施方式的底栅结构的薄膜晶体管 170a、170b、以及170c。图IA为平面图，图IB是沿着图IA中的线A1-A2的截面图。图IC 为平面图，图ID是沿着图IC中的线B1-B2的截面图。图2A为平面图，图2B是沿着图2A 中的线C1-C2的截面图。在图IA和ID中，设置有在衬底100上具有栅电极层101、栅极绝缘层102、半导体层103、具有η型导电型的缓冲层l(Ma、104b、源电极层或漏电极层10fe、105b的薄膜晶体管 170a 或 170b。作为半导体层103使用含有In、Ga、及Si的氧化物半导体膜，并通过在源电极层或漏电极层105110 与为IGZO半导体层的半导体层103之间意图性地设置载流子浓度比半导体层103高的缓冲层l(Ma、104b，来形成欧姆接触。为了降低薄膜晶体管的电特性的不均勻性，包含h、Ga、及Si的氧化物半导体层优选处于非晶状态。作为缓冲层l(Ma、104b，使用具有η型导电型的金属氧化物层。作为金属氧化物层，可以使用氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡、氧化镓等。 另外，也可以使用载流子浓度比半导体层103高的含有铟、镓、及锌的氧化物半导体层而代替金属氧化物层。另外，还可以使缓冲层含有赋予η型或ρ型导电型的杂质元素。至于杂质元素，例如可以使用铟、镓、锌、镁、铝、钛、铁、锡、钙等。通过将这些杂质元素等包含在缓冲层中，可以防止因成膜后的加热处理而从半导体层漏出氧。并且，通过杂质添加，可以提高金属氧化物中的载流子浓度。缓冲层104a、104b用作η+层，也可以称为漏区或源区。图1Α、1Β的薄膜晶体管170a是使用不同掩模对缓冲层104a、104b与源电极层或漏电极层105a、10 进行蚀刻加工的例子，缓冲层104a、104b与源电极层或漏电极层105a、 105b的形状不同。图1C、1D的薄膜晶体管170b是使用相同掩模对缓冲层l(Ma、104b与源电极层或漏电极层105a、10 进行蚀刻加工的例子，缓冲层104a、104b与源电极层或漏电极层105a、 105b的形状相同。另外，图1A、IB、1C、ID的薄膜晶体管170a、170b是在半导体层103上，源电极层或漏电极层105110 的端部与缓冲层104a、104b的端部不一致，而露出有缓冲层104a、104b 的一部分的例子。另一方面，图2A、2B的薄膜晶体管170c是使用相同掩模对半导体层103和缓冲层 104a、104b进行蚀刻加工的例子，并半导体层103与缓冲层l(Ma、104b的端部一致。另外，图2A、2B的薄膜晶体管170c是在半导体层103上，源电极层或漏电极层105a、10 的端部与缓冲层l(Ma、104b的端部也一致的例子。此外，图11示出源电极层或漏电极层为叠层结构的薄膜晶体管170d。薄膜晶体管171d包括源电极层或漏电极层10fel、10fe2、10fe3的叠层、以及源电极层或漏电极层 105blU05b2U05b3的叠层。例如，可以使用钛膜作为源电极层或漏电极层10fel、l(^bl， 使用铝膜作为10^12、10恥2，并使用钛膜作为10^13、10恥3。在薄膜晶体管170d中，将源电极层或漏电极层10fel、l(^b 1用作蚀刻停止层，利用湿蚀刻形成源电极层或漏电极层10^12、10^13、10恥2、10恥3。使用与上述湿蚀刻相同的掩模，利用干蚀刻形成源电极层或漏电极层10如1、10恥1、缓冲层l(Ma、104b。因此，源电极层或漏电极层105al与缓冲层10 的端部、源电极层或漏电极层 105bl与缓冲层104b的端部分别一致，并且与源电极层10fel、l(^bl相比，源电极层或漏电极层10^12、10^13、源电极层或漏电极层10恥2、10恥3的端部缩退。由此，当用于源电极层和漏电极层的导电膜、以及缓冲层和半导体层在蚀刻工序中选择比低时，层叠用作蚀刻停止层的导电膜并在其他的蚀刻条件下进行多次蚀刻工序即可。使用图3A至3G说明图1A、IB的薄膜晶体管170a的制造方法。在衬底100上形成栅电极层101、栅极绝缘层102、以及半导体膜111 (参照图3A)。 衬底100除了可以使用通过熔化方法或浮法(float method)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、硼硅酸铝玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘膜的衬底。衬底100的尺寸可以采用320mmX400mm、370mmX470mm、 550mmX650mm、600mmX 720mm、680mmX880mm、730mmX 920mm、1000mmX 1200mm、 IlOOmmX 1250mm、1150mmX 1300mm 1500mmX1800mm、1900mmX 2200mm、2160mmX 2460mm、 2400mm X 2800mm、或 2850mm X 3050mm 等。另外，还可以在衬底100上形成绝缘膜作为基底膜。至于基底膜，可以利用CVD法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成即可。栅电极层101使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料形成。栅电极层101可以通过利用溅射法或真空蒸镀法在衬底100上形成导电膜，并在该导电膜上利用光刻技术或喷墨法形成掩模，并使用该掩模对导电膜进行蚀刻而形成。另外，可以利用喷墨法喷射银、金、铜等的导电纳米膏并进行焙烧来形成栅电极层101。另外，作为用来提高栅电极层101的紧密性以及防止向衬底或基底膜的扩散的阻挡层金属，可以将上述金属材料的氮化物膜设置在衬底100和栅电极层101之间。另外，栅电极层101可以是单层结构或叠层结构，例如可以从衬底100 —侧使用钼膜和铝膜的叠层、钼膜和铝和钕的合金膜的叠层、 钛膜和铝膜的叠层、钛膜、铝膜以及钛膜的叠层等。注意，因为在栅电极层101上形成半导体膜或布线，为了防止断裂优选对其进行加工以使其端部形成为锥形。栅极绝缘层102以及半导体膜111可以在不暴露于大气的条件下连续地形成。当连续地形成时，可以在不被大气成分或悬浮于大气中的杂质元素污染的状态下形成各个叠
层界面。
在有源矩阵型的显示装置中，构成电路的薄膜晶体管的电特性重要，该电特性左右显示装置的性能。尤其是，在薄膜晶体管的电特性之中阈值电压(Vth)重要。即使在场效应迁移率高的情况下，当阈值电压值高、或阈值电压值为负时，作为电路的控制也很困难。 在薄膜晶体管的阈值电压值高并且阈值电压的绝对值大的情况下，驱动电压低的情况下薄膜晶体管不能起到开关功能，有可能成为负载。另外，当阈值电压值为负时，即使在栅极电压为OV的情况下，在源电极和漏电极之间也有电流产生，容易变成所谓的常开启状态。在η沟道型的薄膜晶体管的情况下，优选的是，只有对栅电压施加正的电压才形成沟道，而产生漏极电流的晶体管。只有提高驱动电压才形成沟道的晶体管、或即使在负的电压状态下也能形成沟道而产生漏极电流的晶体管不适于用于电路的薄膜晶体管。所以，优选的是，以使用含有h、Ga、以及Si的氧化物半导体膜的薄膜晶体管的栅极电压尽可能地近于OV的正的阈值电压形成沟道。可以认为氧化物半导体层的界面，即氧化物半导体层和栅极绝缘层的界面对薄膜晶体管的阈值电压值产生大的影响。从而，通过在清洁的状态下形成这些界面，可以提高薄膜晶体管的电特性并防止制造工序的复杂化，而实现具备量产性和高性能的双方的薄膜晶体管。尤其是，当在氧化物半导体层和栅极绝缘层之间的界面中存在有大气中的水分时，这导致薄膜晶体管的电特性的恶化、阈值电压的不均勻、容易成为常开启等的问题。通过连续形成氧化物半导体层和栅极绝缘层，可以去除这些氢化合物。因此，通过在减压下使用溅射法不暴露于大气并连续地形成栅极绝缘层102和半导体膜111，可以实现具有良好的界面、漏电流低、并电流驱动能力高的薄膜晶体管。另外，优选在氧气氛下(或氧90%以上、稀有气体(氩)10%以下)形成栅极绝缘层102和为包含h、Ga、及Si的氧化物半导体膜的的半导体膜111。如上所述通过使用溅射法连续地形成膜，提高生产性并薄膜界面的可靠性稳定。 另外，通过在氧气氛下形成栅极绝缘层和半导体层并使其包含多的氧，可以减轻因恶化而导致的可靠性的降低且薄膜晶体管的常开启。栅极绝缘层102可以通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜来形成。图2A、2B所示的薄膜晶体管170c是层叠栅极绝缘层102的例子。栅极绝缘层102可以通过依次层叠氮化硅膜或氮氧化硅膜以及氧化硅膜或氧氮化硅膜来形成。注意，可以不使栅极绝缘层具有两层结构，而从衬底一侧依次层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、氮化硅膜或氮氧化硅膜的三层来形成栅极绝缘层。 此外，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜的单层来形成栅极绝缘层。此外，也可以通过等离子体CVD法在栅电极层101上形成氮化硅膜并通过溅射法在氮化硅膜上层叠氧化硅膜作为栅极绝缘层102。也可以通过等离子体CVD法在栅电极层 101上依次层叠氮化硅膜和氧化硅膜并通过溅射法在氧化硅膜上层叠氧化硅膜。在此，氧氮化硅膜是指在其组成中氧含量多于氮含量的，并且其是指在其浓度范围中包含55原子％至65原子％的氧、1原子％至20原子％的氮、25原子％至35原子％的 Si以及0. 1原子％至10原子％的氢。此外，氮氧化硅膜是指在其组成中氮含量多于氧含量的，并且其是指在其浓度范围中包含15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的Si以及15原子％至25原子％的氢。此外，作为栅极绝缘层102，也可以使用铝、钇、镁或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种以上的化合物的化合物。此外，也可以使栅极绝缘层102包含氯、氟等卤素。将栅极绝缘层102中的卤素的浓度设定为在浓度峰值上为1 X lO^toms/cm3以上且1 X 102°atomS/Cm3以下即可。形成包含In、( 及Si的氧化物半导体膜作为半导体膜111。半导体膜111的蚀刻后的膜厚薄的区域的厚度优选为2nm以上且200nm以下(优选的是20nm以上且150nm 以下)。例如，使用溅射法形成厚度是50nm的含有In、Ga及Si的氧化物半导体膜作为半导体膜111。作为具体条件例，举出可以使用直径是8英寸的包含Irufe及Si的氧化物半导体靶子，将衬底和靶子之间的距离设定为170mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，并且在氩或氧气氛下形成膜。另外，当使用脉冲直流(DC)时，可以减少碎屑，并且膜厚分布也均勻，所以这是优选的。接着，使用掩模113并通过蚀刻来加工半导体膜111，而形成半导体层103 (参照图 3B)。通过光刻技术或液滴喷射法形成掩模113，并且使用该掩模113对半导体膜111进行蚀刻，来可以形成半导体层103。通过将半导体层103的端部蚀刻为锥形，可以防止因水平差形状导致的布线的破 m农。接着，在栅极绝缘层102、半导体层103上形成具有η型导电型的金属氧化物膜 114(参照图3C)。在具有η型导电型的金属氧化物膜114上形成掩模116。通过光刻技术或喷墨法形成掩模116。使用掩模116对具有η型导电型的金属氧化物膜114进行蚀刻来进行加工，而形成具有η型导电型的金属氧化物膜115 (参照图3D)。将具有η型导电型的金属氧化物膜115的厚度设定为2nm以上且IOOnm以下(优选的是20nm以上且50nm以下)即可。具有η型导电型的金属氧化物膜114优选在稀有气体(优选的是氩)气氛下形成。在此，作为金属氧化物膜114使用氧化钛膜。作为其蚀刻方法的一例，可以使用被稀释的氢氟酸、盐酸、硫酸或以1 1 5的体积比混合氨水、过氧化氢水和纯净水的溶液作为蚀刻剂。作为半导体膜111、具有η型导电型的金属氧化物膜115等的除了溅射法以外的其它成膜方法，可以使用脉冲激光蒸镀法(PLD法)及电子束蒸镀法等的气相法。在容易控制材料的组成的观点来看，优选使用气相法中的PLD法，并且在量产性的观点来看，如上所述优选使用溅射法。在具有η型导电型的金属氧化物膜115上形成导电膜117(参照图3E)。优选使用铝、铜或者添加有耐热性提高元素如硅、钛、钕、钪、钼、或小丘防止元素的铝合金的单层或者叠层形成导电膜117。另外，也可以采用如下叠层结构使用钛、钽、 钼、钨或这些元素的氮化物形成接触于具有η型导电型的金属氧化物膜一侧的膜，并且在其上形成铝或铝合金。进而，也可以采用使用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面及下面的结构。在此，作为导电膜117，使用钛膜、铝膜及钛膜的叠层导电膜。可以以过氧化氢水或加热盐酸为蚀刻剂来对该叠层导电膜进行蚀刻。当使用钛膜、铝膜及钛膜的叠层时，电阻低且在铝膜中不容易产生小丘。
通过溅射法、真空蒸镀法形成导电膜117。另外，也可以通过使用银、金、铜等的导电纳米膏，并利用丝网印刷法、喷墨法等来进行喷射并焙烧来形成导电膜117。接着，在导电膜117上形成掩模118。通过使用掩模118对导电膜117进行蚀刻和分离，来形成源电极层或漏电极层10fe、105b(参照图3F)。因为当如本实施方式的图3F 所示对导电膜117进行湿蚀刻时，导电膜117被各向同性地蚀刻，所以源电极层或漏电极层 105aU05b的端部与掩模118的端部不一致并更缩退。接着，使用掩模118对具有η型导电型的金属氧化物膜115进行蚀刻，来形成缓冲层l(Ma、104b(参照图3G)。注意，虽然也根据蚀刻条件，但是在具有η型导电型的金属氧化物膜115的蚀刻工序中，半导体层103的露出区域的一部分也有可能被蚀刻。在此情况下，虽然未图示，但是缓冲层104a、104b之间的半导体层103的沟道区域成为膜厚薄的区域。注意，因为在本实施方式中分别进行缓冲层l(Ma、104b的形成和源电极层及漏电极层10fe、105b的形成，所以可以容易控制缓冲层 104a、104b和源电极层及漏电极层10fe、105b的端部中的不重叠的部分的区域的长度。进而，也可以对半导体层103进行等离子体处理。通过进行等离子体处理，可以恢复因半导体层103的蚀刻导致的损伤。等离子体处理优选在02、队0、更优选的是包含氧的 N2、He、Ar气氛下进行。另外，也可以在上述气氛上加上C12、CF4的气氛下进行处理。注意， 等离子体处理优选以无偏压进行。半导体层103上的源电极层或漏电极层105110 的端部和缓冲层104a、104b的端部不一致而离开，在源电极层或漏电极层10fe、105b的端部的外侧形成有缓冲层104a、 104b的端部。然后，去除掩模118。通过上述工序，可以形成薄膜晶体管170a。接着，图4A至4D表示图1C、1D所示的薄膜晶体管170b的制造工序。图4A表示在图:3B的工序中去除掩模113的状态。在半导体层103上依次层叠具有η型导电型的金属氧化物膜114和导电膜121 (参照图4Β)。在此情况下，可以通过溅射法不暴露于大气并连续地形成具有η型导电型的金属氧化物膜114和导电膜121。在具有η型导电型的金属氧化物膜114和导电膜121上形成掩模122，并且使用掩模122对导电膜121进行湿蚀刻而加工，而形成源电极层或漏电极层10fe、105b(参照图 4C)。接着，对具有η型导电型的金属氧化物膜114进行干蚀刻而加工，来形成缓冲层 l(Ma、104b(参照图4D)。如图4A至4D所示，当作为用于形成缓冲层l(Ma、104b的蚀刻和用于形成源电极层或漏电极层10fe、105b的蚀刻使用相同掩模时，可以减少掩模数目，因此可以实现工序的简略化和低成本化。也可以在薄膜晶体管170a、170b上形成绝缘膜作为保护膜。可以与栅极绝缘层同样地形成保护膜。注意，因为保护膜用于防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。例如，在薄膜晶体管170a、170b上形成氧化硅膜和氮化硅膜的叠层作为保护膜即可。另外，优选在形成半导体层103之后进行加热处理。加热处理只要是成膜之后就可以在任何工序中进行，但是可以在刚形成膜之后、导电膜117的形成之后、保护膜的形成之后等进行。另外，也可以兼作其他加热处理进行。另外，将加热温度设定为300°C以上且400°C以下，优选地设定为350°C即可。在如图2所示那样连续形成半导体层103及缓冲层l(Ma、104b的情况下，也可以在进行叠层之后进行加热处理。加热处理还可以以与半导体层103和缓冲层104a、104b不同工序进行多次。通过源电极层或漏电极层105a、105b的端部和缓冲层104a、104b的端部不一致而成为离开的形状，源电极层或漏电极层10fe、105b的端部离开，而可以防止源电极层或漏电极层105110 之间的漏电流、短路。因此，可以制造可靠性高且耐压高的薄膜晶体管。另外，也可以如图2A、2B的薄膜晶体管170c那样采用使缓冲层l(Ma、104b的端部和源电极及漏电极的端部一致的形状。当使用干蚀刻进行用于形成源电极层或漏电极层 105aU05b的蚀刻及用于形成缓冲层104a、104b的蚀刻时，可以形成为如图2A、2B的薄膜晶体管171c那样的形状。另外，通过以源电极及漏电极为掩模对具有η型导电型的金属氧化物膜114进行蚀刻而形成缓冲层l(Ma、104b，也可以形成为如图2A、2B的薄膜晶体管170c 那样的形状。当采用不设置缓冲层(具有η型导电型的金属氧化物层)的栅电极层、栅绝缘层、 半导体层(含有In、Ga以及Si的氧化物半导体层)、源电极层和漏电极层的叠层结构时， 栅电极层和源电极层或漏电极层之间的距离变近而导致在其之间产生的寄生电容增加。并且，该寄生电容的增加随着半导体层的薄膜化变得更显著。在本实施方式中，由于薄膜晶体管采用设置具有η型导电型的金属氧化物层那样的载流子浓度高的缓冲层的栅电极层、栅极绝缘层、半导体层、缓冲层、源电极层和漏电极层的叠层结构，所以即使半导体层的厚度薄也可以抑制寄生电容。根据本实施方式可以得到光电流少、寄生电容小、开关比高的薄膜晶体管，而可以制造具有良好的工作特性的薄膜晶体管。因此，可以提供具有电特性高并可靠性好的薄膜晶体管的半导体装置。实施方式2本实施方式是根据本发明的一个方式的多栅结构的薄膜晶体管的例子。从而，除了栅电极层以外可以与实施方式1同样，因此省略与实施方式1相同的部分、具有与实施方式1同样的功能的部分及工序的重复说明。在本实施方式中，使用图5Α和5Β、图6Α和6Β、图7Α和7Β说明用于半导体装置的
薄膜晶体管。图5Α是表示薄膜晶体管171a的平面图，而图5B相当于沿线E1-E2的薄膜晶体管 171a的截面图。如图5A、5B所示，在衬底150上设置有包括栅电极层151a、151b、半导体层153a、 153b、缓冲层lMa、154b、lMc、源电极层或漏电基层15fe、155b的多栅结构的薄膜晶体管 171a。半导体层153a、15 是包含Irufei及Si的氧化物半导体层，而缓冲层15 、巧4b、 15 是具有η型导电型的金属氧化物层。用作源区或漏区(η+层)的缓冲层15^、lMb、 154c的载流子浓度高于半导体层153a、153b的载流子浓度。半导体层153a的一侧和半导体层15 的一侧隔着缓冲层15 而彼此电连接，并且半导体层153a的另一侧隔着缓冲层15 电连接到源电极层或漏电极层155a，半导体层 153b的另一侧隔着缓冲层154b电连接到源电极层或漏电极层15恥。图6A及6B表示另一结构的多栅结构的薄膜晶体管171b。图6A是表示薄膜晶体管171b的平面图，而图6B相当于沿图6A中的线F1-F2的薄膜晶体管171b的截面图。图 6A及6B的薄膜晶体管171b中，在缓冲层15 上设置使用与源电极层或漏电极层155a、 15 相同工序形成的布线层156，并且半导体层153a和半导体层15 通过缓冲层15 和布线层156电连接。图7A及7B表示另一结构的多栅结构的薄膜晶体管171c。图7A是表示薄膜晶体管171c的平面图，而图7B相当于沿图7A中的线G1-G2的薄膜晶体管171c的截面图。图 7A及7B中的薄膜晶体管171c是形成半导体层153a和半导体层15 作为连续的一层半导体层153的例子。半导体层153设置得通过栅极绝缘层152跨越栅极层151a、151b。如上所述，在根据本发明的一个方式的多栅结构的薄膜晶体管中，既可以连续地设置形成在各栅电极层上的半导体层，又可以隔着缓冲层及布线层等并电连接多个半导体层地设置此。根据本发明的一个方式的多栅结构的薄膜晶体管的截止电流少，因此包括这种薄膜晶体管的半导体装置可以赋予高电特性及高可靠性。虽然在本实施方式中表示具有两个栅电极层的双栅结构的例子作为多栅结构，但是本发明也可以用于具有更多的栅电极层的三栅结构等。实施方式3本实施方式是在根据本发明的一个方式的薄膜晶体管中层叠缓冲层的例子。从而，其他工序可以与实施方式1或实施方式2同样的进行，因此省略与实施方式1或实施方式2相同的部分、具有同样的功能的部分及工序的重复说明。在本实施方式中，使用图8说明用于半导体装置的薄膜晶体管173。如图8所示，在衬底100上设置有包括栅电极层101、半导体层103、缓冲层106a、 106b、缓冲层104a、104b、源电极层或漏电极层10fe、105b的薄膜晶体管173。在本实施方式的薄膜晶体管173中，在半导体层103和缓冲层104a、104b之间分别设置有缓冲层106a、106b作为第二缓冲层。半导体层103是包含h、fei及Si的氧化物半导体层，缓冲层104a、104b是金属氧化物层，并且缓冲层106a、106b是包含h、fei及Si的氧化物半导体层和金属氧化物层的混合层。通过利用金属氧化物靶子和包含In、Ga及Si的氧化物半导体靶子进行的双溅射， 可以形成缓冲层106a、106b。作为金属氧化物层，可以使用氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡、氧化镓等，特别优选的是氧化钛。另外，可以使缓冲层 104a、104b、106a、10 含有η型或ρ型的杂质元素。至于杂质元素，例如可以举出铟、镓、 锌、镁、铝、钛、铁、锡、钙、钪、钇、锆、铪、硼、铊、锗、铅等。通过使用不同种类的金属，可以提高金属氧化物中的载流子浓度。设置在半导体层103和缓冲层104a、104b之间的第二缓冲层(缓冲层106a、106b) 的载流子浓度高于半导体层103的载流子浓度，并低于缓冲层104a、104b的载流子浓度。缓冲层104a、104b用作η+层，而第二缓冲层(缓冲层106aU06b)用作rT层。如上所述，设置在半导体层和源电极层或漏电极层之间的缓冲层可以采用叠层结构，而控制其载流子浓度以使其从半导体层向源电极层或漏电极层上升。根据本发明的一个方式的具有叠层缓冲层的薄膜晶体管的截止电流少，因此包括这种薄膜晶体管的半导体装置可以赋予高电特性及高可靠性。另外，通过使载流子密度从半导体层103向源电极层或漏电极层上升地形成倾斜，可以降低半导体层103和源电极层或漏电极层之间的接触电阻。另外，通过设置第二缓冲层，更可以缓和集中在源电极层或漏电极层与半导体层103之间的接合界面中的电场。本实施方式可以与其他实施方式适当地组合来实施。实施方式4本实施方式是与实施方式1中的薄膜晶体管的形状及制造方法的一部分不同的例子。从而，除此以外的结构可以与实施方式1同样，因此省略与实施方式1相同的部分、 具有与实施方式1同样的功能的部分及工序的重复说明。在本实施方式中，使用图9A至图IOD说明用于显示装置的薄膜晶体管174及其制造工序。图9A相当于薄膜晶体管174的平面图，而图9B及图IOA至IOD相当于沿图9A中的线D1-D2的薄膜晶体管及其制造工序的截面图。如图9A、9B所示，在衬底100上设置有包括栅电极层101、半导体层103、缓冲层 l(Ma、104b、源电极层或漏电极层105110 的薄膜晶体管174。半导体层103是包含h、fei及Si的氧化物半导体层，缓冲层104a、104b是具有η 型导电型的金属氧化物层。用作源区或漏区(η+层)的缓冲层104a、104b的载流子浓度比半导体层103高。半导体层103隔着缓冲层10 电连接到源电极层或漏电极层105a，并且隔着缓冲层104b电连接到源电极层或漏电极层10 。使用图IOA至IOD说明薄膜晶体管174的制造工序。在衬底100上形成栅电极层 101。接着，在栅电极层101上依次形成栅极绝缘层102、包含^Kfei及的氧化物半导体膜的半导体膜131、具有η型导电型的金属氧化物膜132、导电膜133(参照图10A)。可以不暴露于大气并连续地形成栅极绝缘层102、包含h、fei及Si的氧化物半导体膜的半导体膜131、具有η型导电型的金属氧化物膜132、导电膜133。因为通过不暴露于大气并连续地形成膜，可以在不被大气成分或悬浮于大气中的杂质元素污染的状态下形成各个叠层界面，所以可以降低薄膜晶体管的特性不均勻性。在本实施方式中，表示使用高级灰度掩模进行曝光以形成掩模135的例子。形成抗蚀剂以形成掩模135。作为抗蚀剂，可以使用正性抗蚀剂或负性抗蚀剂。在此，使用正性抗蚀剂进行表示。接着，作为光掩模使用多级灰度掩模，并且对抗蚀剂照射光，而对抗蚀剂进行曝光。多级灰度掩模指的是以曝光部分、中间曝光部分以及未曝光部分可以进行三级的曝光的掩模，并且通过一次的曝光及显影工序，可以形成具有多个(典型地具有两个)厚度区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减曝光掩模的数目。作为多级灰度掩模的代表例，具有灰色调掩模以及半色调掩模。灰色调掩模由透光衬底、形成在其上的遮光部及衍射光栅构成。在遮光部中，光透过率为0%。另一方面，衍射光栅可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光透过率。注意，可以使用具有周期性的狭缝、 点、网眼以及具有非周期性的狭缝、点、网眼的双方作为衍射光栅。作为透光衬底，可以使用石英等的透光衬底。遮光部及衍射光栅可以使用铬或氧化铬等的吸收光的遮光材料形成。在对灰色调掩模照射曝光光线的情况下，在遮光部中，光透过率为0%，而在没设置有遮光部及衍射光栅的区域中，光透过率为100%。另外，在衍射光栅中，可以以10%至 70%的范围内调整光透过率。通过调整衍射光栅的狭缝、点或网眼的间隔及栅距，可以调整衍射光栅中的光透过率。半色调掩模由透光衬底、形成在其上的半透过部以及遮光部构成。作为半透过部， 可以使用MoSiN、MoSi、M0SiO、M0SiON、CrSi等。遮光部可以使用铬或氧化铬等的吸收光的遮光材料形成。在对半色调掩模照射曝光光线的情况下，在遮光部中，光透过率为0%，而在没设置有遮光部及半透过部的区域中，光透过率为100%。另外，在半透过部中，可以以10%至 70%的范围内调整光透过率。半透过部中的光透过率可以根据半透过部的材料调整。通过使用多级灰度掩模来进行曝光之后进行显影，如图IOB所示可以形成具有膜厚不同的区域的掩模135。接着，使用掩模135对半导体膜131、金属氧化物膜132、导电膜133进行蚀刻并进行分离。其结果是，可以形成半导体层103、具有η型导电型的金属氧化物膜137及导电膜 138(参照图10B)。接着，对掩模135进行灰化。其结果，掩模的面积缩小并且其厚度减薄。此时，膜厚薄的区域的掩模的抗蚀剂(重叠于栅电极层101的一部分的区域)被去掉，而可以形成被分离的掩模139(参照图10C)。使用掩模139对导电膜138进行蚀刻，而形成源电极层或漏电极层10fe、105b。因为当如本实施方式所示对导电膜138进行湿蚀刻，导电膜138各向同性地被蚀刻，所以掩模139的端部和源电极层或漏电极层10fe、105b的端部不一致而其进一步缩退，而在源电极层或漏电极层10fe、105b的外侧突出具有η型导电型的金属氧化物膜137及半导体层 103。接着，使用掩模139对具有η型导电型的金属氧化物膜137进行蚀刻，而形成缓冲层 l(Ma、104b(参照图10D)。注意，在相对于半导体层103的金属氧化物膜137的蚀刻选择比小的情况下，当金属氧化物膜137被蚀刻时半导体层103的露出区域的一部分被蚀刻，而具有未图示的槽部。然后，去除掩模139。通过上述工序，可以制造如图9A、9B所示的薄膜晶体管174。如本实施方式所示，通过利用使用多级灰度掩模形成的具有多个(典型的是两个)厚度的抗蚀剂掩模，可以缩减抗蚀剂掩模数，因此可以实现工序的简化和低成本化。本实施方式可以与其他实施方式适当地组合来实施。实施方式5在此，表示至少不使栅极绝缘膜和氧化物半导体层的叠层接触于大气地进行连续成膜的反交错型薄膜晶体管的制造例子。在此，表示直至进行连续成膜的工序的工序，而作为后面的工序根据实施方式1至4中的任一个制造薄膜晶体管即可。在本说明书中，连续成膜是指如下状态在从利用溅射法进行的第一成膜工序到利用溅射法进行的第二成膜工序的一系列工序中，放置有被处理衬底的气氛不接触于大气等的污染气氛而一直控制为真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过进行连续成膜，可以避免水分等再附着于清净化的被处理衬底上而进行成膜。在相同处理室内进行从第一成膜工序到第二成膜工序的一系列工序的状态包括在本说明书中的连续成膜的范围内。另外，当在不同处理室内进行从第一成膜工序到第二成膜工序的一系列工序时， 在结束第一成膜工序之后，不接触于大气地在处理室之间进行衬底搬运，然后进行第二成膜，这个状态也包括在本说明书中的连续成膜的范围内。注意，在第一成膜工序和第二成膜工序之间具有衬底搬运工序、对准工序、缓冷工序或者加热或冷却衬底以将其设定为第二工序所需要的温度的工序等的状态也包括在本说明书中的连续成膜的范围内。但是在第一成膜工序和第二成膜工序之间具有清洗工序、湿蚀刻、抗蚀剂形成等的使用液体的工序的情况不包括在本说明书中的连续成膜的范围内。在不暴露于大气地进行连续成膜的情况下，优选使用如图12所示那样的多室型制造装置。在制造装置的中央部中设置有具有搬运衬底的搬运机构(典型的是搬运机械81) 的搬运室80，并且搬运室80联结有卡匣(cassette)室82，该卡匣室82设置收纳有搬入及搬出到搬运室80内的多个衬底的卡匣盒(cassette case) 0另外，搬运室80通过闸阀84至88分别连接到多个处理室。在此，表示五个处理室连接到上面形状是六角形的搬运室80的例子。另外，通过改变搬运室的上面形状，可以改变能够连接的处理室数。例如采用四角形则可以连接三个处理室，而采用八角形则可以连接七个处理室。在五个处理室中，将至少一个处理室设定为进行溅射的溅射处理室。至少在溅射处理室的处理室内部中，设置有溅射靶子、用于对靶子进行溅射的电力施加机构、气体导入单元、将衬底保持在预定位置的衬底支架等。另外，在溅射处理室中设置有控制处理室内的压力的压力控制单元以将溅射处理室内处于减压状态。溅射法包括如下方法作为溅射电源使用高频电源的RF溅射法、DC溅射法以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜，而DC溅射法主要用于形成金属膜。另外，也有可以设置材料不同的多个靶子的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同的材料膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置在使用磁控管溅射法的溅射装置中，在处理室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。作为溅射处理室，适当地使用上述多样的溅射法。另外，作为成膜方法具有反应溅射法、偏压溅射法在反应溅射法中，当进行成膜时使靶子物质和溅射气体成分起化学反应而形成这些化合物薄膜；而在偏压溅射法中，当进行成膜时对衬底也施加电压。另外，将在五个处理室中的其他处理室之一设定为在进行溅射之前进行衬底的预热等的加热处理室、在进行溅射之后冷却衬底的冷却处理室或进行等离子体处理的处理室。接着，说明制造装置的工作的一例。将容纳有使被成膜面朝向下面的衬底94的衬底卡匣设置在卡匣室82，并利用设置在卡匣室82中的真空排气单元使卡匣室处于减压状态。注意，预先对各处理室及搬运室 80的内部利用设置在它们中的真空排气单元进行减压。通过上述步骤，当在各处理室之间搬运衬底时可以不接触大气地维持清洁的状态。注意，在使被成膜面朝向下面的衬底94上预先至少设置有栅电极。例如，在衬底和栅电极之间也可以设置通过等离子体CVD法可以得到的氮化硅膜、氮氧化硅膜等的基底绝缘膜。在作为衬底94使用包含碱金属的玻璃衬底的情况下，基底绝缘膜具有如下作用 抑制因钠等的可动离子从衬底侵入到其上的半导体区域中而使TFT的电特性变化。在此，使用通过等离子体CVD法形成覆盖栅电极的氮化硅膜，以形成第一层的栅极绝缘膜的衬底。通过等离子体CVD法形成的氮化硅膜致密，并通过将它用作第一层的栅极绝缘膜可以抑制针孔等的产生。注意，虽然在此示出栅极绝缘膜是叠层的例子，但是不局限于此而也可以采用单层或三层以上的叠层。接着，开启闸阀83并利用搬运机械81从卡匣抽出第一个衬底94，开启闸阀84并将第一个衬底94搬运到第一处理室89中，并且关闭闸阀84。在第一处理室89中，利用加热器或灯加热对衬底进行加热来去除附着在衬底94上的水分等。特别是，因为当栅极绝缘膜包含水分时，有TFT的电特性变化的忧虑，所以进行溅射成膜之前的加热是有效的。注意，当在卡匣室82中设置衬底的阶段中充分地去除水分时，不需要进行该加热处理。此外，也可以在第一处理室89中设置等离子体处理单元，并对第一层的栅极绝缘膜的表面进行等离子体处理。另外，还可以在卡匣室82中设置加热单元并在卡匣室82中进行加热以去除水分。接着，开启闸阀84并利用搬运机械81将衬底搬运到搬运室80，开启闸阀85将衬底搬运到第二处理室90中，并且关闭闸阀85。在此，作为第二处理室90，采用使用RF磁控溅射法的溅射处理室。在第二处理室 90中，形成用作第二层的栅极绝缘膜的氧化硅膜(SiOx膜)。作为第二层的栅极绝缘膜， 除了氧化硅膜之外，还可以使用氧化铝膜(Al2O3膜)、氧化镁膜(MgOx膜)、氮化铝膜(AlNx 膜)、氧化钇膜(YOx膜)等。此外，也可以对第二层的栅极绝缘膜中添加少量的例如氟、氯等的卤素来将钠等的可动离子固定化。作为其方法，在处理室中引入包含卤素的气体进行溅射。但是，在引入包含卤素元素的气体的情况下，处理室的排气单元需要设置有除害装置。优选将使栅极绝缘膜包含的卤素元素的浓度设定为如下浓度通过使用SIMS ( 二次离子质谱分析计)的分析而可以得到的浓度峰值在lX1015cm_3以上且lX102°cm_3以下的范围内。在得到SiOx膜的情况下，可以采用如下方法作为靶子使用人工石英并使用稀有气体，典型地使用氩的溅射法；或作为靶子使用单晶硅并与氧气体起化学反应而得到SiOx 膜的反应溅射法。在此，为了使SiOx膜包含极多的氧，作为靶子使用人工石英，在只有氧的气氛下，或在氧为90%以上且Ar为10%以下的气氛下进行溅射，来形成具有过量的氧的 SiOx 膜。在形成SiOx膜之后，以不接触大气的方式开启闸阀85并利用搬运机械81将衬底搬运到搬运室80，开启闸阀86并将衬底搬运到第三处理室91中，并且关闭闸阀86。在此，作为第三处理室91，采用使用DC磁控溅射法的溅射处理室。在第三处理室 91中，形成包含Irufe及Si的氧化物半导体膜(IGZ0膜)作为半导体层。可以在稀有气氛下或氧气氛下使用包含In、( 及Si的氧化物半导体靶子进行成膜。在此，为了使IGZO 膜包含极多的氧，在只有氧的气氛下，或在氧为90%以上且Ar为10%以下的气氛下作为靶子使用包含^Kfe及Si的氧化物半导体，并进行采用脉冲DC溅射法的溅射，来形成具有过量的氧的IGZO膜。如上所述，通过以不接触大气的方式连续形成具有过量的氧的SiOx膜和具有过量的氧的IGZO膜，因为其彼此是具有过量的氧的膜所以可以使其界面状态稳定，并提高 TFT的可靠性。当在形成IGZO膜之前衬底接触于大气时，水分等附着在衬底上并对界面状态造成坏影响，因此有引起阈值的不均勻性、电特性退化、成为常开启状态的TFT等的忧虑。水分是氢化合物，而通过以不接触于大气的方式进行连续成膜，可以防止氢化合物存在于界面中。从而，通过进行连续成膜，可以减少阈值的不均勻性，防止电特性的退化，并且减少TFT移动到常开启一侧的状态，优选避免该移动。此外，也可以通过在第二处理室90的溅射处理室中设置人工石英的靶子和包含 In、( 及Si的氧化物半导体靶子的双方，并使用挡板按顺序层叠而进行连续形成，在相同的处理室中进行层叠。在靶子和衬底之间设置挡板，打开进行成膜的靶子的挡板，而关闭不进行成膜的靶子的挡板。在相同的处理室中进行层叠的优点是可减少所使用的处理室数并可以防止当在不同的处理室之间搬运衬底时微粒等附着在衬底上。接着，不使接触于大气地开启闸阀86并使用搬运机械81将衬底搬运到搬运室80。在不使用灰色调掩模的工序中，在此通过卡匣室从制造装置搬出衬底并使用光刻技术对具有过量的氧的IGZO膜进行构图。但是在使用灰色调掩模的工序中，继续进行以下所示的连续成膜。接着，不接触于大气地开启闸阀87，将衬底搬运到第四处理室92内，并且关闭闸阀87。在此，作为第四处理室92，采用使用DC磁控溅射法的溅射处理室。在第四处理室 92中，形成缓冲层。在此，表示形成氧化钛膜(TiOx膜)作为用于缓冲层的显示η型导电型的金属氧化物膜的例子。在第四处理室92的溅射处理室导入氧气体，并使用钛的靶子进行反应溅射法，而形成TiOx膜。也可以使用对钛靶子添加^ufei或Si的靶子。另外，也可以使用对钛靶子添加Mg或Al的靶子。该TiOx膜用作源区或漏区。另外，也可以在包含h、fei及Si的氧化物半导体膜和缓冲层之间通过连续成膜形成载流子浓度比半导体层高并载流子浓度比缓冲层低的第二缓冲层(n_层)。在作为第二缓冲层使用包含^、&及Si的氧化物半导体层和缓冲层的混合层的情况下，在同一处理室内设置包含^Wa及Si的氧化物半导体靶子和钛靶子的双方，使用挡板依次层叠进行连续成膜。首先，关闭钛靶子的挡板，形成包含^、(^及Si的氧化物半导体膜。接着，开启钛靶子的挡板，同时形成包含In、Ga及Si的氧化物半导体膜和TiOx。接着，通过关闭包含In、 Ga及Si的氧化物半导体的靶子的挡板，并形成TiOx膜，可以在半导体层上依次形成n_层、 n+层。接着，不接触大气地开启闸阀87并利用搬运机械81将衬底搬运到搬运室80，开启闸阀88将衬底搬运到第五处理室93中，并且关闭闸阀88。在此，作为第五处理室93，采用使用DC磁控溅射法的溅射处理室。在第五处理室 93中，形成成为源电极或漏电极的金属多层膜。在第五处理室93的溅射处理室中设置钛靶子和铝靶子的双方，并使用挡板按顺序层叠进行连续成膜来在同-个处理室中进行层叠。 在此，在钛膜上层叠铝膜，而且在铝膜上层叠钛膜。如上所述，在使用灰色调掩模的情况下，可以不接触于大气地连续形成具有过量的氧的SiOx膜、具有过量的氧的IGZO膜、金属氧化物膜和金属多层膜。特别是，可以将具有过量的氧的IGZO膜的界面状态更稳定化，提高TFT的可靠性。在IGZO膜的形成前后衬底接触于大气的情况下，水分等附着在衬底上，对界面状态造成坏影响，并且有引起阈值的不均勻，电特性的退化，成为常开启的TFT的状态等的忧虑。因为水分是氢化合物，所以通过不接触于大气地连续形成，可以防止氢化合物存在于IGZO膜的界面。从而，通过连续形成四个膜，可以减少阈值的不均勻性，防止电特性的退化，并且减少TFT移动到常开启一侧的状态，优选避免该移动。另外，通过不接触于大气地连续形成金属氧化物膜和金属多层膜，在金属氧化物膜和金属多层膜之间可以实现良好的界面状态，而可以降低接触电阻。另外，也可以不使用第四处理室92而在第五处理室93中连续形成TiOx膜和金属多层膜。在此情况下，通过使用挡板依次层叠而连续形成，在同一处理室内进行层叠。在此，使用挡板遮挡铝靶子，并导入氧气体进行反应溅射，而形成氧化钛膜(TiOx膜)。接着， 从第五处理室93排出氧气体而导入氩气体，进行溅射，以形成钛膜。接着，使用挡板遮挡钛靶子，在钛膜上层叠铝膜，然后使用挡板遮挡铝靶子，在铝膜上层叠钛膜。在相同的处理室中进行层叠的优点是可以减少所使用的处理室数并可以防止当在不同的处理室之间搬运衬底时微粒等附着在衬底上。在反复进行上述工序对卡匣盒内的衬底进行成膜处理，而结束多个衬底的处理之后，将真空状态的卡匣室暴露于大气并取出衬底及卡匣。另外，在第一处理室89中可以进行具有过量的氧的IGZO膜的形成之后的加热处理，具体而言可以进行300°C至400°C的加热处理，优选的是350°C以上的加热处理。通过进行该加热处理，可以提高反交错型薄膜晶体管的电特性。该加热处理只要在具有过量的氧的IGZO膜的成膜之后进行，则没有特别的限制，例如可以在刚形成具有过量的氧的IGZO膜之后或在刚形成金属多层膜之后进行该加热处理。接着，使用灰色调掩模对各叠层膜进行构图。即可以使用干蚀刻、湿蚀刻进行形成，又可以在多次蚀刻中分别选择性地进行蚀刻。在以下的工序中，根据上述实施方式4可以制造反交错型薄膜晶体管。虽然在此以多室方式的制造装置为例子进行说明，但是也可以使用串联联结溅射处理室的串列方式的制造装置来不接触于大气地进行连续成膜。此外，图12所示的装置中采用将被成膜面朝向下面，即采用所谓的朝下方式的处理室，但是也可以采用将衬底竖为垂直的纵向安装方式的处理室。纵向安装方式的处理室具有其占地面积比朝下方式的处理室小的优点，并且当使用因衬底的自重而会弯曲的大面积的衬底时是有效。实施方式6
在实施方式中，以下说明在同一衬底上至少制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子。根据实施方式1至4形成配置在像素部中的薄膜晶体管。此外，因为实施方式1 至实施方式4所示的薄膜晶体管是η沟道型TFT，所以将可以由η沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管相同的衬底上。图13Α示出有源矩阵型液晶显示装置的框图的一例。图13Α所示的显示装置在衬底5300上包括具有多个具备显示元件的像素的像素部5301 ；选择各像素的扫描线驱动电路5302 ；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。像素部5301 通过从信号线驱动电路5303在行方向上延伸地配置的多个信号线Sl-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在列方向上延伸地配置的多个扫描线Gl-Gn (不进行图示)与扫描线驱动电路5302连接，并具有对应于信号线Sl-Sm以及扫描线G1-&1配置为矩阵形的多个像素(未图示)。并且，各个像素与信号线Sj (信号线 Sl-Sm中任一)、扫描线Gi (扫描线Gl-Gn中任一)连接。此外，实施方式1至4所示的薄膜晶体管是η沟道型TFT，参照图14说明由η沟道型TFT构成的信号线驱动电路。图14所示的信号线驱动电路包括驱动器IC5601 ；开关群5602_1至5602_Μ ；第一布线5611 ；第二布线5612 ；第三布线5613 ；以及布线5621_1至5621_Μ。开关群5602_1 至5602_Μ分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管 5603c。驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线 5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线 5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管560 及第三薄膜晶体管5603c连接到三个信号线。例如，第J行的布线5621_J(布线5621_1至5621_ M中任一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管 5603b及第三薄膜晶体管5603c连接到信号线Sj-Ι、信号线Sj、信号线Sj+1。注意，对第一布线5611、第二布线5612、第三布线5613分别输入信号。注意，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与实施方式1至4所示的像素部相同的衬底上。因此，优选通过FPC等连接驱动器 IC5601 和开关群 5602_1 至 5602_M。接着，参照图15的时序图说明图14所示的信号线驱动电路的工作。注意，图15 的时序图示出选择第i列扫描线Gi时的时序图。再者，第i列扫描线Gi的选择期间被分割为第一子选择期间Tl、第二子选择期间T2及第三子选择期间T3。而且，图14的信号线驱动电路在其他列的扫描线被选择的情况下也进行与图15相同的工作。注意，图15的时序图示出第J行布线5621J分别通过第一薄膜晶体管5603a、第二薄膜晶体管560 及第三薄膜晶体管5603c连接到信号线Sj-Ι、信号线Sj、信号线Sj+Ι的情况。注意，图15的时序图示出第i列扫描线Gi被选择的时序、第一薄膜晶体管5603a 的导通·截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J行布线5621_J的信号5721_J。注意，在第一子选择期间Tl、第二子选择期间T2及第三子选择期间T3中，对布线 5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间Tl中输入到布线5621_J的视频信号输入到信号线Sj-Ι，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621J的视频信号输入到信号线Sj+Ι。再者，在第一子选择期间Tl、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为DataJ-I、DataJ、Data_j+l。如图15所示，在第一子选择期间Tl中，第一薄膜晶体管5603a导通，第二薄膜晶体管560 及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的DataJ-I通过第一薄膜晶体管5603a输入到信号线Sj-I。在第二子选择期间T2中，第二薄膜晶体管560 导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J 的DataJ通过第二薄膜晶体管560 输入到信号线Sj。第三子选择期间T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管560 截止。此时，输入到布线5621_J的DataJ+l通过第三薄膜晶体管5603c输入到信号线Sj+1。据此，图14的信号线驱动电路通过将一个栅极选择期间分割为三个来可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图14的信号线驱动电路可以将形成驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图14的信号线驱动电路可以提高可靠性、成品率等。注意，只要能够如图14所示，将一个栅极选择期间分割为多个子选择期间，并在各子选择期间中从某一个布线向多个信号线分别输入视频信号，就对于薄膜晶体管的配置、数量及驱动方法等没有限制。例如，当在三个以上的子选择期间的每一个期间中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用于控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，一个栅极选择期间优选分割为两个或三个子选择期间。作为另一个例子，也可以如图16的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间Tl、第二子选择期间Τ2、第三子选择期间Τ3。再者，图16的时序图示出选择第i列扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管560 的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序 5803c以及输入到第J行布线5621_J的信号5821_J。如图16所示，在预充电期间Tp中， 第一薄膜晶体管5603a、第二薄膜晶体管560 及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管560 及第三薄膜晶体管5603c分别输入到信号线Sj-Ι、信号线Sj、信号线Sj+Ι。在第一子选择期间Tl 中，第一薄膜晶体管5603a导通，第二薄膜晶体管560 及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的DataJ-I通过第一薄膜晶体管5603a输入到信号线Sj-I。在第二子选择期间T2中，第二薄膜晶体管5603b导通、第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的DataJ通过第二薄膜晶体管560 输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及
23第二薄膜晶体管560 截止。此时，输入到布线5621_J的DataJ+l通过第三薄膜晶体管 5603c输入到信号线Sj+1。据此，因为应用图16的时序图的图14的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图16中，使用相同的附图标记来表示与图15相同的部分，而省略相同的部分或具有相同的功能的部分的详细说明。此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接到一条线用的像素的晶体管的栅电极。而且，由于需要将一条线用的像素的晶体管一齐导通，因此使用能够产生大电流的缓冲器。参照图17和图18说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。图17示出移位寄存器的电路结构。图17所示的移位寄存器由多个触发器(触发器5701_1至5701_n)构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。说明图17的移位寄存器的连接关系。在图17的移位寄存器的第i级触发器5701_ i (触发器5701_1至5701_n中任一个)中，图18所示的第一布线5501连接到第七布线 5717_i-l,图18所示的第二布线5502连接到第七布线5717_i+l，图18所示的第三布线 5503连接到第七布线5717」，并且图18所示的第六布线5506连接到第五布线5715。此外，在奇数级的触发器中图18所示的第四布线5504连接到第二布线5712，在偶数级的触发器中其连接到第三布线5713，并且图18所示的第五布线5505连接到第四布线 5714。但是，第一级触发器5701_1的图18所示的第一布线5501连接到第一布线5711， 而第η级触发器5701_η的图18所示的第二布线5502连接到第六布线5716。注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715 也可以分别称为第一电源线、第二电源线。接着，图18示出图17所示的触发器的详细。图18所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意， 第一薄膜晶体管阳71、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、 第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管 5578是η沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。接着，下面示出图17所示的触发器的连接结构。第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线 5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线 5503。第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接到第五布线5505。第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。注意，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部分为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接部分为节点5544。注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线 5506也可以分别称为第一电源线、第二电源线。此外，也可以仅使用实施方式1至4所示的η沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至4所示的η沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，由于实施方式1至4所示的η沟道型TFT利用由金属氧化物层构成的缓冲层减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使使用实施方式1至4所示的η沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用于驱动偶数列的扫描线的扫描线驱动电路配置在一侧，并将用于驱动奇数列的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，在制造有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图13Β示出有源矩阵型发光显示装置的框图的一例。
图1 所示的显示装置在衬底MOO上包括具有多个具备显示元件的像素的像素部MOl ；选择各像素的第一扫描线驱动电路M02及第二扫描线驱动电路M04 ；以及控制对被选择的像素的视频信号的输入的信号线驱动电路M03。在输入到图1 所示的显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度级显示。此外，时间灰度法是一种驱动法， 其中通过控制像素发光的期间，来进行灰度显示。因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以显示灰度级。注意，在图1 所示的发光装置中示出一种例子，其中当在一个像素中配置两个 TFT,即开关TFT和电流控制TFT时，使用第一扫描线驱动电路M02生成输入到开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路M04生成输入到电流控制TFT 的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据开关元件所具有的各晶体管的数量，可能会在各像素中设置多个用来控制开关元件的工作的第一扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个第一扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个第一扫描线的所有信号。此外，在发光装置中也可以将能够由η沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管相同的衬底上。另外，也可以仅使用实施方式1至4所示的η沟道型TFT制造信号线驱动电路及扫描线驱动电路。此外，上述驱动电路除了液晶显示装置及发光装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向相反方向移动，以仅显示集合在一方的粒子的颜色。注意，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中， 介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。将在其中分散有上述微囊的溶剂称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成源矩阵型显示装置，并且当对微囊施加电场时可以进行显示。此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。实施方式7通过制造根据本发明的一个方式的薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，来可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将根据本发明的一个方式的薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部相同的衬底上,来形成系统型面板(system-on-panel)。显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL (Electro Luminescence ；电致发光)、有机EL等。此外， 也可以应用电子墨水等的对比度因电作用而变化的显示介质。此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC 等的模块。再者，本发明的一个方式涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且它在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态， 又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用各种方式。注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC (Flexible Printed Circuit ；柔性印刷电路)、TAB(Tape AutomatedBonding ；载带自动键合)带或 TCP (Tape Carrier Package ；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过C0G(Chip On Glass ； 玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。在本实施方式中，示出液晶显示装置的例子作为根据本发明的一个方式的半导体图19A和19B示出应用本发明的一个方式的有源矩阵型液晶显示装置。图19A是液晶显示装置的平面图，而图19B是沿着图19A中的V-X的截面图。用于半导体装置的薄膜晶体管201可以与实施方式2所示的薄膜晶体管同样地制造，并且它是包括IGZO半导体层及具有η型导电型的金属氧化物层的可靠性高的薄膜晶体管。此外，也可以应用实施方式1、实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管201。图19Α所示的本实施方式的液晶显示装置包括源极布线层202、多栅极结构的反交错薄膜晶体管201、栅极布线层203、电容布线层204。另外，在图19Β中，在本实施方式的液晶显示装置中具有液晶显示元件260，并且衬底200和衬底266中间夹着液晶层262彼此对置。该衬底200设置有多栅极结构的薄膜晶体管201、用作保护膜的绝缘层211、用作保护膜的绝缘层212、用作平坦化膜的绝缘层 213、用于显示元件的电极层255、用作取向膜的绝缘层261、偏振片268。并且该衬底266设置有用作取向膜的绝缘层263、用于显示元件的电极层265、用作彩色滤光片的着色层264、 偏振片267。
在此，使用用作保护膜的绝缘层211、212或用作平坦化膜的绝缘层213覆盖通过实施方式2可得到的薄膜晶体管，以降低薄膜晶体管201的表面凹凸并提高薄膜晶体管201 的可靠性。注意，因为保护膜用于防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。使用CVD法等并利用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜的单层或叠层而形成保护膜，即可。另外，也可以使用有机硅烷气体和氧作为工艺气体并利用等离子体CVD法而形成氧化硅膜作为保护膜。有机硅烷是如下化合物硅酸乙酯(TE0S 化学式Si (OC2H5)4)、四甲基硅烷(TMS 化学式Si (CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三二甲氨基硅烷(SiH (N (CH3) 2)3)等。形成绝缘层211作为保护膜的第一层。绝缘层211起到防止铝膜的小丘的作用。 在此，使用等离子体CVD法形成氧化硅膜作为绝缘层211。作为氧化硅膜的成膜用工艺气体，使用TEOS及O2，并且将其流量比设定为TE0SA)2 = 15(sccm)/750(sccm)。成膜工序的衬底温度是300°C。另外，形成绝缘层212作为保护膜的第二层。在此，使用等离子体CVD法形成氮化硅膜作为绝缘层212。作为氮化硅膜的成膜用工艺气体，使用SiH4、N2、NH3&H2。当使用氮化硅膜作为保护膜的一个层时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。另外，也可以在形成保护膜之后进行对IGZO半导体层的退火(300°C至400°C )。另外，形成绝缘层213作为用作平坦化膜的绝缘膜。作为绝缘层213，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、 BPSG(硼磷硅玻璃)等。硅氧烷基树脂除了氢之外还可以具有氟、烷基或芳基中的至少一种作为取代基。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层213。另外，硅氧烷基树脂相当于以硅氧烷基材料为起始材料而形成的包含S i-0-Si键的树脂。硅氧烷基树脂除了氢以外，还可以具有氟、烷基或芳香烃中的至少一种作为取代基。绝缘层213可以根据其材料利用CVD法、溅射法、SOG法、旋转涂敷、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂、幕涂、刮刀涂布等来形成。在使用材料液形成绝缘层213的情况下，也可以在进行焙烧的工序中同时进行对IGZO半导体层的退火(300°C至400°C)。通过兼作绝缘层213的焙烧工序和对IGZO半导体层的退火，可以有效地制造显示装置。注意，虽然图19A及19B表示透过型液晶显示装置，但是本发明的一个方式也可以应用于反射型液晶显示装置或半透过型液晶显示装置。此外，图19A和19B的液晶显示装置示出在衬底沈6的外侧(可见一侧)设置偏振片沈7，而在衬底266的内侧按顺序设置着色层沈4、用于显示元件的电极层沈5的例子， 但是也可以在衬底266的内侧设置偏振片沈7。另外，偏光片和着色层的叠层结构也不局限于图19A和19B，而根据偏振片及着色层的材料和制造工序条件适当地设定，即可。此外，还可以设置用作黑矩阵的遮光膜。作为用作像素电极层的电极层255 J65，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ΙΤ0)、氧化铟锌、添加有氧化硅的氧化铟锡等。此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成电极层 255J65。使用导电组成物形成的像素电极的薄层电阻优选为10000 Ω/ □以下，并且其波长为550nm时的透光率优选为70%以上。另外，导电组成物所包含的导电高分子的电阻率优选为0. 1Ω . cm以下。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。作为液晶层沈2的液晶材料，使用溶致液晶、热致液晶、低分子液晶、高分子液晶、 盘状液晶、铁电性液晶、反铁电性液晶等。另外，上述液晶材料料根据条件呈现出向列相、胆甾相、胆留蓝相、近晶相、近晶蓝相、立方相、近晶D、手性向列相、各向同性相等。胆留蓝相及近晶蓝相呈现于具有螺距是500nm以下的较短的胆甾相或近晶相的液晶材料中。液晶材料的取向具有双扭结构(double twist structure) 0因为液晶材料具有光学波长以下的序列，所以其是透明，通过电压的施加而其取向序列变化，来产生光学调制作用。因为蓝相在光学上具有各向同性，所以没有视角依赖性，不需要形成取向膜，因此可以实现显示图像质量的提高及成本的缩减。通过上述工序，可以制造可靠性高的液晶显示装置作为半导体装置。本实施方式可以与其他实施方式所记载的结构适当地组合而实施。实施方式8在本实施方式中，作为根据本发明的一个方式的半导体装置示出电子纸的例子。在图沈中，作为应用本发明的一个方式的半导体装置的例子示出有源矩阵型电子纸。可以与实施方式2所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581， 并且该薄膜晶体管581是包括IGZO半导体层及具有η型导电型的金属氧化物层的可靠性高的薄膜晶体管。此外，也可以应用实施方式1、实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管581。图沈的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将分别着色为白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以执行显示。衬底580上的薄膜晶体管581是多栅极结构的反交错型薄膜晶体管，并且在形成于绝缘层585、层583及层584中的开口中通过源电极层或漏电极层接触于第一电极层587 并与它电连接。在第一电极层587和设置于衬底596的第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞 594，并且球形粒子589的周围充满有树脂等的填充材料595(参照图26)。此外，还可以使用电泳元件代替扭转球。使用直径为10 μ m至20 μ m左右的微囊， 该微囊中封入有透明液体和带正电的白色微粒和带负电的黑色微粒。对于设置在第一电极层和第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像，因此，即使从电波发射源离开具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)，也能够储存显示过的图像。通过上述工序，可以制造作为半导体装置的可靠性高的电子纸。本实施方式可以与其他实施方式所记载的结构适当地组合而实施。实施方式9在本实施方式中，示出发光显示装置的例子作为根据本发明的一个方式的半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者称为有机EL元件，而后者称为无机EL元件。在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合， 发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机理，该发光元件称为电流激励型发光元件。根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。注意，在此使用有机EL元件作为发光元件而进行说明。在图22A和22B中，示出有源矩阵型发光显示装置作为应用本发明的一个方式的半导体装置的例子。图22A是发光显示装置的平面图，而图22B是沿着图22A中的线Y-Z 的截面图。注意，图23示出图22k和22B所示的发光显示装置的等效电路。可以与实施方式1及实施方式2所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管301、302，并且该薄膜晶体管301、302是包括IGZO半导体层及由金属氧化物层构成的具有η型导电型的缓冲层的可靠性高的薄膜晶体管。此外，也可以应用实施方式3 或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管301、302。图22Α及图23所示的本实施方式的发光显示装置包括多栅极结构的薄膜晶体管 301、薄膜晶体管302、发光元件303、电容元件304、源极布线层305、栅极布线层306、电源线 308。薄膜晶体管301、302是η沟道型薄膜晶体管。此外，在图22Β中，本实施方式的发光显示装置包括衬底300、薄膜晶体管302、绝缘层311、绝缘层312、绝缘层313、分隔壁321以及用于发光元件303的第一电极层320、电场发光层322、第二电极层323。优选使用丙烯、聚酰亚胺、聚酰胺等的有机树脂、或硅氧烷形成绝缘层313。在本实施方式中，因为像素的薄膜晶体管302是η型，所以优选使用阴极作为像素电极层的第一电极层320。具体而言，作为阴极，可以使用功函数小的材料例如Ca、Al、CaF、 MgAg, AlLi 等。使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁321。特别优选的是，使
30用感光材料，在第一电极层320上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。电场发光层322既可以由单层构成，又可以由多个层的叠层构成。覆盖电场发光层322地形成用作阳极的第二电极层323。利用在实施方式7中作为像素电极层列举的使用具有透光性的导电材料的透光导电膜，而可以形成第二电极层323。 除了上述透光导电膜之外，还可以使用氮化钛膜或钛膜。通过重叠第一电极层320、电场发光层322和第二电极层323，形成有发光元件303。然后，也可以在第二电极层323及分隔壁321上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件303中。作为保护膜， 可以形成氮化硅膜、氮氧化硅膜、DLC膜等。再者，在实际上，优选当完成图22B的状态之后，使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固性树脂薄膜等)及覆盖材料进行封装(密封)以进一步防止发光元件暴露于空气中。接着，参照图24A至24C说明发光元件的结构。在此，以驱动TFT是η型的情况为例子来说明像素的截面结构。与实施方式1所示的薄膜晶体管同样地制造用于图24Α、24Β 和MC的半导体装置的驱动TFT7001、7011、7021，并且这些TFT是包括IGZO半导体层及具有η型导电型的金属氧化物层的可靠性高的薄膜晶体管。此外，也可以应用实施方式2、实施方式3或实施方式4所示的薄膜晶体管用作驱动TFT7001、7011、7021。发光元件的阳极及阴极中之至少一方是透明以向外部发光，即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，并从与衬底相反的面向外部发光的顶部发射、从衬底一侧向外部发光的底部发射、以及从衬底一侧及与衬底相反的面向外部发光的双面发射。根据本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。参照图24A说明顶部发射结构的发光元件。在图24A中示出当驱动TFT7001是η型，且从发光元件7002发射的光穿过阳极 7005 一侧时的像素的截面图。在图24Α中，发光元件7002的阴极7003和驱动TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。使用透过光的具有透光性的导电材料形成阳极7005，也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ΙΤ0)、氧化铟锌、添加有氧化硅的氧化铟锡等。使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图 24A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005 —侧。接着，参照图24B说明底部发射结构的发光元件。图24B示出在驱动TFT7011是η 型，且从发光元件7012发射的光发射到阴极7013 —侧的情况下的像素的截面图。在图24Β 中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极 7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用于反射光或进行遮光的屏蔽膜7016。与图24Α的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图24A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图24A同样地使用具有透光性的导电材料形成。并且， 虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图24B 所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013 —侧。接着，参照图24C说明双面发射结构的发光元件。在图MC中，在与驱动TFT7021 电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层70M、阳极7025。与图24A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图24A同样地，发光层70M可以由单层或多个层的叠层构成。阳极7025可以与图24A同样地使用具有透过光的透光性的导电材料形成。阴极7023、发光层70M和阳极7025重叠的部分相当于发光元件7022。在图MC所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025 —侧和阴极7023一侧。注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT) 和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制 TFT的结构。注意，本实施方式所示的半导体装置不局限于图24A至24C所示的结构而可以根据本发明的技术思想进行各种变形。通过上述工序，可以制造可靠性高的发光显示装置作为半导体装置。本实施方式可以与其他实施方式所记载的结构适当地组合而实施。实施方式10接着，下面示出本发明的半导体装置的一个方式的显示面板的结构。在本实施方式中，说明具有液晶元件作为显示元件的液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)、包括发光元件作为显示元件的半导体装置的一个方式的发光显示面板(也称为发光面板)。参照图25A和25B说明相当于本发明的半导体装置的一个方式的发光显示面板的外观及截面。图25A是一种面板的俯视图，其中利用密封材料在第一衬底与第二衬底之间密封形成于第一衬底上的包含IGZO半导体层及具有η型导电型的金属氧化物层的可靠性高的薄膜晶体管及发光元件。图25Β相当于沿着图25Α的H-I的截面图。以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、450 及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、450;3b及扫描线驱动电路45(Ma、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路45(Ma、4504b与填料4507 — 起由第一衬底4501、密封材料4505和第二衬底4506密封。此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、450 及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图25B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。薄膜晶体管4509、4510相当于包括IGZO半导体层及具有η型导电型的金属氧化物层的薄膜晶体管，并可以应用实施方式1、实施方式2、实施方式3或实施方式4所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是η沟道型薄膜晶体管。此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。在本实施方式中，连接端子4515由与第二电极层4512相同的导电膜形成，并且布线4516由与发光元件4511所具有的第一电极层4517相同导电膜形成。连接端子4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。位于从发光元件4511取出光的方向的第二衬底需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯薄膜等的具有透光性的材料。此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固性树脂或热固性树脂。可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507使用氮。另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片 (包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。信号线驱动电路4503a、450;3b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图25A及25B的结构。接着，参照图20A至20C说明相当于本发明的半导体装置的一个方式的液晶显示面板的外观及截面。图20A、20B是一种面板的俯视图，其中利用密封材料4005将形成在第一衬底4001上的包括IGZO半导体层及具有η型导电型的金属氧化物层的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在与第二衬底4006之间。图20C相当于沿着图 20Α、20Β的M-N的截面图。以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底 4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008 —起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图20A是通过COG方法安装信号线驱动电路4003的例子， 而图20B是通过TAB方法安装信号线驱动电路4003的例子。此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图20C中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004 所包括的薄膜晶体管4011。薄膜晶体管4010、4011相当于包括IGZO半导体层及具有η型导电型的金属氧化物层的薄膜晶体管，并可以应用实施方式1至4所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是η沟道型薄膜晶体管。此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP (Fiberglass-Reinforced Plastics ；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜及聚酯薄膜之间的结构的薄膜。此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物， 并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。 注意，还可以使用球状间隔物。另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部 4002的各种信号及电位是从FPC4018供给的。在本实施方式中，连接端子4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且布线4016由与薄膜晶体管4010、4011的栅电极层相同的导电膜形成。连接端子4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。此外，虽然在图20A至20C中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。图21示出使用应用本发明的一个方式制造的TFT衬底沈00来构成液晶显示模块作为半导体装置的一例。图21是液晶显示模块的一例，利用密封材料沈02固定TFT衬底沈00和对置衬底 2601，并在其间设置包括TFT等的像素部沈03、包括液晶层的显示元件沈04、着色层沈05 来形成显示区。在进行彩色显示时需要着色层沈05，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底沈00和对置衬底沈01的外侧配置有偏振片沈06、偏振片沈07、扩散板沈13。光源由冷阴极管沈10和反射板沈11构成，电路衬底沈12利用柔性线路板沈09与TFT衬底沈00的布线电路部沈08连接，且其中组装有控制电路及电源电路等的外部电路。此外，可以以在偏振片和液晶层之间具有相位差板的状态层叠。作为液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS (平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光学补偿弯曲；OpticalCompensated Birefringence) 模式、FLC (铁电性液晶；FerroelectricLiquid Crystal)模式、AFLC (反铁电性液晶； AntiFerroelectricLiquid Crystal)模式等。通过上述工序，可以制造作为半导体装置的可靠性高的显示面板。本实施方式可以与其他实施方式所记载的结构适当地组合而实施。实施方式11根据本发明的一个方式的半导体装置可以应用于电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、火车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图28A和^B以及图四示出电子设备的一例。图28A示出使用电子纸制造的招贴沈31。在广告介质是纸印刷物的情况下用手进行广告的交换，但是如果使用应用根据本发明的一个方式的半导体装置的电子纸，则在短时间内能够改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。注意，招贴也可以采用以无线的方式收发信息的结构。此外，图28B示出火车等的交通工具的车厢广告沈32。在广告介质是纸印刷物的情况下用手进行广告的交换，但是如果使用应用根据本发明的一个方式的半导体装置的电子纸，则在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。另外，图四示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体 2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部 2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连续的画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图四中的显示部2705)中可以显示文章，而在左边的显示部(图四中的显示部2707)中可以显示图像。此外，在图四中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部相同的面具备键盘及定位装置等的结构。另外，也可以采用在框体的背面及侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。 此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。实施方式12根据本发明的一个方式的半导体装置可以应用于各种电子设备(包括游戏机)。 作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、 数码相机或数码摄像机等的相机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。图30A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部 9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信
息ifif曰ο图30B示出数码相框9700的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以组装到与显示部相同的面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。图3IA示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图31A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、 LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888 (即，具有测定如下因素的功能的器件力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用如下结构即可至少具备根据本发明的一个方式的包括包含^ufei及Si的氧化物半导体层及具有 n型导电型的金属氧化物层的薄膜晶体管。因此，可以采用适当地设置有其它附属设备的结构。图31Α所示的便携式游戏机具有如下功能读出存储在记录介质中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注意，图31Α 所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
36
图31B示出大型游戏机的一种的自动赌博机9900的一例。在自动赌博机9900的框体9901中安装有显示部9903。另外，自动赌博机9900还具备如起动手柄或停止开关等的操作单元、投币孔、扬声器等。当然，自动赌博机9900的结构不局限于此，只要采用如下结构即可至少具备根据本发明的一个方式的包括包含^、(^及Si的氧化物半导体层及具有η型导电型的金属氧化物层的薄膜晶体管。因此，可以采用适当地设置有其它附属设备的结构。图32示出移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口 1004、扬声器1005、麦克风1006等。图32所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外， 可以用手指等触摸显示部1002来进行打电话或电子邮件的输入的操作。显示部1002的屏幕主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在屏幕上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的屏幕的大多部分中显示键盘或号码按钮。此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(移动电话机1000处于垂直或水平的状态时变为竖向方式或横向方式)，而可以对显示部1002的屏幕显示进行自动切换。通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换屏幕模式。 此外，还可以根据显示在显示部1002上的图像种类切换屏幕模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将屏幕模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将屏幕模式切换成输入模式。另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将屏幕模式从输入模式切换成显示模式的方式进行控制。还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部 1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。本申请基于2008年7月31日在日本专利局受理的日本专利申请序列号 2008-197145而制作，所述申请内容包括在本说明书中。
权利要求
1.一种半导体装置，包括 驱动电路，包括 驱动器IC ；包括沟道形成区域的第一晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第一晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子；包括沟道形成区域的第二晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第二晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子；包括沟道形成区域的第三晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第三晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子；包括沟道形成区域的第四晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第四晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子； 第一布线，电连接于所述第一晶体管的栅极和所述第三晶体管的栅极；以及第二布线，电连接于所述第二晶体管的栅极和所述第四晶体管的栅极。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括 第一信号线，电连接于所述第一晶体管的源极和漏极中的另外一个； 第二信号线，电连接于所述第二晶体管的源极和漏极中的另外一个； 第三信号线，电连接于所述第三晶体管的源极和漏极中的另外一个；以及第四信号线，电连接于所述第四晶体管的源极和漏极中的另外一个。
3.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括 像素部，其中，所述驱动电路是电连接于所述像素部的信号线驱动电路。
4.根据权利要求3所述的半导体装置，其特征在于，所述半导体装置还包括 电连接于所述像素部的扫描线驱动电路。
5.根据权利要求4所述的半导体装置，其特征在于，所述半导体装置还包括 电连接于所述像素部的第二扫描线驱动电路，其中，所述像素部设置在所述扫描线驱动电路和所述第二扫描线驱动电路之间。
6.根据权利要求4所述的半导体装置，其特征在于，所述扫描线驱动电路包括薄膜晶体管，该薄膜晶体管包含沟道形成区域，该沟道形成区域包括含有铟的氧化物半导体。
7.根据权利要求1所述的半导体装置，其特征在于，所述第一晶体管包括 源电极和漏电极；在所述沟道形成区域和所述源电极之间的第一金属氧化物层；以及在所述沟道形成区域和所述漏电极之间的第二金属氧化物层。
8.根据权利要求1所述的半导体装置，其特征在于，所述第一到第四晶体管中每一个的氧化物半导体还包括镓和锌。
9.一种半导体装置，包括 驱动电路，包括在单晶衬底上的驱动器IC ；包括沟道形成区域的第一晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第一晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子；包括沟道形成区域的第二晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第二晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子；包括沟道形成区域的第三晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第三晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子；包括沟道形成区域的第四晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第四晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子； 第一布线，电连接于所述第一晶体管的栅极和所述第三晶体管的栅极；以及第二布线，电连接于所述第二晶体管的栅极和所述第四晶体管的栅极。
10.根据权利要求9所述的半导体装置，其特征在于，所述半导体装置还包括 第一信号线，电连接于所述第一晶体管的源极和漏极中的另外一个； 第二信号线，电连接于所述第二晶体管的源极和漏极中的另外一个； 第三信号线，电连接于所述第三晶体管的源极和漏极中的另外一个；以及第四信号线，电连接于所述第四晶体管的源极和漏极中的另外一个。
11.根据权利要求9所述的半导体装置，其特征在于，所述半导体装置还包括 像素部，其中，所述驱动电路是电连接于所述像素部的信号线驱动电路。
12.根据权利要求11所述的半导体装置，其特征在于，所述半导体装置还包括 电连接于所述像素部的扫描线驱动电路。
13.根据权利要求12所述的半导体装置，其特征在于，所述半导体装置还包括 电连接于所述像素部的第二扫描线驱动电路，其中，所述像素部设置在所述扫描线驱动电路和所述第二扫描线驱动电路之间。
14.根据权利要求12所述的半导体装置，其特征在于，所述扫描线驱动电路包括薄膜晶体管，该薄膜晶体管包含沟道形成区域，该沟道形成区域包括含有铟的氧化物半导体。
15.根据权利要求9所述的半导体装置，其特征在于，所述第一晶体管包括 源电极和漏电极；在所述沟道形成区域和所述源电极之间的第一金属氧化物层；以及在所述沟道形成区域和所述漏电极之间的第二金属氧化物层
16.根据权利要求9所述的半导体装置，其特征在于，所述第一到第四晶体管中每一个的氧化物半导体还包括镓和锌。
17.一种半导体装置，包括 驱动电路，包括驱动器IC ；包括沟道形成区域的第一晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第一晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子；包括沟道形成区域的第二晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第二晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子；包括沟道形成区域的第三晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第三晶体管的源极和漏极之一电连接于所述驱动器IC的第一端子； 包括沟道形成区域的第四晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第四晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子；包括沟道形成区域的第五晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第五晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子；包括沟道形成区域的第六晶体管，该沟道形成区域包括氧化物半导体，该氧化物半导体含有铟，其中，所述第六晶体管的源极和漏极之一电连接于所述驱动器IC的第二端子； 第一布线，电连接于所述第一晶体管的栅极和所述第四晶体管的栅极； 第二布线，电连接于所述第二晶体管的栅极和所述第五晶体管的栅极；以及第三布线，电连接于所述第三晶体管的栅极和所述第六晶体管的栅极。
18.根据权利要求17所述的半导体装置，其特征在于，所述半导体装置还包括 第一信号线，电连接于所述第一晶体管的源极和漏极中的另外一个；第二信号线，电连接于所述第二晶体管的源极和漏极中的另外一个； 第三信号线，电连接于所述第三晶体管的源极和漏极中的另外一个； 第四信号线，电连接于所述第四晶体管的源极和漏极中的另外一个； 第五信号线，电连接于所述第五晶体管的源极和漏极中的另外一个；以及第六信号线，电连接于所述第六晶体管的源极和漏极中的另外一个。
19.根据权利要求17所述的半导体装置，其特征在于，所述半导体装置还包括 像素部，其中，所述驱动电路是电连接于所述像素部的信号线驱动电路。
20.根据权利要求19所述的半导体装置，其特征在于，所述半导体装置还包括 电连接于所述像素部的扫描线驱动电路。
21.根据权利要求20所述的半导体装置，其特征在于，所述半导体装置还包括 电连接于所述像素部的第二扫描线驱动电路，其中，所述像素部设置在所述扫描线驱动电路和所述第二扫描线驱动电路之间。
22.根据权利要求20所述的半导体装置，其特征在于，所述扫描线驱动电路包括薄膜晶体管，该薄膜晶体管包含沟道形成区域，该沟道形成区域包括含有铟的氧化物半导体。
23.根据权利要求17所述的半导体装置，其特征在于，所述第一晶体管包括 源电极和漏电极；在所述沟道形成区域和所述源电极之间的第一金属氧化物层；以及在所述沟道形成区域和所述漏电极之间的第二金属氧化物层
24.根据权利要求17所述的半导体装置，其特征在于，所述第一到第六晶体管中每一个的氧化物半导体还包括镓和锌。
全文摘要
本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高地制造该半导体装置的方法。本发明的要旨在于包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜，并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。
文档编号H01L29/786GK102169906SQ20111003722
公开日2011年8月31日 申请日期2009年7月30日 优先权日2008年7月31日
发明者宫入秀和, 山崎舜平, 白石康次郎, 秋元健吾 申请人:株式会社半导体能源研究所