专利名称：电荷平衡功率器件及其制造方法
技术领域：
本发明涉及一种半导体器件，更具体地说，涉及一种电荷平衡功率器件及其制造方法。
背景技术：
半导体器件，诸如MOSFET (金属氧化物半导体场效应晶体管)或IGBT (绝缘栅双极晶体管)，通常在功率电子器件应用领域中用作半导体开关器件。就是说，这种半导体器件在诸如H桥逆变器、半桥逆变器、三相逆变器、多电平逆变器以及变流器等电カ电子应用领域中用作半导体开关器件。一般地说，在电カ电子应用领域中所使用的功率MOSFET具有这样的结构，其中电 极被置于彼此相対的两个平面中。就是说，源电极和漏电极分别被置于半导体块体的前表面和后半面上，并且栅绝缘膜和栅电极形成在该半导体块体的前表面上与所述源电极相邻。当所述半导体器件导通时，漂移电流在所述半导体器件中沿垂直方向流动。当所述半导体器件关断时，由于施加在所述半导体器件上的反向偏置电压之故，在所述半导体器件中形成沿水平方向延伸的耗尽区。为了得到更高的击穿电压，设置在所述电极之间的漂移层的电阻率和厚度必须增大。然而，这就导致所述器件的导通电阻増加，而导通电阻的増加又降低导电率和器件的开关速度，因而产生不良的器件性能。为了解决这个问题，提出了电荷平衡功率器件，该器件具有漂移区，该漂移区包括垂直延伸并交替排列的多个n区和p区(p柱)。这种电荷平衡功率器件的ー个缺点是，对于具有相同击穿电压但具有不同电流额定值的器件，根据晶体管区的设计需要不同的电荷平衡体区。前面关于相关技术的说明是本发明人在做出本发明之前或期间所获得的技术信息，不能说成是在本申请提交之前为公众所知的技术信息。
发明内容
本发明的某些方面的ー个优点是，提供一种不管形成在晶片上表面的晶体管区的结构如何都具有相同电荷平衡体区且击穿电压相同的电荷平衡功率器件，以及提供这种电荷平衡功率器件的制造方法。本发明的某些方面的另ー个优点是，提供ー种不管电流额定值如何都具有相同电荷平衡体区且电压额定值都相同的电荷平衡功率器件，以及这种电荷平衡功率器件的制造方法。本发明的其它优点可以从下面的描述中很容易得到理解。根据本发明的ー个方面，提供一种电荷平衡功率器件的晶片结构，所述晶片结构具有电荷平衡体区，其中排列有作为第一导电型杂质区的ー个或多个第一导电型柱和作为第二导电型杂质区的ー个或多个第二导电型柱；以及被设置在所述电荷平衡体区上的第一导电型外延层，并且，排列在所述电荷平衡体区中的所述ー个或多个第二导电型柱与在所述第一导电型外延层中形成的所述晶体管区中所形成的所述ー个或多个第二导电型阱不是垂直对齐的。可以安置所述晶体管区和所述电荷平衡体区的位置，使其彼此不接触。排列在所述晶体管有源区中的ー个或多个第二导电型阱可以进行扩散，以至与排列在所述电荷平衡体区中的ー个或多个第二导电型柱相接触。所述ー个或多个第一导电型柱和所述ー个或多个第二导电型柱可以排列成超结
结构。 所述ー个或多个第二导电型柱可以在用于制造所述电荷平衡功率器件的晶片的整个区域上按条纹图案、格子图案、在格子图案的格点插入杆所形成的杆图案中的ー种或多种图案排列。所述第一导电型可以是P型和N型中的一型，而所述第二导电型是P型和N型中的另一型。根据本发明的另一方面，提供一种电荷平衡功率器件，所述电荷平衡功率器件包括电荷平衡体区，其中排列有作为第一导电型杂质区的ー个或多个第一导电型柱和作为第二导电型杂质区的ー个或多个第二导电型柱；形成在所述电荷平衡体区上的第一导电型外延层；以及形成在所述第一导电型外延层中的晶体管区。排列在所述电荷平衡体区中的所述ー个或多个第二导电型柱可以排列得与形成在所述晶体管区中的ー个或多个第二导电型阱不是垂直对齐的。所述晶体管区和所述电荷平衡体区的位置可以安置得彼此不接触。形成在所述晶体管区中的ー个或多个第二导电型阱可以进行扩散，以至与排列在所述电荷平衡体区中的ー个或多个第二导电型柱相接触。所述ー个或多个第一导电型柱和所述ー个或多个第二导电型柱可以设置得形成超结结构。所述ー个或多个第二导电型柱可以在用于制造所述电荷平衡功率器件的晶片的整个区域中按条纹图案、格子图案、在格子图案的格点插入杆所形成的杆图案中的ー种或多种图案排列。所述第一导电型可以是P型和N型中的一型，而所述第二导电型是P型和N型中的另一型。根据本发明的另一方面，提供ー种电荷平衡功率器件的制造方法，所述方法包括以下步骤形成电荷平衡体区，其中，在所述电荷平衡体区中排列有作为第一导电型杂质区的ー个或多个第一导电型柱和作为第二导电型杂质区的ー个或多个第二导电型柱；在所述电荷平衡体区上形成第一导电型外延层；以及在所述第一导电型外延层中形成晶体管区。排列在所述电荷平衡体区中的所述ー个或多个第二导电型柱可以排列得与形成在所述晶体管区中的ー个或多个第二导电型阱不是垂直对齐的。所述晶体管区和所述电荷平衡体区所处的位置可以设置得彼此不接触。形成在所述晶体管有源区中的ー个或多个第二导电型阱可以进行扩散，以至与排列在所述电荷平衡体区中的ー个或多个第二导电型柱相接触。
所述ー个或多个第一导电型柱和所述ー个或多个第二导电型柱可以设置得构成超结结构。所述ー个或多个导电型柱可以在用于制造所述电荷平衡功率器件的晶片的整个区域中按条纹图案、格子图案、在格子图案的格点插入杆所形成的杆图案中的ー种或多种图案排列。所述第一 导电型可以是P型和N型中的一型，而所述第二导电型是P型和N型中的另一型。根据上述配置，不管形成在晶片上侧的晶体管区的结构如何，都可以形成相同的电荷平衡体区，且击穿电压相同。另外，不管电流额定值如何，可以形成相同的电荷平衡体区，并具有相同的电压额定值。
图I是剖面图，根据现有技术示出了电荷平衡功率器件；图2是剖面图，示出了本发明的一个实施例所述的电荷平衡功率器件；图3A到3C示出了本发明的多个实施例所述的电荷平衡体区形成方法；图4示出了根据本发明的一个实施例在电荷平衡体区上形成芯片图案的状态；图5是流程图，示出了本发明的一个实施例所述的电荷平衡功率器件的制造方法;图6是剖面图，示出了本发明的另ー个实施例所述的电荷平衡功率器件；图7A到7C示出了本发明的实施例所述的电荷平衡功率器件与现有技术中的电荷平衡功率器件的特性比较結果。
具体实施例方式由于本发明能够以各种方式进行修改并且能够在各种实施例中进行实施，因此下面将描述若干具体实施例并将其示于附图中。然而，这些实施例不是用来限制本发明，应该明白，本发明包括落在本发明的概念和技术范围内的各种修改、等同方案和替换。省略那些被视为对理解本发明没有帮助的与本发明相关的现有技术的详细描述。术语如“第一”和“第二”可以用来描述各个元件，但这些元件不限于这些术语。这些术语只是用来将ー个元件与另ー个元件区分开来。下面的描述中所使用的所述术语只是用来描述具体的实施例，但不是用来限制本发明。除非本文另有清楚的规定，否则，单数表示包括多数表示。术语如“包括”和“具有”用来表明在下面的描述中所使用的特征、数目、步骤、操作、元素、部件或其组合是存在的，并且应该理解为，并不排除存在或添加ー个或多个不同的特征、数目、步骤、操作、元素、部件或其组合的可能性。如果说某个元素如某层、某区域以及某基底被置于另ー个元素之“上”，或延伸到另ー个元素“上”，那么，应该理解为，该元素是被直接置于所述另一元素上或直接延伸到所述另一元素上，或者也可以另有元素插入其间。然而，如果说某个元素被“直接”置于另一元素“上”或“直接”延伸到另一元素“上”，那么，应该理解为，没有其它元素插入其间。如果说某个元素与另一元素“连接”或“连结”，那么，应该理解为，除了该元素可以与所述另一元素直接连接或连结外，还可以有另一元素插入其间。然而，如果说某个元素与另一元素“直接连接”或“直接连結”，那么，应该理解为，没有其它元素插入其间。相対性术语如“之下”、“之上”、“上”、“下”、“水平”、“横向”以及“垂直”可以用来描述某元素、某层或某区域相对于另一元素、另ー层或另一区域的相对取向，如附图所示。这些术语g在指示某器件相对于附图所示取向的各种方向。下面将參考附图详细描述本发明的示例性实施例。图I是剖面图，示出了现有技术中的电荷平衡功率器件。參看图1，一种半导体器件包含超结(super-junction)结构，其中，N导电型杂质区(即，N型柱)和P导电型杂质区(即，P型柱)55在形成在N+导电型半导体基底10上 的半导体层60中垂直延伸，并且在水平方向上交替排列。在所述超结结构上形成低浓度P导电型阱30，并在P导电型阱30中形成掺有高浓度N导电型杂质的源区40。源电极70与源区40电连接。P型柱与P导电阱30垂直对齐，这个对齐是指每个P型柱的中心线与位于其上的P导电阱的中心线大致对齐。所述半导体器件包括栅叠层，所述栅叠层包括在半导体层的上表面上的在相邻源区40的一部分以及该相邻源区之间的区域之上的栅绝缘膜51和栅电极52。半导体基底10与漏电极80相连。当所述半导体器件导通吋，所述N型柱为电子提供导电通道，电子通过在所述栅叠层下所形成的沟道从所述源电极流到漏电极80。当所述半导体器件关断时，所述N型柱和P型柱55由于反向偏压而耗尽，因此就提供了击穿电压令人满意地高的特性。为了制造具有所述超结结构的半导体器件，利用外延生长方法在半导体基底10上形成N导电型半导体层60，并利用刻蚀方法在应形成P型柱55的区域中形成槽。之后，利用化学气相沉积方法或其它方法形成P导电型外延层，填充在所形成的槽中，由此形成所述超结结构，其中N型柱与P型柱55交替排列。然而，图I所示的现有技术中的电荷平衡功率器件的缺点是，根据晶体管区的设计，具有相同击穿电压但具有不同电流额定值的器件需要不同的电荷平衡体区60。图2是剖面图，示出了本发明的一个实施例所述的电荷平衡功率器件。图3A到3C示出了本发明的各个实施例所述的电荷平衡体区形成方法。图4示出了在本发明的ー个实施例所述的电荷平衡体区上形成芯片图案的状态。图5是流程图，示出了本发明的ー个实施例所述的电荷平衡功率器件的制造方法。參看图2和图5，一种半导体器件包括在N导电型半导体基底10上垂直层叠的电荷平衡体区210和N导电型外延(EPI)层220。从概念上说，可以将N导电型外延层220视为包含隔离区225和晶体管区230。利用典型的半导体制造エ艺在N导电型外延层220中形成晶体管区230。通过P导电型离子和N导电型离子的注入、扩散或其它エ艺，在N导电型外延层220的上部形成晶体管区230。尽管没有示出，但所述半导体器件可以由P+导电型半导体基底形成。电荷平衡体区210被形成为超结结构，其中，N导电型杂质区(即，N型柱)和P导电型杂质区(即，P型柱)55从N导电型半导体基底10垂直延伸，并在水平方向上交替排列。在图2中假设，所述P型柱和N型柱的截面为矩形，但本发明不限于这种形状，所述P型柱可以具有各种形状，诸如梯形形状(例如，渐细的形状)。例如，当电荷平衡体区210中的超结结构的高度在几十到几百微米的范围内而其宽度为几个微米时，或许很难在电荷平衡体区210中形成侧壁完全垂直的槽。除了槽形成方法外，可以使用各种方法来形成P型柱等。图3A到3C从概念上示出了包含在晶片310上形成的P型柱55的电荷平衡体区210的可能设置。例如，P型柱55可以在晶片310的整个上表面上均匀设置。就是说，P型柱55可以按图3A所示的间隔均匀的平行直线的形式来设置、按图3B所示的间隔均匀的格子的形式来设置、或按图3C所示的插入均匀格子图案的格点中的杆的形式来设置。P型柱 55可以设置为其他任何图案。參看图2和图5，在电荷平衡体区210上形成N导电型外延层220。利用离子注入和扩散エ艺或其它エ艺在N导电型外延层220的上部形成晶体管区230。晶体管区230和电荷平衡体区210由隔离区225分开，以便彼此不会接触。在晶体管区230中形成低浓度P导电型阱30，在每个P导电型阱30的上部区域中形成掺有高浓度N导电型杂质的源区40。源电极70与源区40电连接。參看图4，从概念上示出了ー种芯片图案410，所述芯片包含形成在电荷平衡体区210和N导电型外延层220上的晶体管区230及其它部分，而电荷平衡体区210和N导电型外延层220则形成在晶片310上。如上所述，在本发明的一个实施例所述的电荷平衡功率器件中，在电荷平衡体区210上形成N导电型外延层220，在N导电型外延层220的上部形成晶体管区230，并且，电荷平衡体区210与晶体管区230彼此不接触，与图I中现有技术中的器件相比，两者不需要垂直对齐。结构不需要垂直对齐包括这样的情形，其中，形成在晶体管区230中的P导电型阱30与电荷平衡体区210中的P型柱55彼此根本不对齐；也包括这样的情形，其中，ー些P导电型阱30与电荷平衡体区210中的ー些P型柱55垂直对齐。图6是剖面图，示出了本发明的另ー个实施例所述的电荷平衡功率器件。參看图6，在所述半导体器件中，在N导电型半导体基底10上沿垂直方向形成电荷平衡体区210和N导电型外延层220，并使用典型的半导体制造エ艺在N导电型外延层220中形成晶体管区230。然而，不像參考图2所描述的半导体器件的截面结构那样，从图6所示的半导体器件的截面结构可以看到，电荷平衡体区210和晶体管区230彼此接触。所述接触发生的原因是，隔离区225的厚度较小，并且在N导电型外延层220中形成晶体管区230时在热处理及其它过程期间，用于形成晶体管区230中的P导电型阱30的P导电型离子发生扩散，直至与电荷平衡体区210中的P型柱55发生接触。然而，与參考图I所描述的现有技术不同，即使在这种情形中，电荷平衡体区210和晶体管区230也不需要彼此垂直对齐。该结构不需要垂直对齐包括这样的情形，其中，形成在晶体管区230中的P导电型阱30与电荷平衡体区210中的P型柱55彼此根本不对齐；也包括这样的情形，其中，ー些P导电型阱30与电荷平衡体区210中的ー些P型柱55垂直对齐。图7A到7C示出了本发明的一个实施例所述的电荷平衡功率器件与现有技术中的电荷平衡功率器件的特性比较結果。图7A示出了本发明的一个实施例所述的电荷平衡功率器件(600V级)的导通电阻(Rds.on)和耐压特性，图7B示出了现有技术中的电荷平衡功率器件(600V级)的导通电阻(Rds. on)和耐压特性，而图7C示出了本发明的一个实施例所述的电荷平衡功率器件以及现有技术中的器件的击穿电压特性。从这些图可以看到，本发明的一个实施例所述的电荷平衡功率器件呈现出大致同样的击穿电压，同时提供与现有技术中的电荷平衡功率器件相比等同或有所提高的其它特性。 尽管參考ー个或多个实施例描述了本发明，但本领域中的技术人员应该明白，可以在不偏离所附权利要求书中所描述的本发明的精神和范围的情况下以各种形式修正或改变本发明。
权利要求
1.一种电荷平衡功率器件的晶片结构，包括 电荷平衡体区，其中排列有作为第一导电型杂质区的ー个或多个第一导电型柱和作为第二导电型杂质区的ー个或多个第二导电型柱；以及 被设置在所述电荷平衡体区上的第一导电型外延层， 其中，排列在所述电荷平衡体区中的所述ー个或多个第二导电型柱与在所述第一导电型外延层中形成的晶体管区中所形成的ー个或多个第二导电型阱不是垂直对齐的。
2.根据权利要求I所述的晶片结构，其中，所述晶体管区和所述电荷平衡体区所处的位置使得彼此不接触。
3.根据权利要求I所述的晶片结构，其中，排列在所述晶体管区中的ー个或多个第二导电型阱与排列在所述电荷平衡体区中的ー个或多个第二导电型柱相接触。
4.根据权利要求I所述的晶片结构，其中，所述ー个或多个第一导电型柱和所述ー个或多个第二导电型柱构成超结结构。
5.根据权利要求I所述的晶片结构，其中，所述ー个或多个第二导电型柱在用于制造所述电荷平衡功率器件的晶片的整个区域中按条纹图案、格子图案、在格子图案的格点插入杆所形成的杆图案中的一种或多种图案排列。
6.根据权利要求I所述的晶片结构，其中，所述第一导电型是P型和N型中的一型，而所述第二导电型是P型和N型中的另ー型。
7.一种电荷平衡功率器件，包括 电荷平衡体区，其中排列有作为第一导电型杂质区的ー个或多个第一导电型柱和作为第二导电型杂质区的ー个或多个第二导电型柱； 形成在所述电荷平衡体区上的第一导电型外延层；以及 形成在所述第一导电型外延层中的晶体管区， 其中，排列在所述电荷平衡体区中的所述ー个或多个第二导电型柱与形成在所述晶体管区中的ー个或多个第二导电型阱不是垂直对齐的。
8.根据权利要求7所述的电荷平衡功率器件，其中，所述晶体管区和所述电荷平衡体区所处的位置使得彼此不接触。
9.根据权利要求7所述的电荷平衡功率器件，其中，形成在所述晶体管区中的ー个或多个第二导电型阱与排列在所述电荷平衡体区中的ー个或多个第二导电型柱相接触。
10.根据权利要求7所述的电荷平衡功率器件，其中，所述ー个或多个第一导电型柱和所述ー个或多个第二导电型柱构成超结结构。
11.根据权利要求7所述的电荷平衡功率器件，其中，所述ー个或多个第二导电型柱在用于制造所述电荷平衡功率器件的晶片的整个区域中按条纹图案、格子图案、在格子图案的格点插入杆所形成的杆图案中的一种或多种图案排列。
12.根据权利要求7所述的电荷平衡功率器件，其中，所述第一导电型是P型和N型中的一型，而所述第二导电型是P型和N型中的另ー型。
13.—种电荷平衡功率器件的制造方法，包括 形成电荷平衡体区，其中，在所述电荷平衡体区中排列有作为第一导电型杂质区的一个或多个第一导电型柱和作为第二导电型杂质区的ー个或多个第二导电型柱； 在所述电荷平衡体区上形成第一导电型外延层；以及在所述第一导电型外延层中形成晶体管区。
14.根据权利要求13所述的方法，其中，排列在所述电荷平衡体区中的所述ー个或多个第二导电型柱与形成在所述晶体管区中的ー个或多个第二导电型阱不是垂直对齐的。
15.根据权利要求13所述的方法，其中，所述晶体管区和所述电荷平衡体区所处的位置使得彼此不接触。
16.根据权利要求13所述的方法，其中，形成在所述晶体管区中的ー个或多个第二导电型阱与排列在所述电荷平衡体区中的ー个或多个第二导电型柱相接触。
17.根据权利要求13所述的方法，其中，所述ー个或多个第一导电型柱和所述ー个或多个第二导电型柱构成超结结构。
18.根据权利要求13所述的方法，其中，所述ー个或多个第二导电型柱在用于制造所述电荷平衡功率器件的晶片的整个区域中按条纹图案、格子图案、在格子图案的格点插入杆所形成的杆图案中的一种或多种图案排列。
19.根据权利要求13所述的方法，其中，所述第一导电型是P型和N型中的一型，而所述第二导电型是P型和N型中的另ー型。
全文摘要
提供一种电荷平衡功率器件及其制造方法。所述电荷平衡功率器件包括电荷平衡体区，其中排列有作为第一导电型杂质区的一个或多个第一导电型柱和作为第二导电型杂质区的一个或多个第二导电型柱；形成在所述电荷平衡体区上的第一导电型外延层；以及形成在所述第一导电型外延层中的晶体管区。在本发明中，不管形成在晶片表面上的晶体管区的结构如何，都可以形成相同的电荷平衡体区。
文档编号H01L21/336GK102655172SQ20111005228
公开日2012年9月5日 申请日期2011年3月4日 优先权日2011年3月4日
发明者吴侊勋, 尹钟晚, 金秀圣 申请人:特瑞诺科技股份有限公司