专利名称：芯片被动元件的制造工艺的制作方法
技术领域：
本发明涉及一种被动元件的制造工艺，特别是关于一种芯片被动元件的制造工艺。
背景技术：
近年来，由于表面粘着技术的普及应用，促使被动元件加速芯片化。芯片被动元件可为具有单一功能的装置，例如电阻、电容、电感，亦可为复合式元件的装置，例如阻容网络、排阻等等。基于成本的考量，芯片被动元件的制造一向采用厚膜制造工艺，但目前也逐渐看到薄膜制造工艺应用在芯片被动元件的制造，而且越来越普遍。厚膜制造工艺采用网印技术，藉刮刀挤压的方式将胶体印刷在芯片基板上，再经过干燥及烧结等制造工艺，其产品线宽在100 μ m以上，其厚度亦达5 10 μ m左右，在尺寸的微缩与产品稳定度的提升有技术上的极限与困难度。而薄膜制造工艺采用光刻蚀刻技术，在芯片基板上描绘电路，线宽可控制在10 μ m以下，产品厚度可控制在0. 01 1 μ m的范围内。相较于厚膜制造工艺，薄膜制造工艺对于产品体积微缩以及提升精密度的设计有更多可能性。然而，即使芯片被动元件的主体结构使用薄膜制造工艺制作，却依旧使用银浆等贵金属厚膜印刷的方式制作芯片被动元件的导电电极，造成成本较高，且芯片被动元件的厚度较厚。因此，一种降低成本、提升生产速率以及减少产品厚度的芯片被动元件的制造工艺，乃为所冀。
发明内容
本发明的目的之一，在于提出一种芯片被动元件的制造工艺。本发明的目的之一，在于提出一种低成本的芯片被动元件的制造工艺。本发明的目的之一，在于提出一种高生产速率的芯片被动元件的制造工艺。本发明的目的之一，在于提出一种低厚度的芯片被动元件的制造工艺。根据本发明，一种芯片被动元件的制造工艺包含在芯片基板的第一方向剥裂线上覆盖第一遮蔽膜，然后真空溅射电气特性层，再覆盖第二遮蔽膜且露出导电区，接着真空溅射导电层，以及清除该第一遮蔽膜及该第二遮蔽膜。较佳者，该导电层以较低成本的导电材料为靶材，以降低成本。由于该导电层是以真空溅射形成，因此可以减少产品厚度，而且不需要干燥及烧结等步骤，因此提升生产速率。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中图1 图6为芯片被动元件制造工艺的各主要步骤的示意图。
附图标号10121416182022
24
芯片基板剥裂线剥裂线遮蔽膜
电气特性层
遮蔽膜导电区导电层
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。图1 图6为在本发明的芯片被动元件的制造工艺中，各主要步骤的上视图及剖面图。在制作芯片被动元件时，如图1所示，先准备芯片基板10，其上规划有多条X方向的剥裂线12及多条Y方向的剥裂线14，以定义出各单元的位置，每个单元将用于制造一个芯片被动元件。芯片基板10可以是陶瓷、玻璃、硅或氧化铝，其材料须适于后续的真空溅射环境。如图2所示，以曝光或印刷的方式在芯片基板10的每条X方向的剥裂线12上覆盖可清除式的遮蔽膜16。较佳者，遮蔽膜16的材料为光阻、玻璃油墨或加热后易于溶剂中清洗的环氧树脂。然后如图3所示，真空溅射电气特性层18。在此真空溅射的步骤中，根据芯片被动元件的功能及结构设计，施行一道或多道盖印与真空溅射靶材以形成电气特性层18， 这是芯片被动元件的主体结构，且已经是熟知的技术。在完成芯片被动元件的主体结构后， 如图4所示，以曝光或印刷的方式覆盖可清除式的遮蔽膜20，在Y方向的剥裂线14的两侧露出预设的导电区22，然后如图5所示，真空溅射导电层M。较佳者，形成导电层M的靶材选用包含铜基合金等具良好导电性的材料。较佳者，导电层M的厚度在0. 15 1 μ m之间。接着如图6所示，清除遮蔽膜16及20，其上的电气特性层18及导电层M亦一并清除。 较佳者，采用超音波振荡清洗或以毛刷或海绵在水或溶剂之中刷洗遮蔽膜16及20。在清除遮蔽膜16及20后，导电层M成为分离的区块，形成芯片被动元件的导电电极。接着，以现有的封装方式对芯片基板10进行剥条、镀侧导、折粒、水电镀...等步骤，以完成芯片被动元件的制作。如以上实施例所述，本发明使用铜基合金等材料为靶材，真空溅射形成导电层M， 与现有技术相比，除了降低成本以外，也能省去厚膜印刷的干燥及烧结等步骤，并且能减少导电电极的厚度，进而缩小芯片被动元件的产品厚度。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种芯片被动元件的制造工艺，其特征在于，包括下列步骤 准备已规划第一方向剥裂线及第二方向剥裂线的芯片基板； 覆盖第一遮蔽膜在所述第一方向剥裂线上；真空溅射电气特性层； 覆盖第二遮蔽膜且露出导电区； 真空溅射导电层；以及清除所述第一遮蔽膜及所述第二遮蔽膜。
2.如权利要求1所述的制造工艺，其特征在于，所述覆盖第一遮蔽膜在所述第一方向剥裂线上的步骤包含以曝光或印刷方式形成所述第一遮蔽膜。
3.如权利要求1所述的制造工艺，其特征在于，所述第一遮蔽膜的材料为光阻、玻璃油墨或加热后易于溶剂中清洗的环氧树脂。
4.如权利要求1所述的制造工艺，其特征在于，所述真空溅射电气特性层的步骤包含盖印与真空溅射靶材。
5.如权利要求1所述的制造工艺，其特征在于，所述覆盖第二遮蔽膜且露出导电区的步骤包含以曝光或印刷方式形成所述第二遮蔽膜。
6.如权利要求1所述的制造工艺，其特征在于，所述第二遮蔽膜的材料为光阻、玻璃油墨或加热后易于溶剂中清洗的环氧树脂。
7.如权利要求1所述的制造工艺，其特征在于，所述真空溅射导电层的步骤包含以铜基合金为靶材的真空溅射。
8.如权利要求1所述的制造工艺，其特征在于，所述导电层的厚度在0.15 1 μ m之间。
9.如权利要求1所述的制造工艺，其特征在于，所述导电区位于所述第二方向剥裂线的两侧。
10.如权利要求1所述的制造工艺，其特征在于，所述清除所述第一遮蔽膜及所述第二遮蔽膜的步骤包含以超音波振荡清洗或以毛刷或海绵在水或溶剂之中刷洗所述第一遮蔽膜及所述第二遮蔽膜。
全文摘要
本发明公开了一种芯片被动元件的制造工艺，利用真空溅射形成芯片被动元件的导电电极，并在真空溅射前覆盖可清除式的遮蔽膜在剥裂线上，于真空溅射后快速清除，具有降低成本、提升生产速率以及减少产品厚度的优点。
文档编号H01L21/50GK102412178SQ201110147529
公开日2012年4月11日 申请日期2011年6月2日 优先权日2010年9月17日
发明者黄恬静 申请人:越野股份有限公司