专利名称：传感器器件和制造方法
技术领域：
本发明涉及一种传感器器件，所述传感器器件包括承载感测元件的基板以及在所述基板上用于为所述感测元件提供互连的金属化堆叠。本发明还涉及一种制造这种传感器器件的方法。
背景技术：
由于半导体技术的发展，在集成于单片电路中的传感器的感测表面上检测单个捕获事件变得可行。在PCT专利申请W02009/047703中公开了这种传感器的示例，其中，捕获分子形成电容器的绝缘层，电容器的基板分别由导电感测表面和流体样品(sample)形成。 捕获事件引起绝缘层的介电常数的变化，介电常数的变化影响电容器的电容，其中，所述绝缘层包括传感器表面正上方的发生捕获事件的部分。例如，如在本申请中的情况下一样，可以作为通过晶体管的电流的偏置来测量电容的变化。在PCT专利申请W02008/132656中公开了一种备选方案，其中，公开了一种外延栅极(extended-gate)场效应晶体管，所述外延栅极场效应晶体管在外延栅极的表面上具有捕获分子，使得晶体管的栅极电位可以被捕获事件改变。可以利用生物受体(biorec印tor)来功能化(functionalized)这种传感器的传感器电极，所述生物受体即是能够结合(接收(receive))感兴趣的特定分析物以检测感兴趣的特定分析物的单分子结合事件的分子或成分，通常是一些生物受体。此外，由于可以使电极小型化到nm量级这一事实，所以可以为单个集成电路(IC)提供这种传感器电极的阵列，从而例如通过在相同时间测量不同样品来便于并行读取的大量传感器的性能。为了实现有意义的读取，这种传感器器件典型地包括反电极(counter electrode)，所述反电极用于提供基准电位，相对于该基准电位来校准从传感器结合事件得到的信号。在PCT专利申请W02009/074926中，公开了一种传感器结构，其中，测量电极集成在线后端(BE0L,back end of line)金属化堆叠(metallization stack)的顶部金属层中，反电极设置在BEOL金属化堆叠的外部。例如，在W02009/047703中，在芯片封装工艺期间安装反电极。然而这需要附加的工艺步骤，并且使封装过程复杂化。此外，在封装中提供单个反电极严重地限制了并行执行多个独立捕获事件的可能性。在W02009/074926中，提出将反电极集成在BEOL金属化堆叠的顶部金属化层中。 然而这意味着必须在与基板中的感测元件相连的工作电极与反电极之间共享该顶部金属化中的可用空间量，从而将传感器器件的最大可能数目(multiplicity)减小大约因子2。
发明内容
本发明旨在提供一种传感器器件，该传感器器件克服了上述缺陷中的至少一些。本发明还旨在提供一种制造这种传感器器件的方法。根据本发明的第一方面，提供了一种传感器器件，包括承载感测元件的基板以及在所述基板上用于为所述感测元件提供互连的金属化堆叠，所述金属化堆叠包括被绝缘层分离的多个图案化金属层，其中，第一金属层包括与感测元件导电地连接的电极部分，面对第一金属层的另一金属层包括基准电极部分，从金属化堆叠的顶部可访问的流体沟道将电极部分和基准电极部分分离。因此，提供了一种传感器器件，其中，传感器电极和反电极都集成在BEOL金属化堆叠中，其中，流体沟道用于在传感器电极与反电极之间引导样品，从而将这些电极分离。 因此，得到了一种传感器器件，其中，由于不必在两个电极之间共享单个金属层的面积，所以可以使并联电极的密度最大化，即，由于样品室也集成在BEOL金属化堆叠中，并且可以以诸如CMOS工艺之类的半导体工艺技术来制造BEOL金属化堆叠，所以比现有器件更紧凑。优选地，还从基板去除所述另一金属层而不是第一金属层，因为这意味着使电极部分到感测器件的距离最小化，这使得器件的制造复杂度最小化。更优选地，所述另一金属层是上部金属层。在实施例中，面对流体沟道的电极部分的表面承载至少一个生物受体分子。这具有的优点是，传感器器件可以检测感兴趣的特定分析物的单分子结合事件，例如，参与到特定“锁和键(lock and key)型”结合事件中的分析物。在另一实施例中，基板承载多个感测元件，每个感测元件导电地连接至第一金属层中相应的电极部分。这具有的优点是，可以并行地执行多个感测事件。优选地，所述相应的电极部分中的至少一些位于分离的流体沟道中，使得可以对不同的样品并行地执行多个感测事件。为此，每个分离的流体沟道可以包括面对电极部分的反电极部分。优选地，电极部分和反电极部分由相同金属制成，以避免两个电极之间的电化效应。根据本发明的另一方面，提供了一种制造传感器器件的方法，包括提供承载感测元件的基板；以及在所述基板上形成用于为所述感测元件提供互连的金属化堆叠，其中，形成所述金属化堆叠的步骤包括形成通过先前沉积的绝缘层的导电连接，以建立与感测元件的导电连接；在先前沉积的绝缘层上形成第一图案化金属层，所述图案化金属层包括与导电连接导电地接触的电极部分；在第一图案化金属层上沉积包括另一绝缘层的另一层堆叠，所述另一绝缘层包括在电极部分上的牺牲区；将所述另一层堆叠的上部部分图案化，以向牺牲区形成反电极开口 ；用第二金属填充反电极开口，从而形成通过牺牲区与电极部分分离的反电极部分；通过所述另一层堆叠的至少一部分，来为牺牲区提供入口 ；以及通过经由所述入口来去除牺牲区，在电极部分与反电极部分之间形成流体沟道。因此，本发明的方法产生了一种传感器器件，其中，感测电极和反电极以及包括这些电极的样品室都集成在BEOL金属化堆叠中，而不需要非标准半导体工艺步骤，因此产生了一种提供这种传感器器件的节约成本的方法。在实施例中，形成通过先前沉积的绝缘层的导电连接以及形成第一图案化金属层的步骤包括在先前沉积的绝缘层上沉积蚀刻停止层；将所述蚀刻停止层图案化为至少在所述蚀刻停止层中形成电极开口 ；形成通过所述电极开口的导电连接；以及用第一金属来填充电极开口，从而提供通过先前沉积的绝缘层与感测元件导电地连接的电极部分。这便于通过蚀刻步骤来去除牺牲部分。可以通过在去除牺牲区期间以OV来偏置晶片来执行所述蚀刻步骤，这使得可以从电极部分与反电极部分之间有效地去除牺牲部分。
备选地，牺牲区可以包括热可分解材料，其中，通过所述入口来去除牺牲区的步骤包括将晶片加热到可分解材料的分解温度以上，直到可分解材料完全分解为止。这具有的优点是可以无需使用蚀刻停止层。 在实施例中，基板承载传感器元件的阵列，所述方法包括为每个感测元件提供电极部分；以及为每个电极部分提供分离的流体沟道。这样，包括传感器阵列(例如，二维传感器阵列)的传感器器件可以被设置为使得可以用于同时测量不同的样品。方法还可以包括使流体沟道外露于包括生物受体在内的成分；以及将生物受体粘附到电极部分，使得感测电极变得对感兴趣的特定分析物灵敏。
参考附图，以非限制性示例的方式，更详细地描述本发明的实施例，其中图1示意性地示出了传感器器件；图2示意性地示出了在本发明的方法实施例的第一步骤之后的中间结构；图3-7示意性地示出了在本发明的方法的后续步骤之后的不同中间结构；图8示意性地示出了根据本发明实施例的传感器器件的顶视图；图9示意性地示出了传感器器件沿线A-A’的截面图；以及图10示意性地示出了传感器器件沿线B-B’的截面图。
具体实施例方式应理解，附图仅仅是示意性地而非按比例绘制的。还应理解，所有附图当中相同附图标记用于指示相同或相似的部分。图1示意性地示出了传感器器件10的非限制示例。传感器器件10具有有源组件 12 (例如，晶体管)，所述有源组件12的控制端子导电地耦合至流体或样品室14中的工作电极16。室14还包括反电极18。典型地功能化工作电极16的表面，以变得对感兴趣的特定分析物灵敏，所述感兴趣的特定分析物可以是对哺乳动物(例如，人)的身体状况加以表示的混合物。工作电极 16的表面可以例如承载一个或多个受体分子(例如，抗体)，以与蛋白质形成特异性结合对，工作电极16的表面可以承载用于复制的DNA链部分等等。可以以任何合适的方式(例如，通过自组装)来功能化工作电极1 6的表面。为此，工作电极16可以由诸如铜之类的金属制成，公知铜可以用于在工作电极16的表面上形成自组装单层(SAM，self-assembled monolayer)。在操作中，感兴趣的分析物与工作电极16的功能化表面之间的相互作用影响传感器器件10的栅极电位Ve。这因此改变了有源组件12的源漏电位Vds，所述有源组件12可以用于检测和量化工作电极16的表面处的结合事件。感兴趣的读者可以参考PCT专利申请TO2009/047703和W02009/074^6来获得对这种传感器器件的操作的更详细描述。应注意，为了避免本发明中的任何不确定，可以使用任何合适的有源组件12。例如，工作电极16不必电连接到有源组件12的控制端子(例如，MOS晶体管的栅极)。相反， 工作电极可以形成感测电容器的第一极板，而第二极板由流体室14中的介质来提供，而极板之间的电介质由工作电极表面上的功能层(例如，SAM)来提供。在这种情况下，基准电极16对感测电容器的第二极板上的电位进行感测。其他实施例对于本领域技术人员来说是显而易见的。根据本发明，提供了传感器器件10，其中，工作电极16、基准电极18和流体室14 全都集成在芯片的BEOL中。这具有的优点是，使制造传感器器件10的工艺步骤的数目最小化，并且所有步骤都与标准半导体工艺步骤(例如，CMOS工艺)兼容。在下文中，将以非限制性示例的方式使用CMOS BEOL工艺来给出制造这种传感器器件10的实施例。应理解， 本发明同样可以应用于其他类型半导体工艺的BEOL部分。图2示出了本发明的方法实施例的第一步骤。提供了基板100(例如，可以是单晶基板的硅基板)，在所述基板100中形成了有源组件110。例如，有源组件110可以是nMOS 和/或pMOS晶体管，每个有源组件110具有源极区112、漏极区114和栅极端子116，栅极端子形成在源极区112和漏极区114之间的沟道区上。可以使用浅沟槽绝缘体(shallow trench insulation) 102来将不同的有源组件10彼此分离。具有有源组件110的基板100 可以具有任何合适的形式，并且不限于本发明。此外，由于为基板100提供有源组件110是本领域技术人员的常规技术，所以仅为了简明起见而不在进一步详细说明这一点。当为基板100提供了有源组件110和绝缘层120 (有时也称作前端工艺)之后，开始形成互连结构，所述互连结构用于将不同的有源组件110彼此互连，并为所选的有源组件110提供外部触点。在开始BEOL工艺之前，基板100通常被绝缘材料层120覆盖，以使基板100及其有源组件100与要在BEOL工艺中形成的互连结构电绝缘。在本发明中，术语 “层”旨在包括单层结构以及出于相同目的的多层结构，例如，用于在两个导电结构之间提供绝缘结构的三层堆叠将被称作单层。例如，在图1中，绝缘层120可以包括相对厚的绝缘材料层121以及相对薄的扩散阻挡材料层131，所述扩散阻挡材料层131防止金属材料渗透到绝缘材料121中。绝缘材料 121可以是任何合适的绝缘材料，例如S^2或Si3N4。扩散阻挡材料131可以是任何合适的材料，例如，碳化硅(SiC)。在BEOL工艺中，典型地切开(open)绝缘层120以在绝缘层120 中形成到基板100的下覆部分(underlying part)的通孔，例如，到有源组件110的源极端子或漏极端子的通孔122，以及到有源组件110的栅极端子的通孔124。典型地，在绝缘层 120的顶部形成第一金属化层130a。金属化层130a典型地是由被绝缘材料分离的导电部分132形成的层，所述绝缘材料可以与用于绝缘层120a的绝缘材料121相同。任何合适的导电材料(例如，金属)可以用于导电部分132，并且这些导电材料可以以任何合适的方式形成在金属化层130a中。例如，可以通过以下方式来形成金属化层130a 沉积绝缘材料，切开绝缘材料以形成要由导电部分132、134填充的凹口，以任何合适的方式形成通过这些凹口的通孔122、124，最后以任何合适的方式(例如，通过双大马士革工艺(dual Damascene process))用导电部分132、134来填充凹口。例如，可以在第一金属化层120a上形成BEOL 工艺的第一绝缘层120a之前，通过化学机械抛光(CMP)步骤来将生成的结构平面化。如公知的，可以多次重复该过程，以在BEOL工艺中构造金属化堆叠。在图2中，已经形成了使两个图案化的金属化层130a、130b电绝缘的第一绝缘层120a。要重申的是，这些层是可以以任何合适的方式来形成的。根据沿用已久的命名法，第N绝缘层也称作Via-N 层，第N金属化层也称作Metal-N层。根据本发明实施例，通过以下方式来形成第二绝缘层120b 通过等离子增强化学
7汽相沉积(PECVD)来沉积SiC、Si&和SiC的堆叠，然后沉积SiO2、Si3N4和SW2堆叠。SW2 层由附图标记121来表示，而Si3N4层由附图标记140来表示。应理解，仅以非限制性示例的方式在Metal-2层顶部形成这些堆叠。这些堆叠可以形成在BEOL工艺的任何金属化层上。接下来，将Si02/Si3N4/Si&堆叠图案化，以便于例如通过双大马士革工艺来形成 Via-2和Metal-3沟槽，所述双大马士革工艺可以包括用于对要去除的Si02/Si3N4/Si&堆叠的一部分加以限定的光刻步骤以及随后的干蚀刻。然后通过使用Ta/TaN、Ag、Al、Pd、Pt、 W和/或Cu，利用金属或金属堆叠来填充通孔和沟槽。然后可以例如通过CMP步骤将金属堆叠平面化。图3所示的生成的结构具有多个电极部分16以及在金属化层130c中限定的一些源极/漏极触点134。在本示例实施例中，电极部分16经由多个下覆金属部分134和通孔124导电地连接至栅极端子116。源极/漏极触点134或漏极端子经由多个下覆金属部分132和通孔122导电地连接至源极/漏极端子112、114。接下来，如图4所示，通过PECVD来沉积由SiC 131和SW2 121构成的第一堆叠以及由SiC 131和SiA 121构成的第二堆叠。这些堆叠分别限定了 Via-3和Metal-4层 120c和130d，如从下文中显而易见的。可以以任何合适的方式将第二堆叠图案化，以便于将通孔沟槽蚀刻到Via-3层120c中，此后例如通过使用Ta/TaN、Ag、Al、Pd、Pt、W和/或Cu 以金属或金属堆叠来填充通孔沟槽和接合焊盘。可以通过两个分离的蚀刻步骤来执行这一操作在第一蚀刻步骤中形成用于通孔的各个沟槽，然后在后续的蚀刻步骤中用抗蚀剂来保护通孔沟槽并形成电极和/或接合焊盘开口。在去除抗蚀剂之后，可以以任何合适的方式用金属来填充通孔沟槽和电极和/或接合焊盘开口。然后可以例如通过CMP步骤来将金属堆叠平面化。在生成的结构的顶部，可以沉积扩散阻挡层131(例如，SiC层)，以避免在后续光刻步骤中的任何光致抗蚀剂中毒(poisoning)。图5示出了生成的结构。Metal-4层130d包含通过通孔122与下覆金属化结构相连的源极/漏极触点134以及与下覆Metal-3层130c中的工作电极部分16面对的反电极部分18。优选地，电极部分16和基准电极部分18由相同的材料制成，以避免在这些电极之间出现电池效应。此时，注意力集中到Via-3层120c的加亮区域144。该区域将电极部分16与反电极部分18分离，在后续的工艺步骤中将从Via-3层120c去除该区域，以在电极部分16与反电极部分18之间形成流体沟道。为此，用于在后续工艺步骤中被去除的Via-3层120c 的区144将称作牺牲区144。在下一步骤中，使用合适的掩模材料150来掩蔽图5的生成结构，其中，利用掩模 150来保护反电极部分18和源极/漏极触点134。随后蚀刻沟槽152通过Metal-4层130d 和Via-3层120c，以便提供通往牺牲区144的入口。图6中示出了这一点。例如，可以使用任何合适的干蚀刻方法来执行这一操作。由于本领域技术人员公知如何执行各向同性蚀刻通过诸如SiO2之类的电介质层，因此仅为了简明起见而不再进一步详细论述干蚀刻法。 下覆Si3N4层140以及金属部分16和134可以用作用于形成入口蚀刻沟槽152的蚀刻停止层。换言之，下覆Si3N4层140以及金属部分16和134对于用于形成入口沟槽152的蚀刻法是惰性的。在下一步骤中，如图7所示，优选地通过使用与形成入口沟槽152的蚀刻法相同的蚀刻法，来去除牺牲区144的其余部分。为了横向去除Via-3层130c中的一个或多个电介质层，在蚀刻步骤期间，所述一个或多个电介质层中由基板10形成其一部分的晶片受到偏置电压。OV偏置电压下结果是最优的。因此，在电极部分16和反电极部分18之间形成流体室14，可以通过入口沟槽152来访问该流体室14，入口沟槽152和流体室14的结合形成了通过BEOL金属化堆叠的流体沟道，流体沟道中一个或多个工作电极16和基准电极18的各个表面外露于流体沟道。在后续的工艺步骤中(未示出)，例如通过干湿带以及从上部金属部分(例如，基准电极部分18和/或源极/漏极触点134)的扩散阻挡层121，来去除光致抗蚀剂以及(如果可以的话)在干蚀刻工艺期间形成的聚合物残余。此外，可以通过将合适的受体分子成分引导通过用于自组装在电极部分16上的流体室14，来功能化电极部分16。需要提到的是，由于电极部分16和基准电极部分18均外露于流体室14，所以在对电极部分16的表面进行功能化时，尤其是在基准电极部分18和电极部分16对功能化成分 (例如，SAM形成成分)具有同等的亲和力时，例如，在基准电极部分18和电极部分16由相同导电材料(例如，铜)制成的情况下，很难避免基准电极18的表面的功能化。为了确保这种结构能够产生有意义的测量结果，可以使反电极部分18的可用表面保持小于关联的电极部分16的面积之和，使得在基准电极部分18和关联的电极部分16 处出现的特定结合事件仍然产生可再现信号，根据该可再现信号可以评估感兴趣的分析物的浓度。为此，例如可以将反电极部分18设计得尽可能窄，例如，具有线形形状，并且可以使反电极部分18面对多个电极部分16，所述多个电极部分16的组合面积大于反电极部分 18的面积，例如，是反电极18的面积的几倍。在实施例中，多个电极部分16导电地互连，以实现面积比反电极部分18大的单个工作电极。备选地，电极部分16和基准电极部分18可以由不同材料制成，所述不同材料对功能化具有实质上不同的亲和力。在该实施例中，必须谨慎选择所述不同材料，使得由于材料的不同氧化还原电位而引起的电化(galvanic)(电池)效应最小化，即，材料应当具有同等的氧化还原电位。此时，应注意，本领域技术人员应清楚，在不脱离本发明的前提下，可以对上述工艺进行许多改变。例如，可以使用除了 Si02、Si3N4和SiC以外的其他合适材料。此外，可以以相邻金属化层(即，除了 Metal-3和Metal-4层以外的其他层)的任何合适组合的形式来形成电极部分16和基准电极部分18。此外，在流体室14中可以包含任何合适数目的电极部分16。可以形成包括多个流体室14的IC，每个流体室14具有其自己的电极部分16 和基准电极部分18。备选地，可以将基准电极部分18定尺寸为使得在至少两个流体室14 之间共享该基准电极部分18。还应注意，可以以其他合适的方式在BEOL金属化堆叠中形成流体室14。例如，可以将Via-3层120c图案化，以形成具有流体室14的形状和尺寸的腔体，所述腔体可以填充有热可分解材料，如，热可分解聚合物(TDP，thermally decomposable polymer)，此后可以以任何合适方式来形成Metal-4层的金属部分。例如，可以使用脱膜(lift-off)工艺来形成这种金属部分，脱膜工艺本质上是已知的，因此为了简明起见不再对其进行详细说明。这种TDP的非限制性示例是聚降冰片烯(polynorbornene)。在形成入口沟槽152之后，可以将生成的结构加热到在热可分解材料的热分解温度以上的温度，以在电极部分16与基准电极部分18之间形成流体室14。图8-10示出了生成的传感器器件10。图8示出了在将晶片锯成独立的传感器器件10之后传感器器件10的顶视图。在器件的周边可以看到源极/漏极触点134，并且源极 /漏极触点134通过绝缘层121与器件中心的基准电极部分18分离，所述绝缘层121可以是任何合适的材料，例如SiO2。还可以看到BEOL堆叠内部通往不同流体室的入口沟槽152。 流体室14的周界由虚线框来表示。在本实施例中，基准电极18被多个流体室共享。要重申的是，每个流体室具有分离的基准电极部分18的实施例也是同样可行的。图9示出了图8中传感器器件10沿线A-A’的截面图。可以容易地辨别出流体室 14、入口沟槽152、工作电极部分16和基准电极部分18。图10示出了图8中传感器器件10 沿线B-B’的截面图。可以辨别出在Via-3层120c中形成的具有相应的电极部分16的独立流体室14，其中所述电极部分16导电地连接至下覆有源器件110，还可以辨别出部分地密封流体室14的电介质材料层121。应注意，上述实施例示出而非限制本发明。本领域技术人员在不脱离所附权利要求的范围的前提下，可以设计出许多备选实施例。权利要求中，括号中的任何附图标记不应构成对权利要求的限制。词语“包括”不排除权利要求中所列元件或步骤以外的其他元件或步骤。元素前面的词语“一”或“一种”不排除存在多个这样的元素。还可以通过包括若干不同元件的硬件来实现本发明。在列举了若干装置的设备权利要求中，这些装置中的若干装置可以由同一项硬件来体现。在互不相同的从属权利要求中阐述特定的措施并不表示不能有利地使用这些措施的组合。
权利要求
1.一种传感器器件(10)，包括承载感测元件(110)的基板(100)以及在所述基板上用于为所述感测元件提供互连的金属化堆叠，所述金属化堆叠包括被绝缘层(120a-d)分离的多个图案化金属层(130a-d)，其中第一金属层(130c)包括与感测元件导电地连接的电极部分(16)，面对第一金属层的另一金属层(130d)包括基准电极部分(18)，从金属化堆叠的顶部可访问的流体沟道(14)将电极部分和基准电极部分分离。
2.根据权利要求1所述的传感器器件(10)，其中，还从基板(100)去除所述另一金属层(130d)而不是第一金属层(130c)。
3.根据权利要求2所述的传感器器件(10)，其中，所述另一金属层(130d)是上部金属层。
4.根据权利要求1至3中任一项所述的传感器器件(10)，其中，面对流体沟道(14)的电极部分(16)的表面承载至少一个生物受体分子。
5.根据权利要求1至4中任一项所述的传感器器件(10)，其中，基板(100)承载多个感测元件(110)，每个感测元件导电地连接至第一金属层(130c)中相应的电极部分(16)。
6.根据权利要求5所述的传感器器件(10)，其中，所述相应的电极部分(16)中的至少一些位于分离的流体沟道(14)中。
7.根据权利要求6所述的传感器器件(10)，其中，每个分离的流体沟道(14)包括面对电极部分(16)的反电极部分(18)。
8.根据前述任一项权利要求所述的传感器器件(10)，其中，电极部分(16)和反电极部分(18)由相同金属制成。
9.一种制造传感器器件(10)的方法，包括 提供承载感测元件(110)的基板(100)；以及在所述基板上形成用于为所述感测元件提供互连的金属化堆叠，其中，形成所述金属化堆叠的步骤包括形成通过先前沉积的绝缘层(120b)的导电连接(IM)，以建立与感测元件的导电连接；在先前沉积的绝缘层上形成第一图案化金属层(130c)，所述第一图案化金属层包括与导电连接(124)导电地接触的电极部分(16)；在第一图案化金属层上沉积包括另一绝缘层(120c)的另一层堆叠(120c，130d)，所述另一绝缘层包括在电极部分上的牺牲区(144)；将所述另一层堆叠的上部部分(130d)图案化，以向牺牲区形成反电极开口 ； 用第二金属填充反电极开口，从而形成通过牺牲区与电极部分分离的反电极部分 (18)；通过所述另一层堆叠的至少一部分，来为牺牲区提供入口(15 ；以及通过经由所述入口来去除牺牲区，在电极部分与反电极部分之间形成流体沟道(14)。
10.根据权利要求9所述的方法，其中，形成通过先前沉积的绝缘层(120b)的导电连接 (124)以及形成第一图案化金属层(130c)的步骤包括在先前沉积的绝缘层上沉积蚀刻停止层(140)； 将所述蚀刻停止层图案化为至少在所述蚀刻停止层中形成电极开口；形成通过所述电极开口的导电连接；以及用第一金属来填充电极开口，从而提供通过先前沉积的绝缘层与感测元件导电地连接的电极部分(16)。
11.根据权利要求10所述的方法，其中，通过蚀刻来去除牺牲区(144)，所述方法还包括在去除牺牲区期间以OV来偏置晶片。
12.根据权利要求9所述的方法，其中，牺牲区(144)包括热可分解材料，经由所述入口(152)来去除牺牲区的步骤包括将晶片加热到可分解材料的分解温度以上，直到可分解材料完全分解为止。
13.根据权利要求9至12中任一项所述的方法，其中，电极部分(16)和所述另一电极部分(18)由相同金属制成。
14.根据权利要求9至13中任一项所述的方法，其中，基板(100)承载传感器元件 (110)的阵列，所述方法包括为每个感测元件提供电极部分(16)；以及为每个电极部分提供分离的流体沟道(14)。
15.根据权利要求9至14中任一项所述的方法，还包括使流体沟道(14)外露于包括生物受体在内的成分；以及将生物受体粘附到电极部分(16)。
全文摘要
本发明公开了一种传感器器件(10)，包括承载感测元件(110)的基板(100)以及在所述基板上用于为所述感测元件提供互连的金属化堆叠，所述金属化堆叠包括被绝缘层(120a-d)分离的多个图案化金属层(130a-d)，其中，第一金属层(130c)包括与感测元件导电地连接的电极部分(16)，面对第一金属层的另一金属层(130d)包括基准电极部分(18)，从金属化堆叠的顶部可访问的流体沟道(14)将电极部分和基准电极部分分离。本发明还公开了一种制造这种传感器器件的方法。
文档编号H01L23/532GK102346165SQ20111021271
公开日2012年2月8日 申请日期2011年7月27日 优先权日2010年7月29日
发明者纪尧姆·伯卡迪, 马格利·休格特·艾利斯·兰伯特 申请人:Nxp股份有限公司