专利名称：一种剥离制备ito图形的方法
技术领域：
本发明涉及一种剥离制备ITO图形的方法，属于LED工艺技术领域。
背景技术：
ITOdndium Tin Oxides)作为铟锡金属氧化物，具有很好的导电性和透明性，因此，它是LED中透明电极最常用的薄膜材料。现有制备ITO图形的方法为光刻胶湿法腐蚀法或是光刻胶剥离法两种前一种方法就是在GaN基底上先蒸镀一层ITO薄膜，然后在其上光刻甩胶、曝光、显影，制备出光刻胶图形，利用腐蚀液浸泡，将光刻胶未保护的ITO腐蚀掉，然后去胶，最终得到所需的ITO图形，这种方法主要采用的是湿法腐蚀ΙΤ0，其弊端一是ITO腐蚀易不彻底，残留的ITO镜检难以发现，会造成后续ICP刻蚀黑点，造成漏电、ESD差 等情况；弊端二是由于ITO为粉末微晶体，质地疏松，在湿法腐蚀过程中，易形成横向钻蚀，造成边缘毛刺状，也会形成漏电通道；后一种方法是利用光刻胶作为掩膜图形，带胶蒸镀ΙΤ0，然后剥离光刻胶。这种方法的弊端是ΙΤ0蒸镀时温度较高300摄氏度左右，光刻胶耐不住这么高的温度，所以无法采用带光刻胶蒸镀剥离ΙΤ0。现有制备ITO图形已有以下专利披露中国专利CN101114126A，《一种ITO图案的形成方法》是采用在基板上涂布感光性光刻胶，通过曝光、显影将基板上欲形成ITO图案的部分上的感光性光刻胶去除，然后在该基板上镀上ITO膜，最后对该基板进行脱膜处理，将剩余的感光性光刻胶及附着在其上的ITO膜层去除，得到所需ITO图案的基板，其技术不足是选用的剥离掩膜是光刻胶，无法耐ITO蒸镀时的300摄氏度的温度。中国专利CN101631746A,《氧化铟锡电子束光刻胶的合成方法和使用其形成氧化铟锡图案的方法》是采用四水合氯化铟和二水合氯化锡溶解在2-乙氧基乙醇中而合成ITO电子束光刻胶；通过此光刻胶图案化并进行退火，此方法中ITO电子束光刻胶为特殊材料，制备过程复杂、难以掌控。
发明内容
针对现有技术的不足，本发明提供一种剥离制备ITO图形的方法，采用剥离SiO2的方法制备ITO图形，使得N区ITO无残留、ITO图形边缘光滑、无毛刺，大大提高了 ITO图形的均匀性、一致性。术语解释方阻方块电阻，指一个正方形的薄膜导电材料边到边“之”间的电阻，方块电阻有一个特性，即任意大小的正方形薄膜导电材料边到边的电阻都是一样的，方阻仅与薄膜导电材料的厚度等因素有关。本发明的技术方案如下，一种剥离制备ITO图形的方法，步骤如下步骤A :在GaN衬底上蒸镀一层SiO2层；步骤B:将蒸镀SiO2层后的晶片进行光刻甩胶、曝光、显影，将光刻胶形成所需的图形；步骤C :将步骤B处理后的晶片浸泡在SiO2腐蚀液中，将未有光刻胶保护的SiO2层彻底腐蚀干净；步骤D :在步骤C腐蚀后的晶片上蒸镀一层ITO层，ITO层的厚度小于步骤A所蒸镀SiO2层的厚度；步骤E :将蒸镀ITO层后的晶片浸泡在SiO2腐蚀液中，腐蚀晶片侧壁裸露的SiO2层，使Si O2层向内缩2-5 u m览度；步骤F :将经步骤E处理后的晶片进行膜剥离，然后将晶片浸入步骤E所述的SiO2腐蚀液中腐蚀10-20秒，将残留的SiO2底部薄膜去除，得到ITO图形。优选的，步骤A中SiO2蒸镀选用等离子体增强化学气相沉积法(PECVD法)。或真空电子束蒸镀法，蒸镀温度范围在150-300摄氏度之间。所选的蒸镀温度使SiO2层致密性高，蒸镀的厚度均匀。优选的，步骤A中蒸镀一层SiO2层的厚度范围为5000-7000埃。厚度的偏差为正负100埃之内。优选的，步骤B中所述的光刻胶的厚度范围为I. 5-3 μ m;所述曝光时间为7-10秒，曝光光强为7-12mW/cm2 ;所述显影时间为40-55秒。所选的光刻胶粘附性高、耐HF酸，曝光时间和光强的恰好能将光刻胶曝透，显影时间恰好能将光刻胶显干净，且图形边缘光滑，无过显现象。优选的，光刻胶为正性光刻胶。优选的，步骤C、E和F中所述SiO2腐蚀液均为含有HF、NH4F的水溶液，对SiO2的腐蚀速率在100-150埃/秒。优选的，所述SiO2腐蚀液中HF、順/和邮的体积比为4 : 7 : 20。优选的，步骤C中SiO2腐蚀液对SiO2层的腐蚀时间为30-50秒。SiO2腐蚀液使无光刻胶保护处SiO2层完全腐蚀干净，且控制钻蚀宽度在2 μ m以下。所述的钻蚀宽度与步骤E中所述的内缩宽度含义相同。优选的，步骤D中采用电子束蒸镀ITO层；ITO层的厚度范围为2500-3000埃，所述ITO层的方阻小于50欧姆/方片，峰值波长的透过率大于90%。ITO层的厚度小于步骤A中SiO2层厚度且方阻小、透过率高。优选的，步骤E中SiO2腐蚀液对SiO2层的腐蚀时间为20-30秒。优选腐蚀时间为20-30秒，腐蚀时间控制在使图形边缘出现内缩宽度为2-5 μ m范围内，因为SiO2腐蚀液对ITO的腐蚀速率小于10埃/min，腐蚀速率极低。所以浸泡SiO2腐蚀液20-30秒对ITO表面的影响可以忽略不计。优选的，步骤F中对晶片用蓝膜或白膜进行剥离。步骤F中采用粘度合适的蓝膜或白膜，既能将SiO2层剥离掉也不会将ITO粘下。由于步骤E中图形边缘SiO2层已经被钻蚀2-5 μ m，与GaN基地的粘附性变差，用蓝膜或白膜剥离一次至两次就可以完全将SiO2层剥离掉，然后将晶片浸入SiO2腐蚀液10-20秒，将残留的SiO2底膜去除。本发明的优点在于I)本发明所选用的剥离掩膜SiO2层可以耐300度以上的高温，且剥离后不用去胶，方法更为简便。
2)本发明采用的是常见光刻胶，非特殊材料，采购方便、便宜，所以更适合大规模
化生产。3)本发明避免了湿法腐蚀ITO造成的ITO图形边缘毛刺提高了芯片的漏电良率。4)本发明N区的ITO无残留，避免由于ITO残留出现N区刻蚀尖峰的现象，提高了芯片的漏电以及ESD良率。5)本发明所制成的ITO图形边缘整齐，芯片外观质量大大提高。
图I是步骤A的俯视图；图2是步骤B的俯视图；图3是步骤C的俯视图；图4是步骤D的俯视图；图5是步骤E的俯视图；图6是步骤F的俯视图；图7是步骤A的剖面图；图8是步骤B的剖面图；图9是步骤C的剖面图；图10是步骤D的剖面图；图11是步骤E的剖面图；图12是步骤F的剖面图；在图1-12 中，I、GaN 衬底;2、SiO2Jf ;3、光刻胶；4、IT0 层。
具体实施例方式下面结合实施例和说明书附图对本发明做详细的说明，但不限于此。实施例1-3中光刻胶为苏州瑞红电子化学品有限公司出售的正性光刻胶；实施例1-3中所述SiO2腐蚀液中HF、NH4F和H2O的体积比为4 : 7 : 20。实施例I、一种剥离制备ITO图形的方法，步骤如下步骤A :在GaN衬底上选用PECVD法蒸镀一层厚度为5000埃的SiO2层，蒸镀温度为150摄氏度；步骤B :将蒸镀SiO2层后的晶片进行光刻甩胶、曝光、显影，将光刻胶形成所需的图形；所述的光刻胶的厚度为I. 5 μ m ;所述曝光时间为7秒，曝光光强为7mW/cm2 ;所述显影时间为40秒；步骤C :将步骤B处理后的晶片浸泡在SiO2腐蚀液中30秒，将未有光刻胶保护的SiO2层彻底腐蚀干净，且控制钻蚀宽度在2 μ m以下；步骤D :在步骤C腐蚀后的晶片上采用电子束蒸镀一层ITO层，ITO层的厚度小于步骤A所蒸镀SiO2层的厚度，ITO层的厚度为2500埃，所述ITO层的方阻小于50欧姆/方片，峰值波长的透过率大于90% ；步骤E :将蒸镀ITO层后的晶片浸泡在SiO2腐蚀液中20秒，腐蚀晶片侧壁裸露的SiO2层，使SiO2层内缩3 μ m览度；步骤F :将经步骤E处理后的晶片用蓝膜进行剥离，然后将晶片浸入步骤E所述的SiO2腐蚀液中腐蚀10秒，将残留的SiO2底部薄膜去除，得到ITO图形。实施例2、一种剥离制备ITO图形的方法，步骤如下步骤A :在GaN衬底上选用真空电子束蒸镀法蒸镀一层厚6000埃的SiO2层，蒸镀温度为200摄氏度；步骤B :将蒸镀SiO2层后的晶片进行光刻甩胶、曝光、显影，将光刻胶形成所需的图形；所述的光刻胶的厚度为2 μ m ;所述曝光时间为8秒，曝光光强为lOmW/cm2 ;所述显影 时间为50秒；步骤C :将步骤B处理后的晶片浸泡在SiO2腐蚀液中40秒，将未有光刻胶保护的SiO2层彻底腐蚀干净；步骤D :在步骤C腐蚀后的晶片上采用电子束蒸镀一层厚2700埃的ITO层，ITO层的厚度小于步骤A所蒸镀SiO2层的厚度，所述ITO层的方阻小于50欧姆/方片，峰值波长的透过率大于90% ；步骤E :将蒸镀ITO层后的晶片浸泡在SiO2腐蚀液中25秒，腐蚀晶片侧壁裸露的SiO2层，使SiO2层内缩3 μ m览度；步骤F :将经步骤E处理后的晶片用白膜进行剥离，然后将晶片浸入步骤E所述的SiO2腐蚀液中腐蚀15秒，将残留的SiO2底部薄膜去除，得到ITO图形。实施例3、一种剥离制备ITO图形的方法，步骤如下步骤A :在GaN衬底上选用PECVD法蒸镀一层厚7000埃的SiO2层；蒸镀温度为300摄氏度；步骤B :将蒸镀SiO2层后的晶片进行光刻甩胶、曝光、显影，将光刻胶形成所需的图形；光刻胶的厚度为3 μ m ;所述曝光时间为10秒,曝光光强为12mW/cm2 ;所述显影时间为55秒；步骤C :将步骤B处理后的晶片浸泡在SiO2腐蚀液中50秒，将未有光刻胶保护的SiO2层彻底腐蚀干净；步骤D :在步骤C腐蚀后的晶片上蒸镀一层厚3000埃的ITO层，ITO层的厚度小于步骤A所蒸镀SiO2层的厚度，所述ITO层的方阻小于50欧姆/方片，峰值波长的透过率大于 90% ；步骤E :将蒸镀ITO层后的晶片浸泡在SiO2腐蚀液中30秒，腐蚀晶片侧壁裸露的SiO2层，使SiO2层内缩3 μ m览度；步骤F :将经步骤E处理后的晶片用蓝膜进行剥离，然后将晶片浸入步骤E所述的SiO2腐蚀液中腐蚀20秒，将残留的SiO2底部薄膜去除，得到ITO图形。
权利要求
1.一种剥离制备ITO图形的方法，步骤如下 步骤A :在GaN衬底上蒸镀一层SiO2层； 步骤B :将蒸镀SiO2层后的晶片进行光刻甩胶、曝光、显影，将光刻胶形成所需的图形； 步骤C :将步骤B处理后的晶片浸泡在SiO2腐蚀液中，将未有光刻胶保护的SiO2层彻底腐蚀干净； 步骤D :在步骤C腐蚀后的晶片上蒸镀一层ITO层，ITO层的厚度小于步骤A所蒸镀SiO2层的厚度； 步骤E :将蒸镀ITO层后的晶片浸泡在SiO2腐蚀液中，腐蚀晶片侧壁裸露的SiO2层，使SiO2层内缩2-5 μ m宽度； 步骤F :将经步骤E处理后的晶片进行膜剥离，然后将晶片浸入步骤E所述的SiO2腐蚀液中腐蚀10-20秒，将残留的SiO2底部薄膜去除，得到ITO图形。
2.如权利要求I所述的一种剥离制备ITO图形的方法，其特征在于，所述步骤A中SiO2蒸镀选用等离子体增强化学气相沉积法或真空电子束蒸镀法，蒸镀温度范围为150-300摄氏度。
3.如权利要求I所述的一种剥离制备ITO图形的方法，其特征在于，步骤A中蒸镀一层SiO2层的厚度范围为5000-7000埃。
4.如权利要求I所述的一种剥离制备ITO图形的方法，其特征在于，步骤B中所述的光刻胶的厚度范围为I. 5-3 μ m ;所述曝光时间为7-10秒，曝光光强为7-12mW/cm2 ;所述显影时间为40-55秒；光刻胶为正性光刻胶。
5.如权利要求I所述的一种剥离制备ITO图形的方法，其特征在于，步骤C、E和F中所述SiO2腐蚀液均为含有HF、NH4F的水溶液，对SiO2的腐蚀速率在100-150埃/秒。
6.如权利要求I或5所述的一种剥离制备ITO图形的方法，其特征在于，所述SiO2腐蚀液中HF、My^PH2O的体积比为4 : 7 : 20。
7.如权利要求5或6所述的一种剥离制备ITO图形的方法，其特征在于，步骤C中SiO2腐蚀液对SiO2层的腐蚀时间为30-50秒。
8.如权利要求I所述的一种剥离制备ITO图形的方法，其特征在于，步骤D中采用电子束蒸镀ITO层；ITO层的厚度范围为2500-3000埃，所述ITO层的方阻小于50欧姆/方片，峰值波长的透过率大于90%。
9.如权利要求5或6所述的一种剥离制备ITO图形的方法，其特征在于，步骤E中SiO2腐蚀液对SiO2层的腐蚀时间为20-30秒。
10.如权利要求I所述的一种剥离制备ITO图形的方法，其特征在于，步骤F中对晶片用蓝膜或白膜进行剥离。
全文摘要
本发明涉及一种剥离制备ITO图形的方法，步骤如下先蒸镀一层厚度高于ITO层的SiO2层，然后利用光刻胶做掩膜腐蚀出所需的SiO2图形；去胶之后，在SiO2层上蒸镀ITO层，利用SiO2腐蚀液对ITO和SiO2腐蚀速率差距较大将晶片侧壁SiO2层腐蚀至微钻，使SiO2层粘附性变差，然后利用膜剥离SiO2层的方法得到所需要的ITO图形。本发明的优点在于避免了湿法腐蚀ITO造成的ITO图形边缘毛刺提高了芯片的漏电良率；N区的ITO无残留，避免由于ITO残留出现N区刻蚀尖峰的现象，提高了芯片的漏电以及ESD良率；本发明所制成的ITO图形边缘整齐，芯片外观质量大大提高。
文档编号H01L33/00GK102956759SQ20111024169
公开日2013年3月6日 申请日期2011年8月22日 优先权日2011年8月22日
发明者王德晓, 刘存志, 沈燕, 申加兵, 王成新 申请人:山东浪潮华光光电子有限公司