专利名称：一种肖特基二极管及其制造方法
技术领域：
本发明涉及半导体领域，尤其涉及一种肖特基ニ极管。
背景技术：
肖特基ニ极管是利用金属与半导体之间接触势垒进行工作的ー种多数载流子器件，与普通的PN结ニ极管相比，它具有正向导通电压低，响应速度快等优良特性。肖特基ニ极管在高频整流、开关电路和保护电路中作为整流和续流元件，可以大幅度降低功耗，提高电路效率和使用频率，减少电路噪声。随着电力电子技术的逢勃发展，肖特基~二极管的闻频、低功耗等优良性能将为其赢得广阔的发展前景。肖特基ニ极管是由重掺杂娃衬底及轻掺杂的娃外延层构成的娃外延片，外延表面的肖特基接触，衬底背面的欧姆接触电极及肖特基接触上方的金属电极组成的。然而，在有限面积的肖特基接触处，反向击穿电压通常会被限制在100V以下，这是由肖特基势垒区边缘处的空间电荷区弯曲所引起的电场集中造成的，因此在肖特基接触周围通常采用P+保护环结构来改善其反向击穿电压，使得反向击穿电压接近圆柱结的反向击穿电压。图1是传统肖特基ニ极管的结构示意图，从图中可以看出该肖特基ニ极管包括半导体第一半导体层2，设于半导体第一半导体层2之下的背面的金属电极1，设于半导体第一半导体层2上的外延层3，设于外延层中的P型第一保护环14和与之隔开的P型第二保护环15，设于外延层之上位于第一保护环和第二保护环之间的势垒金属层6，设于外延层之上势垒金属区域外的氧化层8，设于外延层之上的第二金属电极7。图中第一保护环14和第二保护环15是为了降低肖特基势垒区边缘处的电场强度，以此来提高器件的反向击穿电压，但是由于要保证正向导通电压较小的前提下(使外延厚度和外延电阻率尽量小)很难把保护环的反向击穿电压做得很高，这样会使保护环先于肖特基结被击穿，导致器件的反向击穿电压很难达到较大的值。并且由于保护环和外延层之间构成的P-n结影响，导致这种结构恢复时间长、寄生电容大，降低了其高频特性。
发明内容
为了解决现有 技术中肖特基ニ极管容易击穿，导通电压高等问题。本发明提出一种肖特基ニ极管，包括:第一半导体层，设于第一半导体层之下的第一金属电极，设于第一半导体层中相互隔开的第一沟槽和第二沟槽，位于沟槽中的绝缘层和绝缘层上的填充层，设于第一半导体层之上位于第一沟槽和第二沟槽之间势垒金属层，设于第一半导体层之上势垒金属层之外的氧化层，以及设于第一半导体层之上第二金属电极，所述的沟槽深度为2um至7um。进ー步地，本发明还包括设于第一半导体层和第一金属电极之间的第二半导体层。进ー步地，本发明所述的沟槽宽度为5um至30um。进ー步地，本发明所述沟槽中的绝缘层为ニ氧化硅层或氮化硅层；沟槽中的填充层为多晶硅层。进ー步地，本发明所述的沟槽中填充的ニ氧化硅层或氮化硅层的厚度为Ium至2um。进ー步地，本发明所述的沟槽的拐角处为弧形。本发明还公开了ー种肖特基ニ极管的制造方法，包括以下步骤:
Ca)在第一半导体层上形成氧化层；
(b)在氧化层上形成光刻胶层；
(c)定义出沟槽窗ロ，在第一半导体层中形成深度为2um至7um相互隔开的第一沟槽和第二沟槽；
Cd)去除光刻胶，在沟槽中形成绝缘层；
(e)在第一半导体层上表面形成多晶硅层，去除沟槽区域外的多晶硅层；
Cf)在第一半导体层上定义出势垒区，在势垒区上形成势垒金属层；
(g)在第一半导体层背面和正面形成金属电极。进ー步地，本发明所述的肖特基ニ极管的制造方法，还还包括一下步骤:
(a)在第二半导体层上形成第一半导体层，
(b)在第一半导体层上形成氧化层；
(c)在氧化层上形成光刻胶层；
Cd)定义出沟槽窗ロ，在第一半导体层中形成2um至7um相互隔开的第一沟槽和第二
沟槽；
Ce)去除光刻胶，在沟槽中形成绝缘层；
(f)在第一半导体层上表面形成多晶硅层，去除沟槽区域外的多晶硅层；
(g)在第一半导体层上定义出势垒区，在势垒区上形成势垒金属层；
(h)在第二半导体层的背面和第一半导体层的正面形成金属电极。进ー步地，本发明所述肖特基ニ极管的制造方法中，沟槽宽度为5um至30um。进ー步地，本发明所述肖特基ニ极管的制造方法中，沟槽中的绝缘层厚度为Ium至 2um。进ー步地，本发明所述肖特基ニ极管的制造方法中，沟槽的拐角处为弧形。有益效果，本发明所述的肖特基ニ极管，包括，第一半导体层，设于第一半导体层之下的第一金属电极，设于第一半导体层中相互隔开的第一沟槽和第二沟槽，位于沟槽中的绝缘层和绝缘层上的填充层，设于第一半导体层之上位于第一沟槽和第二沟槽之间势垒金属层，设于第一半导体层之上势垒金属层之外的氧化层，以及设于第一半导体层之上第ニ金属电极，所述的沟槽深度为2um至7um;该肖特基结构提高肖特基器件的反向击穿电压，同时降低正向导通电压，又可以减少器件的恢复时间和寄生电容，提高其高频特性。
图1现有技术肖特基ニ极管结构示意图。图2本发明第一实施例肖特基ニ极管结构示意图。图3本发明第二实施例肖特基ニ极管结构示意图。图4-10本发明第一实施例肖特基ニ极管制造流程图。
图11本发明的沟槽保护环结构与传统P+保护环结构和理想平面肖特基结的反向1-v特性。图12沟槽深度对肖特基ニ极管反向击穿电压影响。图13沟槽宽度对肖特基ニ极管反向击穿电压影响。图14沟槽中绝缘层厚度对肖特基ニ极管反向击穿电压影响。
具体实施例方式以下结合附图对本发明的具体实施方式
进行详细说明。应当理解的是，此处所描述的具体实施方式
仅用于说明和解释本发明，并不用干限制本发明。实施例一
图2为本发明实施例肖特基ニ极管结构示意图，从图可以看出本实施例肖特基ニ极管包括，N-第一半导体层3,形成于第一半导体层3背面的第一金属电极I，金属电极优选为Ti/Ni/Ag多层金属，电极I作为肖特基ニ极管的负极，形成于第一半导体层3中相互隔开的第一沟槽4和第二沟槽5，沟槽的深度优选为2um至7um，本实施例沟槽深度为3um ;沟槽的宽度优选为5um至30um，本实施的沟槽宽度为30um，沟槽的拐角处设置成弧形，，利于提高反向击穿电压，沟槽中生长了绝缘层10和绝缘层之上的填充层9，绝缘层10为ニ氧化硅层或氮化硅层，填充层9为多晶硅，绝缘层ニ氧化硅的厚度优选为Ium至2um，本实施例选用的ニ氧化硅厚度为lum，多晶硅具有较强的填充能力，可以避免沟槽填充留下空洞，影响器件的可靠性；设于第一半导体层3之上位于第一沟槽4和第二沟槽5之间的势垒金属层6，势垒金属层6与第一半导体层3形成肖特基接触；设于第一半导体层3之上势垒金属层区域外的氧化层8，氧化层8用于隔离外界杂质进入ニ极管和防止外界物质损坏ニ极管，本实施例采用的氧化层为ニ氧化硅；设置于第一半导体层之上用于肖特基ニ极管正极引出电极的第二金属电极7，该金属电极优选为Ti/Ni/Ag。实施例ニ
图3为本发明实施例肖特基ニ极管结构示意图，从图可以看出本实施例肖特基ニ极管包括，N+第二半导体层2,形成于第二半导体层2背面的第一金属电极I，金属电极优选为Ti/Ni/Ag,电极I作为肖特基ニ极管的负极，形成于第二半导体层之上的第一半导体层3，形成于第一半导体层3中相互隔开的第一沟槽4和第二沟槽5，沟槽的深度优选为2um至7um，本实施例为3um ;沟槽的宽度优选为5um至30um，本实施的沟槽宽度为30um，沟槽的拐角处设置成弧形，，利于提高反向击穿电压，沟槽中生长了绝缘层10和绝缘层之上的填充层9，绝缘层10为ニ氧化硅层或氮化硅层，填充层9为多晶硅，本实施例绝缘层选用ニ氧化硅，其厚度优选为Ium至2um，本实施例选用的ニ氧化硅厚度为lum，多晶硅具有较强的填充能力，可以避免沟槽填充留下空洞，影响器件的可靠性；设于第一半导体层3之上位于第一沟槽4和第二沟槽5之间的势垒金属层6，势垒金属层6与第一半导体层3形成肖特基接触；设于第一半导体层3之上势垒金属层区域外的氧化层8，氧化层8用于隔离外界杂质进入ニ极管和防止外界物质损坏ニ极管，本实施例采用的氧化层为ニ氧化硅；设置于第一半导体层3之上用于肖特基ニ极管正极引出电极的第二金属电极7，该金属电极优选为Ti/Ni/Ago实施例三 本发明实施例一肖特基ニ极管的制造方法包括以下步骤:
步骤一，如图4所示，选择N-半导体第一半导体层3，在第一半导体层3上形成氧化层8，氧化层8为ニ氧化硅，其厚度优选为200nm到500nm，本实施例选择300nm。步骤ニ，如图5所示，在氧化层8上形成光刻胶层11。步骤三，如图6所示，定义出沟槽窗ロ，在第一半导体层3中形成相互隔开的第一沟槽4和第二沟槽5，本实施例利用等离子刻蚀或反应离子刻蚀在定义出的窗ロ刻蚀形成沟槽，沟槽的深度优选为2um至7um，本实施例为3um ;沟槽的宽度优选为5um至30um，本实施的沟槽宽度为30um，沟槽的拐角处设置成弧形，，利于提高反向击穿电压。步骤四，如图7所示，沟槽形成后，去除光刻胶层11，往沟槽中生长绝缘层10，其中绝缘层优选为ニ氧化硅或氮化硅，本实施例选用ニ氧化硅，ニ氧化硅的厚度优选为Ium至2um，本实施例选用的ニ氧化硅厚度为lum。步骤五，如图8所示，在第一半导体层2的上表面形成多晶硅层9，去除第一半导体层上沟槽区域外的多晶硅层，这里的多晶硅层是为了填充沟槽。步骤六，如图9所示，在第一半导体层上定义出势垒区，在势垒区上通过溅射形成势垒金属层6，势垒金属可以为钛、钼、钥或者其他已知可以与硅形成肖特基结的物质和化合物，本实施例选择的势垒金属为Ni/Pt合金，势垒金属层6与第一半导体层3形成肖特基接触。步骤七，如图10所示，在第一半导体层的正面形成第二金属电极7，在第一半导体层的背面形成第一金属电极1，作为肖特基ニ极管的引出电极，该金属电极优选为Ti/Ni/Ag。对于本发明实施例ニ所述的肖特基ニ极管的制造方法，本领域技术人员根据实施例一所述的肖特基ニ极管的制造方法能够得出，这里不再累赘。下面对背景里所述的P型保护环的肖特基ニ极管、本发明实施例所述的肖特基ニ极管和理想肖特基ニ极管的反向击穿电压进行比较，如图11所示，纵坐标代表加在肖特基ニ极管上的电流，横坐标代表肖特基ニ极管的反向击穿电压，其中，A线代表背景中所述肖特基ニ极管的反向1-V特性；B线代表本实施例沟槽肖特基ニ极管的反向1-V特性；C线代表理想平面肖特基结的反向1-V特性曲线；从图中可以看出沟槽肖特基ニ极管的反向击穿电压远大于背景里所述肖特基ニ极管的反向击穿电压，而只小于理想平面结的击穿电压，已经几乎达到理想的反向特性，从图中可以看出通过本发明实施例所设计的结构可以大幅提高器件的反向击穿电压，比P+保护环结构的击穿电压提高32V，并且几乎达到理想平面肖特基结的击穿电压。下面是沟槽深度，宽度以及沟槽中硅化物对肖特基ニ极管反向击穿电压的影响，如图12所示，为沟槽深度对肖特基ニ极管反向击穿电压的影响，图中横坐标代表沟槽深度，纵坐标代表反向击穿电压，从图可以看出在保证反向击穿电压良好的同时考虑沟槽随深度变化的制作难度，本发明实施例选择沟槽深度为2um到7um。如图13所示，为本沟槽宽度对肖特基ニ极管反向击穿电压的影响，图中横坐标代表沟槽宽度，纵坐标代表反向击穿电压，在保证反向击穿电压良好的同时考虑沟槽随宽度带来的芯片成本问题，本发明实施例选择沟槽宽度为5um到30um。如图14所示，为沟槽中绝缘层ニ氧化硅厚度对肖特基ニ极管反向击穿电压的影响，图中横坐标代表ニ氧化硅的厚度，纵坐标代表反向击穿电压，在保证反向击穿电压良好的同时考虑成本问题，本发明实施例选择沟ニ氧化硅的厚度为Ium到2um。图12，图13，图14的所述的沟槽深度、宽度以及沟槽中生长的绝缘层厚适用于本发明中所有实施例。综合以上说明可以得出，本发明实施例槽的宽度只需5um即可达到理想的击穿电压，而传统P+保护环结构，P+环的宽度至少需要30um才有明显的效果。这样利用沟槽保护环结构，既可以保持芯片面积不变来増大势垒区的面积以达到减小正向导通电压的目的，又可以保持肖特基势垒区的面积不变来减小芯片面积以节省成本。并且，由于利用沟槽结构代替了 P+保护环，使得器件没有了 PN结少数载流子注入的影响，減少了器件的恢复时间和寄生电容，提闻了其闻频特性。以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
权利要求
1.一种肖特基ニ极管，其特征在干，包括，第一半导体层，设于第一半导体层之下的第一金属电极，设于第一半导体层中相互隔开的第一沟槽和第二沟槽，位于沟槽中的绝缘层和绝缘层上的填充层，设于第一半导体层之上位于第一沟槽和第二沟槽之间势垒金属层，设于第一半导体层之上势垒金属层之外的氧化层，以及设于第一半导体层之上第二金属电极，所述的沟槽深度为2um至7um。
2.根据权利要求1所述的肖特基ニ极管，其特征在于，还包括设于第一半导体层和第一金属电极之间的第二半导体层。
3.根据权利要求1或2所述的肖特基ニ极管，其特征在于，所述的沟槽宽度为5um至30umo
4.根据权利要求1或2所述的肖特基ニ极管，其特征在于，所述沟槽中的绝缘层为ニ氧化硅层或氮化硅层；沟槽中的填充层为多晶硅层。
5.根据权利要求4所述的肖特基ニ极管，其特征在于，所述的沟槽中填充的ニ氧化硅层或氮化硅层的厚度为Ium至2um。
6.根据权利要求1或2所述的肖特基ニ极管，其特征在于，所述的沟槽的拐角处为弧形。
7.一种肖特基ニ极管的制造方法，其特征在于，包括以下步骤:Ca)在第一半导体层上形成氧化层；(b)在氧化层上形成光刻胶层；(c)定义出沟槽窗ロ，在第一半导体层中形成深度为2um至7um相互隔开的第一沟槽和第二沟槽；Cd)去除光刻胶，在沟槽中形成绝缘层； (e)在第一半导体层上表面形成多晶硅层，去除沟槽区域外的多晶硅层； Cf)在第一半导体层上定义出势垒区，在势垒区上形成势垒金属层； (g)在第一半导体层背面和正面形成金属电极。
8.根据权利要求7所述的肖特基ニ极管的制造方法，其特征在于，还包括一下步骤: (a)在第二半导体层上形成第一半导体层， (b)在第一半导体层上形成氧化层；(c)在氧化层上形成光刻胶层；Cd)定义出沟槽窗ロ，在第一半导体层中形成2um至7um相互隔开的第一沟槽和第ニ沟槽；Ce)去除光刻胶，在沟槽中形成绝缘层； (f)在第一半导体层上表面形成多晶硅层，去除沟槽区域外的多晶硅层； (g)在第一半导体层上定义出势垒区，在势垒区上形成势垒金属层； (h)在第二半导体层的背面和第一半导体层的正面形成金属电极。
9.根据权利要求7或8所述的肖特基ニ极管的制造方法，其特征在于，所述的沟槽宽度为 5um 至 30um。
10.根据权利要求7或8所述的肖特基ニ极管的制造方法，其特征在于，所述的沟槽中的绝缘层厚度为1um至2um。
11.根据权利要求7或8所述的肖特基ニ极管的制造方法，其特征在于，所述的沟槽的拐角处为弧形。
全文摘要
本发明涉及半导体器件，特别涉及一种新型沟槽肖特基整流管，包括，第一半导体层，设于第一半导体层之下的第一金属电极，设于第一半导体层中相互隔开的第一沟槽和第二沟槽，位于沟槽中的隔离层，设于第一半导体层之上位于第一沟槽和第二沟槽之间势垒金属层，设于第一半导体层之上势垒金属层之外的氧化层，以及设于第一半导体层之上第二金属电极，所述的沟槽深度为2um至7um；本发明通过沟槽设置提高肖特基二极管的反向击穿电压。
文档编号H01L21/329GK103094358SQ20111025402
公开日2013年5月8日 申请日期2011年11月1日 优先权日2011年11月1日
发明者张兴来, 李春霞, 陈朝伟, 曾爱平, 陈宇 申请人:比亚迪股份有限公司