专利名称：具有场板的宽能带隙晶体管装置的制作方法
技术领域：
本发明关于晶体管，且尤其关于利用场板的晶体管。
背景技术：
高电子迁移率晶体管(HEMT)是通用类型的固态晶体管，其由诸如硅(Si)或砷化镓(GaAs)的半导体材料规则地制成。Si的劣势在于其具有低电子迁移率(600-1450 cm2/ V-s)，此产生高内电阻。此电阻可使基于Si的HEMT的高效能增益劣化。[CRC出版社，The Electrical Engineering Handbook，第二版，Dorf，第 994 页，(1997 年)]。基于 GaAs 的 HEMT已成为民用及军用雷达、手持蜂巢式电话及卫星通信中信号放大的标准。与Si相比， GaAs具有较高电子迁移率(约6000 cm2/V-s)及较低内电阻，此使得基于GaAs的装置可以较高频率运行。然而，GaAs具有相对较小的能带隙(室温下1. 42 eV)及相对较小的击穿电压，此防止基于GaAs的HEMT于高频率下提供高功率。宽能带隙半导体材料(如，AIGaN/GaN)的制造中的改良已集中于用于高频率、高温及高功率应用的AIGaN/GaN HEMT的发展。AIGaN/GaN具有大能带隙，以及高峰僮及饱和电子速度值[B. Belmont、K. Kim 及 M. Shur, J. Appl. Phys. 74，1818 (1993 年)]。AIGaN/ GaN HEMT亦可具有超过1013/cm2的二维电子气QDEG)薄片密度及相对较高的电子迁移率(高达 2019 cm2/Vs) [R. Gaska、J. W. Yang、A. Osinsky. Q. Chen、Μ. A. Khan、Α. 0. Orlov、 G. L. Snider 及 Μ. S. Shur, Appl. Phys. Lett.，72，707 (1998 年)]。这些特征使 AIGaN/GaN HEMT于RF、微波及毫米波频率下提供极高电压及高功率运作。AIGaN/GaN HEMT已于蓝宝石基板上生长且已展示4. 6 W/mm的功率密度及7. 6 W 的总功率[Y. F. Wu 等人，IEICE Trans. Electron.，E-82-C，1895 (1999 年)]。新近， 于SiC上生长的AlfeiN/feiN HEMT已展示了于8 GHz下的9. 8ff/mm的功率密度[Y. F. Wu, D. Kapolnek、J. P. Ibbetson、P. Parikh、B. P. Keller 及 U. K. Mishra, IEEE Trans. Electron. Dev.，48，586(2001 年)]及于 9 GHz 下的 22. 9 的总输出功率[Μ. Micovic. A Kurdoghlian. P. Janke. P. Hashimoto. D. W. S. Wong, . J. S. Moon. L. McCray 及 C. Nguyen, IEEE Trans. Electron. Dev.，48，591 (2001年)]。颁予Khan等人的美国专利第5，192，987号揭示了于缓冲层及基板上生长的基于GaN/AIGaN 的 HEMT。Gaska等人〃High-iTemperature Performance of AIGaN/GaN HFET' s on Sic Substrates," IEEE Electron Device Letters,Vol. 18, No. 10，1997 年 10 月，第 492 页；及 Ping 等人〃DC and Microwave Performance of High Current AIGaN Heterostructure Field Effect Transistors Grown on P-type SiC Substrates, “ IEEE Electron Devices Letters，Vol. 19，No. 2，1998 午 2 月，第 54 页， 已描述了其它AIGaN/GaN HEMT及场效应晶体管(FET)。这些装置中的一些已展示了高达 67千兆赫的增益频宽积(fT) [K. Chu等人W0CSEMMAD，Monterey，CA(1998年2月)]及于10GHz 下高达2. 84 W/mm 的高功率密度[G. SulIivan等人〃High Power IO-GHz Operation of AIGaN HFET' sin Insulating SiC, “ IEEE Electron Device Letters,Vol. 19，No. 6，第 198 页(1998 年 6 月)；及 Wu 等人，IEEE Electron Device Letters，第 19 卷，No. 2，第 50 页(1998年2月)]。电子收集及所得的DC与RF特性之间的差异已成为基于GaN晶体管(如，AIGaN/ GaN HEMT)的效能中的限制因子。氮化硅(SiN)钝化已成功地用于缓和此收集问题，此已引起具有W GHz下高于10 W/mm的功率密度的高效能装置。美国专利第6，586，781号揭示了用于减小基于GaN的晶体管中的收集效应的有法及结构。然而，由于存在于这些结构中的高电场，电荷收集仍为一问题。
发明内容
本发明提供改良的晶体管结构，其利用连接至场板的栅极以改良运作特征。根据本发明的晶体管包含形成于一基板上的多个活性半导体层。形成一与这些多个活性层电接触的源极接点，且亦形成一与这些多个活性层电接触的漏极接点，其中位于这些多个活性层最上部上的源极与漏极接点之间存在空间。在源极与漏极接点之间形成一与这些多个活性层的最上部电接触的栅极。在栅极与漏极接点之间，于这些多个活性层的最上部表面上形成由外延材料构成的分隔层，其中该栅极未被该分隔层覆盖。在与该栅极成一体的分隔层上形成一场板。根据本发明的晶体管的另一实施例包含形成于一基板上的多个活性半导体层。形成一与这些多个活性层电接触的源极接点。亦形成一与这些多个活性层电接触的漏极接点，其中于这些多个活性层的最上部上的源极与漏极接点之间存在空间。在源极与漏极接点之间形成一与这些多个活性层的最上部电接触的栅极。在栅极与漏极接点之间，于这些多个活性层的最上部表面上形成一分隔层，且覆盖该栅极接点。于该分隔层上形成一场板， 且该场板电连接至该栅极。根据本发明晶体管的另一实施例包含形成于一基板上的多个活性半导体层。形成与这些多个活性层电接触的源极及漏极接点。在源极与漏极接点之间形成一与这些多个活性层的最上部电接触的栅极。在栅极与漏极接点之间，于这些多个活性层的最上部表面上形成一第一分隔层，其中该栅极未被该分隔层覆盖。一第一场板形成于与该栅极成一体的分隔层上且于该分隔层上向该漏极接点延伸。第二分隔层覆盖该场板及该场板与漏极接点之间的分隔层的表面，且进一步包含一位于该第二分隔层上且自栅极的边缘向漏极接点延伸的第二场板。本领域的熟练技术人员自下文卖施方式连同附图将易于了解本发明的这些及其它特点及优势。
图1为根据本发明之HEMT的实施例的俯视图；图2为图1中HEMT的剖视图；图3为根据本发明的HEMT的另一实施例的俯视图；图4为图3中HEMT的剖视图5为根据本发明的具有一伽马型栅极的HEMT的另一实施例的剖视图；图6为根据本发明的具有一 η+掺杂的接触层的HEMT的另一实施例的剖视图；图7为根据本发明的具有多个分隔层的HEMT的另一实施例的剖视图；图8为根据本发明的具有一凹陷栅极的HEMT的另一实施例的剖视图；图9为根据本发明的具有一凹陷栅极的HEMT的另一实施例的剖视图；图1 0为根据本发明的具有一凹陷栅极的HEMT的又一实施例的剖视图；图11为根据本发明的具有多个场板的HEMT的另一实施例的剖视图；图12为展示根据本发明而配置的特定HEMT的性能的图形；图13为根据本发明的MESFET的一实施例的剖视图；图14为根据本发明的MESFET的另一实施例的剖视图；及图15为根据本发明的具有一凹陷栅极的MESFET的又一实施例。
具体实施例方式根据本发明的场板配置可与诸多不同晶体管结构一起使用。宽能带隙晶体管结构通常包括一活性区域，以及形成的与该活性区域电接触的金属源极及漏极接点，及在源极与漏极接点之间形成用于调节该活性区域内电场的栅极接点。在该活性区域上形成一分隔层。该分隔层可包含一介电层、一外延材料(如，未掺杂或耗尽的宽能带隙外延材料)层、 或其组合。一导电场板形成于该分隔层之上且自栅极接点的边缘向漏极接点延伸距离Lf。 该场板可电连接至该栅极接点。此场板配置可减小装置中的峰值电场，引起增加的击穿电压及减小的收集。电场的减小亦可产生其它益处，如减小的泄漏电流及增强的可靠性。可利用根据本发明的场板配置的一种类型的晶体管为高电子迁移率晶体管 (HEMT)，其通常包括一缓冲层及一位于该缓冲层之上的势垒层。一二维电子气QDEG)层/ 沟道形成于该缓冲层与该势垒层之间的接面处。一栅极接点形成于势垒层上源极与漏极接点之间，且根据本发明，一分隔层形成于势垒层上至少在栅极与漏极接点之间。该分隔层亦可覆盖栅极与源极接点之间的势垒层。该分隔层可在形成栅极接点之前或之后形成。 该分隔层可包含一介电层、一未掺杂或耗尽材料第III族氮化物材料的层、或其组合。不同的第III族元素可用于该分隔层中，诸如Al、( 或h的合金，其中适宜的分隔层材料为 AlxGa1^xN(0 < χ < 1)。一导电场板形成于该分隔层之上且自该栅极的边缘向该漏极接点延伸距离Lf。在一些实施例中，该场板在与栅极接点的延伸相同的沉积步骤中形成。在其它实施例中，该场板与栅电极在独立的沉积步骤中形成。该场板可电连接至该栅极接点。在另外的其它实施例中，该场板可连接至该源极接点。可利用根据本发明的场板配置的另一类型的晶体管为金属半导体场效应晶体管 (MESFET)，其通常包含一位于一基板上的缓冲层及一位于该缓冲层上的沟道层，其中缓冲层位于基板与沟道层之间。包括一与该沟道层欧姆接触的源极接点，且亦包括一与该沟道层欧姆接触的漏极接点。一位于该沟道层上的空间保留在源极与漏极接点之间，且包括一位于沟道层上源极与漏极接点之间的栅极。包括一位于沟道层上至少栅极与漏极接点之间的分隔层。该分隔层亦可覆盖栅极与源极接点之间的空间。包括一位于该分隔层之上且与该栅极电接触的场板。与不具有场板的装置相比，此用于HEMT及MESFET两者的场板配置可减小装置中的峰值电场，其可引起增加的击穿电压及减小的收集。电场的减小亦可产生其它益处，诸如减小的漏电流及增强的可靠性。图1及2展示根据本发明的包含一基板12的基于氮化物的HEMT 10的一实施例， 该基板可由碳化硅、蓝宝石、键琴(spinet)、&10、硅、氮化镓、氮化铝或能够支持第III族氮化物材料生长的任何其它材料制成。在一些实施例中，基板12可包含半绝缘4H-SiC，其可购自 Durham, NC.的 Cree，Inc.。一长晶层14可形成于基板12上以减小HEMT 10中基板12与下一层之间的晶格失配。长晶层14应为约1000埃(Λ)厚，但可使用其它厚度。长晶层14可包含诸多不同的材料，适宜材料为AlzGa1=N(0 <= ζ <= 1)。在根据本发明之一实施例中，长晶层包含 ALN(AlzGa1^zN, ζ = 1)。长晶层14可使用已知半导体生长技术而形成于基板12上，这些技术如金属有机化学气相沉积(MOCVD)、高蒸汽压力外延法(HVPE)或分子束外延法(MBE)。在另外的其它实施例中，长晶层可作为HEMT 10中的另一层的一部分而形成，如缓冲层(下文将详细描述)。长晶层14的形成可视用于基板12的材料而定。例如，于各种基板上形成一长晶层14的方法教示于美国专利第5，290, 393号及第5，686，738号中，每一这些专利皆以引用之方式并入本文中，如同全部陈述于本文中一样。于碳化硅基板上形成长晶层的方法揭示于美国专利第5，393，993号、第5，523，589号及第5，739，554号中，每一这些专利皆以引用之方式并入本文中，如同全部陈述于本文中一样。HEMT 10进一步包含一形成于长晶层14上的高电阻率缓冲层16，其中适宜的缓冲层 16 由第 III 族氮化物材料构成，如 AlxG￡^n(1_x_y)N(0 <= χ <= 1,0 <= y <= 1, x+y <=1)。在根据本发明的另一实施例中，缓冲层16包含一厚约2 μ m的GaN层，其中该层的部分掺杂有i^e。一势垒层18形成于缓冲层16上使得该缓冲层16夹于势垒层18与长晶层14之间。缓冲层16及势垒层18中的每一个可包含第III族。氮化物材料的经掺杂或未经掺杂层。势垒层18可包含一或多层不同材料，诸如InGaN、AIGaN、AIN或其组合。在一实施例中， 势垒层18包含0.8 nm的AIN及22. 5 nm的AlxGa1^N (χ 0. 195，如由光致发光而量测)。 例示性结构说明于美国专利第6，316，793号、第6，586，781号、第6，548, 333号及美国公开的专利申请案第2002/0167023号及第2003/00020092号中，每一这些专利及专利申请案皆以引用方式并入本文中，如同全部陈述于本文中一样。其它基于氮化物的HEMT结构说明于美国专利第5，192，987号及第5，296, 395号中，每一这些专利皆以引用之方式并入本文中， 如同全部陈述于本文中一样。可使用与用于生长长晶层14的方法相同的方法来制造缓冲层16及势垒层18。一二维电子气QDEG)层/沟道17形成于缓冲层16与势垒层18之间的异质接口(heterointerface)处。通过主动HEMT之外的台面蚀刻或离子植入实现装置之间的电绝缘。形成金属源极及漏极接点20、22，实现经由势垒层18的欧姆接触。一分隔层对可形成于势垒层18的表面上源极与漏极接点20、22之间。分隔层M可包含一层非导电材料 (如介电质(SiN或SiO))或大量不同层的非导电材料(如不同的介电质)。在替代实施例中，分隔层可包含单独的或与多层介电材料组合之一或多层的外延材料。分隔层可为诸多不同厚度，其中适宜厚度范围为约0. 05至0. 5微米。分隔层M经主要配置以使一场板沉积于上方，其中该场板自栅极沈向漏极接点22延伸。因此，在根据本发明的一些实施例中，分隔层M可仅包括于势垒层1 8的表面上栅极26与漏极接点22之间。在分隔层M覆盖源极与漏极接点20、22之间的势垒层18的实施例中，可将该分隔层M蚀刻至势垒层18且沉枳一栅极电极沈，使得栅极电极沈的底部位于势垒层18的表面上。在分隔层M仅覆盖势垒层18的一部分的实施例中，栅极沈可沉积于邻近分隔层 24的势垒层18上。在另外的其它实施例中，栅极沈可在分隔层M之前沉积。可通过将形成栅极电极的金属图案化以延伸穿过分隔层M而形成一与栅极成一体的场板观，从而栅极26的顶部形成一场板结构观，其自栅极沈的边缘向漏极22延伸距离Lf。换言之，位于分隔层M上的栅极金属的部分形成一场板观。接着，可以一介电钝化层30(如氮化硅)覆盖该结构。形成介电钝化30的方法详细地描述于上文所参考的专利及公开案中。当将栅极沈偏压为适宜的电平时，电流可在源极与漏极接点20、22之间经由2DEG 层/沟道17流动。源极与漏极接点20、22可由不同材料构成，其包括(但不限于)钛、铝、 金或镍的合金。栅极26亦可由不同材料构成，其包括(但不限于)金、镍、钼、钯、铱、钛、 铬、钛及钨的合金、或硅化钼。栅极沈可具有诸多不同的长度，其中适宜的栅极长度范围为 0.01至2微米。在根据本发明的一实施例中，一较佳的栅极长度(Lg)为约0.5微米。在一些实施例中，场板观在与栅极沈的延伸相同的沉积步骤中形成。在其它实施例中，场板 28与栅极沈在独立的沉积步骤中形成。源极及漏极接点20、22的形成详细地描述于上文所参考的专利及公开案中。场板28可在势垒层上自栅极沈的边缘延伸不同的距离Lf，其中适宜距离范围为 0. 1至1.5 μ m，但亦可使用其它距离。场板观可包含诸多不同的导电材料，其中适宜的材料为(诸如)与栅极26所用的金属相同的金属。栅极沈及场板观可使用标准金属化方法来加以沉积。图3及4展示了类似于图1及2中的HEMT 10的根据本发明的HEMT 40的另一实施例。对于图3及4及随后附图中的HEMT 40的相同或相似特征，将使用来自图1及2的相同的参考数字。HEMT 40包含一基板12、长晶层14、缓冲层16、2DEG 17、势垒层18、源极接点20及漏极接点22。在形成势垒层1 8之后形成一栅极42。一分隔/钝化层44形成于该装置上且详言之在栅极42及位于栅极42与源极及漏极接点20、22之间的势垒层18 的表面上。在其它实施例中，该分隔/钝化层可仅包括于栅极42及位于栅极42与漏极接点22之间的势垒层18之表面上。接着在分隔/钝化层44上形成一场板46，其与栅极42 重叠且在栅极-漏极区域中延伸距离Lf。在图3及4所示的实施例中，分隔/钝化层44充当场板46的分隔层。为了达成最佳结果，场板46于栅极42上的重叠及距离Lf可以变化。场板46可电连接至栅极42，且图3展示了可使用的两个替代栅极连接结构，但应理解亦可使用其它连接结构。场板46可经由一第一导电路径48连接至栅极42，该第一导电路径48运行(rim)出HEMT 40的活性区域到达一用于实现与栅极42的电接触的栅极接点50。亦可使用一第二导电路径52 (以虚影(phantom)展示)，其在与栅极接点50相对的一侧运行出HEMT 40的活性区域。导电路径52耦合在栅极42与场板46之间。导电通孔(示出)亦可用于将场板46连接至栅极42，其中每一通孔穿过钝化层44于场板与栅极之间运行。可将通孔周期性配置于场板46下以提供自栅极42至场板46 的有效电流散布。与图1及2中的HEMT 10中相同，场板46可在势垒层上自栅极42的边缘延伸不同距离Lf，其中适宜的距离范围为0. 1至1. 5 μ m，但亦可使用其它距离。在一些实施例中， 场板46可延伸0. 2至1 μ m的距离Lf。在其它实施例中，场板46可延伸0. 5至0. 9 μ m的距离Lf。在较佳实施例中，场板46可延伸约0. 7 μ m的距离Lf。图5展示了根据本发明的HEMT 60的另一实施例，其具有诸多类似于HEMT 10及 40中的那些特征的特征，包括基板12、长晶层14、缓冲层16、2DEG 17、势垒层18、源极接点 20与漏极接点22。然而，HEMT 60具有伽马(Γ)型栅极62，其尤其适于高频率运作。栅极长度在确定装置的速度时为重要的装置尺寸之一，且对于频率愈高的装置，栅极长度愈短。 较短的栅极接点会引起可负面影响高频率运作的高电阻。T-栅极通常用于高频率运作，但通过T-栅极很难达成场板的良好耦合布置。伽马栅极62提供低栅极电阻且允许栅极占据面积的可控界定。包括一分隔/钝化层64，其覆盖伽马栅极62及位于伽马栅极62与源极及漏极接点20、22之间的势垒层18 的表面。伽马栅极62的水平部分与分隔层顶部之间可保留空间。HEMT 60亦可包括一位于分隔层64上的场板66，其与伽马栅极62重叠，其中场板66较佳地沉积于伽马栅极的不具有水平伸出区之侧。此配置允许紧密布置及场板与其下活性层之间的有效耦合。如图3及4中所示及上文所描述的场板46，场板66可以诸多不同方式电连接至栅极62。一第一导电路径(未示出)可包括于场板66与栅极接点之间，或一第二导电路径 (未示出)可包括于场板66与栅极62之间，其中两个导电路径均位于HEMT之活性区域之外。穿过分隔层64之导电通孔亦可用于场板66与栅极62之间。图6展示了根据本发明的HEMT 80的另一实施例，其类似于图1中所示的HEMT 10，且亦包含一基板12、长晶层14、缓冲层16、2DEG 17、势垒层18、源极接点20、漏极接点 22、分隔层M与栅极沈与一场板结构28。HEMT80亦包括一形成于分隔层M上的η+掺杂的接触层82。在形成栅极接点沈之前，蚀刻接触层82以显露分隔层M的表面的一部分。 接着可将分隔层M的一小部分向下蚀刻至势垒层18。亦可将接触层82、分隔层M及势垒层向下蚀刻至缓冲层16使得可沉积源极与漏极接点20、22。接触层82便利了欧姆源极及漏极接点20、22的形成以及提供了低接取区域电阻。图7展示了根据本发明的HEMT 90的另一实施例，其具有类似于上述HEMT中的那些的一基板12、长晶层14、缓冲层16、2DEG 17、势垒层18、源极接点20及漏极接点22。 HEMT 90亦包含一栅极92及一场板94。然而，HEMT 90不是具有一分隔层而是包含多个分隔层95，在此状况下为两个，但应理解可使用更多的分隔层。一第一分隔层96形成于势垒层18上至少位于栅极92与漏极接点22之间，其中较佳的分隔层亦形成于栅极92与源极接点20之间的势垒层18上。一第二分隔层98形成于该第一分隔层96上且可以诸多不同的方式进行配置。其较佳覆盖少于该第一分隔层96之整个顶表面以形成阶跃100。场板 94形成于分隔层上，且由于阶跃100，场板94基本上包含第一及第二场板部分102、104，每一这些部分在其与势垒层18之间具有不同的间距。第一及第二分隔层96、98可包含诸多不同材料，这些层通常包含外延材料或介电材料，诸如SiN及SiO。在根据本发明的一实施例中，第一分隔层96可为外延材料且第二分隔层98可为介电材料。在另一实施例中，第一分隔层96可再次为外延材料且第二分隔层 98亦可为与第一分隔层96的材料相同或不同的外延材料。亦有可能使第一分隔层96包含介电材料且第二分隔层98包含一外延层，但是视所用的介电材料的类型而定，由于晶体结构损失可难于形成第二(外延)层98。通常使用外延材料来提供较佳的场板耦合，但由外延材料引入的电容可高于由介电材料引入的电容。通过具有第一及第二场板102、104，HEMT 90可显示出其在两个不同电压下的改良的运作特征，其中第一场板102提供HEMT 90于一电压下的改良运作且第二场板104提供于较高的第二电压下的改良运作。例如，在第一分隔层102为外延(通常为AIGaN或类似材料)的HEMT 90的实施例中，第一场板102下的层102的物理尺寸及介电常数相同。一致的尺寸及介电常数使第一场板提供于第一电压下改良的HEMT 90运作特征。若第二层98由介电材料构成，则其通常具有低于第一层96中的外延材料的介电常数。因此，第二场板104下的材料的整体介电常数将低于第一场板102下的材料的介电常数。此引起较低的电容及减小的耦合。第二场板104与势垒层18之间的较大距离连同降低的介电常数使得第二场板104提供于较高电压下改良的运作特征。在第一及第二层96、98为外延的HEMT 90的那些实施例中，第一及第二场板102、 104下的介电常数保持相同，但第二场板104与势垒层18之间增加的距离仍提供于较高电压下改良的运作特征。然而，该较高的运作电压通常不同于若第二分隔层为介电材料时的较高运作电压。可以诸多不同的方式形成栅极92、场板102、104及分隔层94、96，其中一种形成方法为于势垒层18上沉积第一(外延)分隔层94，且接着蚀刻该势垒层以为栅极92提供空间。接着可沉积栅极92，且第二分隔层96可沉积于第一分隔层94上。在其它实施例中，可在沉积栅极92之前蚀刻第二分隔层960或者，可沉积第一及第二分隔层96、98接着以两个蚀刻步骤进行蚀刻；第一蚀刻穿过层96、98且第二蚀刻穿过第二层98以形成阶跃100。接着可沉积栅极92，且随后在第一分隔及第二分隔层96、98上沉积场板102、104。或者，可形成第一及第二分隔层96、98且随后进行蚀刻，于一或多个形成步骤中形成栅极92及场板。 在另外的其它实施例中，可蚀刻外延或介电材料的单一分隔层以提供一阶跃使得所得场板具有第一及第二部分。根据本发明的栅极及场板结构可以上文图1-7中所示的那些方式之外的诸多不同方式来使用。图8、9及10分别展示了 HEMT 110、130及140，其中每一 HEMT具有类似于上述HEMT中的那些的一基板12、长晶层14、缓冲层16、2DEG 17、势垒层18、源极接点20及漏极接点22。HEMT 110(图8)类似于图1及2中的HEMT 10，不同之处在于HEMT 110的栅极112凹陷于势垒层1 8中。该HEMT的场板114沉积于分隔层116上且自栅极112向漏极接点22延伸。场板114提供与HEMT 10中的场板28相同的运作改良。HEMT130(图9)类似于图3及4中的HEMT 40，不同之处在于栅极132为凹陷的。场板134沉积于分隔层136 上且提供相同的运作益处。此处所描述的HEMT亦可包含仅部分凹陷的栅极。HEMT 140类似于HEMT 130，不同之处在于其栅极142为部分凹陷的。其场板144沉积于分隔层146上且提供相同的运作益处。图11展示根据本发明的HEMT 150的又一实施例，其具有一基板12、长晶层14、缓冲层16、2DEG 17、势垒层18、源极接点20及漏极接点22。HEMT150亦具有一栅极1 52、分隔层巧4及一体场板156。HEMT 150进一步包含一覆盖场板156、分隔层IM及位于分隔层巧4之上的栅极152的部分的第二分隔层1 58。一第二场板1 59位于第二分隔层1 58之上，通常自栅极1 52向漏极22延伸，其中第二场板通过穿过第二分隔层158之一或多个通孔(未示出)或通过形成于HEMT 150的活性区域之外的一或多个导电路径而电耦合至栅极。根据本发明的其它HEMT可包含额外的分隔层及场板对，其中一额外对以虚影展示。该结构亦可覆盖有一介电钝化层(未示出)。建构并测试一根据图3及4的实施例的基于GaN的HEMT结构，狈0试结果展示于图12的图形160中。初始测试展示了在82 V及4 GHz下等级B中运作的51 %功率增加效率(PAE)的20. 4 W/mm的功率密度。更新近的测试已达成了于120 V及4 GHz下的55% PAE的32 W/mm功率密度的改良效能。测试场板距离(Lf)对装置效能的影响。场板长度Lf自0至0. 9 μ m的距离变化， 且随后量测所得装置的PAE。如图12中所说明，一旦将场板长度延伸至0.5μπι，则PAE展示出改良，其中最佳长度为约0.7 μ m。然而，最佳长度可视特定装置设计以及运作电压及频率而定。上述场板配置可用于其它类型的晶体管中。图13展示根据本发明的金属半导体场效应晶体管(MESFET) 170的一实施例，其较佳为基于碳化硅(SiC)，但亦可使用其它材料系统的MESFET。MESFET 170包含一碳化硅基板172，其上形成一碳化硅缓冲层174及一碳化硅沟道层176，其中缓冲层174夹于沟道层176与基板172之间。形成与沟道层176接触的源极及漏极接点178、180。非导电分隔层182形成于沟道层176之上，位于源极与漏极接点178、180之间。 类似于上述与图1及2中所示的分隔层M，分隔层1 82可包含一层非导电材料(如，介电质)或大量不同层的非导电材料(诸如，不同的介电质或外延材料)。亦类似于图1及2中的分隔层对，可将分隔层182蚀刻至沟道层176且可沉积一栅极184，使得栅极184的底部位于沟道层176的表面上。可将形成栅极184之金属图案化以延伸穿过分隔层182，使得栅极184的顶部形成一场板结构186，其自栅极184的边缘向漏极接点180延伸距离Lf。最后，该结构可覆盖有一介电钝化层188，如氮化硅。基于碳化硅的MESFET装置的制造于美国专利第5，686，737号及于2000年5月 10 日申请的题为"Silicon Carbide Metal-Semi conductor Field Effect Transistors and Methods of Fabricating Silicon Carbide Metal-Semiconductor Field Effect Transistors"的美国专利申请案第09/567，717号中得以更详细地描述，该专利及申请案的全文均以引用之方式并入本文中。图14展示根据本发明的MESFET 190的另一实施例，其类似于图12中的MESFET 170但具有类似于图3及4中所示的HEMT 40中的结构的栅极及场板结构。MESFET 190包含一碳化硅基板172、缓冲层174及沟道176。其亦包含一源极接点178、漏极接点180及一沉积于沟道176上的栅极192。一分隔层194沉积于栅极192之上且位于栅极192与源极及漏极接点178、180之，间的沟道176的表面上。一场板196沉积于分隔层194上且与栅极192重叠。场板196通过一如上述的图3及4的HEMT 40中的导电路径而耦合至栅极 192。可使用诸多不同的导电路径，包括一通向栅极接点的第一导电路径(未示出)或一通向栅极192的第二寻电路径(未示出)，两者均运行出MESFET活性区域之外。场板196亦可通过穿过分隔层194的导电通孔(未示出)耦合至栅极192。正如前述HEMT，根据本发明的MESFET的不同实施例可包含凹陷栅极。图15展示了根据本发明的具有一凹陷栅极202的MESFET 200的一实施例。类似于图12及13中所示的MESFET 170及190，MESFET 200亦具有一碳化硅基板172、缓冲层174、沟道176、一源极接点178及一漏极接点180。栅极202沉积于沟道176上。一分隔层204沉积于栅极202 上、栅极202与源极及漏极接点178、180之间的沟道176的表面上。分隔层204比图14中的分隔层194薄使得其更紧密的与栅极202的形状一致。栅极202为部分凹陷于沟道176 中的且一场板206沉积于分隔层204之上，与栅极202重叠。场板206通过一或多个导电路径(如图3及4中的HEMT 40中所描述的那些导电路径)耦合至栅极202。亦应了解，根据本发明的MESFET的不同实施例可包含多个分隔层，如图7的HEMT 90中所描述。在根据本发明的一些实施例中，MESFET可具有成阶跃结构的两个分隔层，但可使用两个以上的分隔层。亦如上所述这些层可包含外延或介电材料，其中阶跃结构有效地提供两个场板，这些场板提供于两个电压下改良的运作特征。亦应理解，根据本发明的 MESFET亦可包含类似于图11中所示及上述的HEMT 150上的那些分隔层及场板的多个分隔层及场板。尽管已参照本发明的特定较佳配置相当详细地描述了本发明，但其它版本亦为可能。该场板配置可用于诸多不同装置中。这些场板亦可具有诸多不同形状且可以诸多不同方式连接至源极接点。因此，本发明的精神及范畴不应限于上文所描述的本发明的较佳版本。
权利要求
1.一种晶体管，包括 多个活性半导体层；与所述多个活性层电接触的源极接点；与所述多个活性层电接触的漏极接点，其中位于所述多个活性层的最上部上的所述源极接点与所述漏极接点之间存在空间；与所述多个活性层的所述最上部电接触且位于所述源极与所述漏极接点之间的栅极；形成于所述多个活性层的所述最上部的表面上并位于所述栅极与所述漏极接点之间的由单晶材料构成的分隔层；直接位于所述分隔层上且与所述栅极成一体的场板，所述场板减小峰值运作电场。
2.如权利要求1所述的晶体管，其特征在于，所述场板于所述分隔层上自所述栅极的边缘向所述漏极接点延伸一距离Lf。
3.如权利要求1所述的晶体管，其特征在于，所述分隔层包括位于所述栅极与所述漏极接点之间成一阶跃结构的多个分隔层。
4.如权利要求3所述的晶体管，其特征在于，所述场板形成于所述分隔层阶跃结构上， 所述场板包括多个场板部分，每一部分在其与所述多个活性层的最上部之间具有一不同距离O
5.如权利要求1所述的晶体管，其特征在于，包含一高电子迁移率晶体管且其中所述多个活性层包含至少一位于基板上的缓冲层及一位于所述缓冲层上的势垒层，其中所述缓冲层与所述势垒层之间存在二维电子气，所述势垒层为所述多个活性层的最上部。
6.如权利要求5所述的晶体管，其特征在于，进一步包含一位于所述缓冲层与所述基板之间的长晶层。
7.如权利要求1所述的晶体管，其特征在于，包含一金属半导体场效应晶体管，其中所述多个活性层包含至少一位于基板上的缓冲层及一位于所述缓冲层上的沟道层，该沟道层为所述多个活性层的最上部。
8.如权利要求1所述的晶体管，其特征在于，所述栅极至少部分凹陷于所述多个活性层的所述最上部中。
9.如权利要求1所述的晶体管，其特征在于，进一步包含一覆盖所述晶体管的至少一些暴露表面的钝化层。
10.如权利要求1所述的晶体管，其特征在于，进一步包含一覆盖所述场板及位于所述场板与漏极接点之间的所述分隔层的表面的第二分隔层，且进一步包含一位于所述第二分隔层上且自所述栅极的边缘向所述漏极接点延伸的第二场板。
全文摘要
本发明揭示一种晶体管结构，其包含一活性半导体层与所形成的与该活性层电接触的金属源极与漏极接点。在源极与漏极接点之间形成一栅极接点以用于调节该活性层内的电场。于该活性层上形成一分隔层，且于该分隔层上形成一导电场板，其自栅极接点的边缘向漏极接点延伸距离Lf。该场板电连接至该栅极接点。
文档编号H01L29/40GK102306658SQ20111026548
公开日2012年1月4日 申请日期2004年9月8日 优先权日2003年9月9日
发明者P·帕里克, 吴益逢 申请人:美商克立股份有限公司