专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体技术，特别涉及半导体器件及其制造方法。
背景技术：
随着半导体技术的发展，半导体器件的特征尺寸(⑶)不断地按比例下降。在这种情况下，对半导体制造工艺的要求持续提高。
以鳍片式场效应晶体管(FinFET)为例，随着半导体器件的特征尺寸的下降，采用光刻几乎不可能图案化形成期望的鳍片尺寸(例如，鳍片的宽度)。在这种情况下，通常采用间隔物图像转移(SIT)工艺来获得如此小尺寸的鳍片。
在SIT工艺中，例如，首先形成与心轴相邻的间隔件。在去除心轴之后，利用间隔件作为掩模，蚀刻衬底(例如SOI衬底)中的半导体层，从而形成鳍片。其中，间隔件的宽度限定了鳍片的宽度。
但是，在现有技术中，在鳍片的特征尺寸持续减小的情况下，如何防止鳍片在半导体器件制造过程中倾塌(collapse)和被不期望去除成为一个重要问题。
图1A示出了现有技术的FinFET的一种示例性结构。作为示例，图中示出了一对鳍片。但是，本领域技术人员能够理解，FinFET可以包括一个或更多个鳍片。在本示例中， 以绝缘体上半导体(SOI)衬底为例。如图1A所示，该半导体器件10包括基础衬底100、设置于基础衬底100之上的绝缘体层102、设置于绝缘体层102上的图案化的半导体层104、 以及设置于图案化的半导体层104上的图案化的硬掩模层106。其中，半导体层104和硬掩模层106构成鳍片结构。如图所示，在本示例中，鳍片结构被设置在SOI衬底的绝缘体层之上。随着鳍片结构厚度持续减小，在后续制造过程中， 该鳍片结构容易倾塌和被不期望去除，从而影响半导体器件的成品率。
图1B示出了现有技术的FinFET的另一示例性鳍片结构。所示出的半导体器件 10’与图1A所示的半导体器件10的不同之处在于硬掩模层106被去除。在这种情况下，半导体层104构成鳍片结构。类似地，随着鳍片结构厚度持续减小，在后续制造过程中，该鳍片结构容易倾塌和被去除，从而影响半导体器件的成品率。
因此，本领域存在对改进的半导体器件及其制造方法的持续需求。发明内容
本发明的一个目的是提供一种改进的制造半导体器件的方法，其可以适应半导体器件特征尺寸的持续减小的需求。此外，该方法可以具有提高的成品率。
本发明的另一目的是提供一种半导体器件，其可以具有减小的特征尺寸。
根据本发明的一个方面，提供了一种制造半导体器件的方法，包括提供衬底，该衬底包括绝缘体层以及其上的具有第一厚度的半导体层；在该半导体层上形成硬掩模层； 图案化该硬掩模层以露出半导体层的部分表面；以该图案化的硬掩模层为掩模蚀刻该半导体层，以在该半导体层中形成具有第一厚度的第一部分和具有第二厚度的第二部分，该第一部分与该第二部分相邻，该第二厚度小于该第一厚度；对该半导体层进行基于氧的处理以使该半导体层的该第二部分被氧化从而形成支撑氧化物层。
可选地，上述方法还可以包括去除该图案化的硬掩模层。
优选地，在上述方法中，该半导体层可以为硅层。
优选地，在上述方法中，该硬掩模层可以包含SiN、SiO2和SiOxNy中的至少一种。
优选地，在上述方法中，图案化该硬掩模层的步骤可以通过双图案化工艺进行。
优选地，在上述方法中，图案化该硬掩模层的步骤是通过利用电子束、超紫外或纳米压印的工艺进行的。
优选地，在上述方法中，该基于氧的处理是利用02、03、Ν0、Ν02中的至少一种的各向异性氧等离子体处理。
优选地，在上述方法中，该基于氧的处理是在氧气和氩气气氛中、在10_300mTorr 的压力下、以200V-500V的偏压进行的各向异性氧等离子体处理，其中氧气的流量为 20_200sccm,気气的流量为 50_200sccm。
优选地，在上述方法中，该基于氧的处理是氧离子注入。
优选地，在上述方法中，该氧离子注入以2keV_15keV的注入能量和IO14离子/ Cm2-1O16离子/cm2的注入剂量进行。
可选地，在上述方法中，该基于氧的处理还在该半导体层的该第一部分的露出的间隔物上形成间 隔物氧化物。
优选地，在上述方法中，该间隔物氧化物的厚度不大于该支撑氧化物层的厚度的 1/4。
优选地，上述方法还包括去除该间隔物氧化物。
优选地，在上述方法中，去除该间隔物氧化物的步骤是通过湿法蚀刻工艺进行的。
优选地，在上述方法中，该半导体层的被埋置到该支撑氧化物层中的部分的厚度是该第一厚度的1/10至1/3。
优选地，在上述方法中，该半导体器件为鳍片式场效应晶体管(FinFET)，该半导体层的该第一部分和该图案化的硬掩模层构成用于该FinFET的鳍片。
优选地，在上述方法中，该半导体器件为鳍片式场效应晶体管(FinFET)，该半导体层的该第一部分构成用于该FinFET的鳍片。
优选地，上述方法还包括形成该FinFET的栅极、源区和漏区。
优选地，在上述方法中，该半导体层包括多个该第一部分和该第二部分。
根据本发明的另一个方面，提供了一种半导体器件，包括支撑氧化物层；至少一个半导体鳍片，其一部分被埋置到该支撑氧化物层中。
可选地，该半导体器件还包括设置于该半导体鳍片上的图案化的硬掩模层。
优选地，该半导体器件中的该图案化的掩模层包含SiN、Si02和SiOxNy中的至少一种。
优选地，该半导体鳍片为娃层。
优选地，该半导体器件中埋置到该支撑氧化物层中的该半导体鳍片的部分的厚度是该半导体鳍片的总厚度的1/10至1/3。
优选地，该半导体器件为鳍片式场效应晶体管(FinFET)。
优选地，该半导体器件还包括与所述鳍片接触的栅极以及形成于所述鳍片中的位于栅极两侧的源区和漏区。
根据本发明的方法，能够防止或至少减少鳍片结构的倾塌和被去除，从而提高半导体器件的成品率。
下面关于一些示例实施例的详细描述在结合附图来阅读时将会更好理解。但是， 应当理解，示例实施例并不限于所示出的精确布置和手段。在附图中，始终使用相似的数字来指示相似的元件。而且，结合附图及前面的技术领域和背景技术，随后的详细描述及所附的权利要求将使其它所希望的特征和特性变得明显。
为了图示的简单和清晰起见，附图示出了构造的一般方式，并且可以省略关于众所周知的特征和技术的描述和细节以避免不必要地使所示实施例的方面难以理解。另外， 在附图中的元件并一定按比例画出。并且，附图中的填充线仅是为了例示的目的，而不构成对本发明的限制。在附图中
图1A是示出的现有技术的 鳍片结构的截面示意图1B是示出的现有技术的另一鳍片结构的截面示意图2A是示出的根据本公开的一个实施例的半导体器件的截面示意图2B是示出的根据本公开的另一个实施例的半导体器件的截面示意图3是示出的根据本公开的实施例的制造半导体器件的方法的处理的截面示意图4是示出的根据本公开的实施例的制造半导体器件的方法在图3之后的处理的截面示意图5是示出的根据本公开的实施例的制造半导体器件的方法在图4之后的处理的截面示意图6是示出的根据本公开的实施例的制造半导体器件的方法在图5之后的处理的截面示意图7是示出的根据本公开的实施例的制造半导体器件的方法在图6之后的处理的截面示意图8是示出的根据本公开的实施例的制造半导体器件的方法在图7之后的处理的截面示意图9是示出的根据本公开的实施例的制造半导体器件的方法在图8之后的可选处理的截面示意图。
具体实施方式
以下参考附图描述本发明的实施例。下面结合附图给出的详细描述意指作为一些示例实施例的描述，而不是要完整描述所有可能的实施例。也就是说，在前面的技术领域、 背景技术或下面的示例实施例的详细描述中给出的任意明示的或暗示的理论并没有任何限定意图。应当理解，相同的或等同的功能可以由不同的实施例来实现。
在说明书或权利要求中的词语“第一”、“第二”等(若存在)可以用于区分相似的元件而并不一定描述特定的顺序或时间次序。应当理解，这样使用的词语在适当的情况下是可交换的，使得在此所描述的实施例例如能够按照与在此所示出的或另外描述的那些顺序不同的顺序来使用。而且，词语“包括”、“包含”、“具有”及其任何变型，意指包含非排它的包括，使得包括、包含或具有一系列要素或者要件的过程、方法、物品或装置并不一定限定于那些元件，而是可以包括没有明确列出的或者该过程、方法、物品或装置所固有的其它元件。
首先，参考附图来描述根据本公开的半导体器件。
图2A是示出的根据本公开的一个实施例的半导体器件20的截面示意图。在此， 以鳍片式场效应晶体管(FinFET)为例进行描述。
图2A示出了根据本公开的FinFET的一种示例性结构。作为示例，图中示出了一对鳍片。但是，本领域技术人员能够理解，FinFET可以包括一个或更多个鳍片。
在本实施例中，以绝缘体上半导体(SOI衬底)为例进行说明。如图2A所示，半导体器件20包括基础衬底200、设置于基础衬底200之上的绝缘体层202、设置于绝缘体层 202上的支撑氧化物层203、设置于绝缘体层202上的半导体层204、以及设置于半导体层 204上的图案化的硬掩模层206。其中，半导体层204和硬掩模层206可以构成鳍片结构。
作为示例，图案化的硬掩模层206可以包含氮化硅(SiN)、氧化硅(SiO2)和氧氮化硅(SiOxNy)中的至少一种。半导体层204可以为硅层。
如图所示，半导体层204的一部分被埋置到支撑氧化物层203中。作为示例，埋置到支撑氧化物层203中的半导体层204的部分的厚度可以是半导体层204的总厚度的1/10 至 1/3。
图2B是示出的根据本公开的另一个实施例的半导体器件20’的截面示意图。图 2B示出的半导体器件20’与图2A所示的半导体器件20的不同之处在于硬掩模层206被去除。在这种情况下，半导体层204构成鳍片结构。半导体器件20’的其它构造与半导体器件20相同，在此不再赘述。
如本领域人员所清楚的，图2A和图2B所示的半导体器件还可以包括形成于鳍片中的源区和漏区以及与所述鳍片接触的栅极(未示出)。
以下参照图3-9描述根据本公开的实施例的制造半导体器件的方法。在此，以制造鳍片式场效应晶体管(FinFET)的方法为例进行描述。
首先，参照图3，提供衬底210。衬底210包括绝缘体层202以及其上的具有第一厚度的半导体层204。作为示例，衬底210可以为SOI衬底。在此情况下，衬底210还可以包括基础衬底200。
例如，半导体层204可以为硅层。
接下来，如图4所示，在半 导体层204上形成硬掩模层206。作为示例，硬掩模层 206可以包含SiN、SiO2和SiOxNy中的至少一种。
接下来，如图5所不，图案化硬掩模层206以露出半导体层204的部分表面。
在本实施例中，图案化硬掩模层206的步骤可以通过本领域常规的工艺进行。作为示例，可以采用双图案化(double pattering)工艺,例如两次光刻。
作为替代方案，图案化硬掩模层206的步骤也可以通过利用电子束、超紫外或纳米压印的工艺进行。
接下来，如图6所示，以图案化的硬掩模层206为掩模蚀刻部分厚度的半导体层 204，由此，在半导体层204中形成具有第一厚度的第一部分和具有第二厚度的第二部分。 第一部分与第二部分相邻，且第二厚度小于第一厚度。其中，第一部分可以对应于由图案化的硬掩模层206所覆盖的半导体层204的部分(也可称为半导体层厚部)，而第二部分可以对应于半导体层204的其余部分(也可称为半导体层薄部)。尽管图中分别示出两个第一部分和三个第二部分，但是本领域技术人员理解根据需要，第一部分和第二部分的数量可以是任意其它适当的数量。
接下来，如图7所示，对保留的半导体层204进行基于氧的处理以使半导体层204 的第二部分被氧化从而形成支撑氧化物层203。例如，支撑氧化物层203可以为Si02。
注意，尽管图7中示出了在半导体层204的第一部分的露出的间隔物上形成间隔物氧化物208，但是这不是本发明所必须的。本领域技术人员理解，优选地，通过各向异性的氧化处理，可以仅使半导体层204的第二部分被氧化从而形成支撑氧化物层203，而不在半导体层204的第一部分的露出的间隔物上形成间隔物氧化物，或者基本不在半导体层204 的第一部分的露出的间隔物上形成间隔物氧化物。在这种情况下，作为上述基于氧的处理的结果，生成图8所示的结构。
如图8所示，半导体层204的第一部分的一部分埋置到支撑氧化物层203中。根据本发明的实施例，优选地，半导体层204的被埋置到支撑氧化物层203中的部分的厚度是第一厚度的1/10至1/3。
根据本发明的实施例，上述基于氧的处理可以是利用02、03、Ν0、Ν02中的至少一种的各 向异性氧等离子体处理。作为示例，该基于氧的处理可以是在氧气和氩气气氛中、在 10-300mTorr的压力下、以200V-500V的偏压进行的各向异性氧等离子体处理,其中氧气的流量为20_200sccm,気气的流量为50_200sccm。
替代地，根据本发明的实施例，上述基于氧的处理可以是氧离子注入。作为示例， 以2keV-15keV的注入能量和IO14离子/cm2-1016离子/cm2的注入剂量进行该氧离子注入。
如上所述，可选地，上述基于氧的处理还在半导体层204的第一部分的露出的间隔物上形成间隔物氧化物208。在这种情况下，优选所形成的间隔物氧化物208为薄的。例如，间隔物氧化物208的厚度不大于支撑氧化物层203的厚度的1/4。这可以通过例如基于氧的处理的各向异性来实现。
接下来，去除间隔物氧化物208，从而得到图8所示的结构。作为示例，去除间隔物氧化物208的步骤可以通过湿法蚀刻工艺进行。
如图8所示，在半导体器件20为鳍片式场效应晶体管FinFET的情况下，半导体层 204的上述第一部分和图案化的硬掩模层206构成用于该FinFET的鳍片。
根据另一实施例，如图9所示，制造半导体器件的方法还可以包括去除图案化的硬掩模层206的步骤。该去除可以通过半导体领域中任意适合的方法来实现，包括例如磨削、化学机械抛光(CMP)、蚀刻等技术以及这些技术的组合。
如图9所示，在半导体器件20’为鳍片式场效应晶体管FinFET的情况下，半导体层204的上述第一部分可以构成用于该FinFET的鳍片。
如本领域技术人员所理解的，根据本发明实施例的制造半导体器件的方法还可以包括通过半导体领域中任意适合的方法形成FinFET的栅极、源区和漏区，从而完成该FinFET。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，可能省略本领域所公知的一些细节的描述。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
本领域技术 人员能够从以上描述中认识到，可以以各种形式来实施本发明，并且可以独立或者组合地实施各种实施例。因此，尽管已经结合本发明的特定示例描述了本发明的实施例，但本发明实施例和/或方法的真正范围不限于此，因为通过对附图、说明书以及后附权利要求的研究，其它修改对于本领域技术人员而言将变得明显。
权利要求
1.一种制造半导体器件的方法，包括 提供衬底，所述衬底包括绝缘体层以及其上的具有第一厚度的半导体层； 在所述半导体层上形成硬掩模层； 图案化所述硬掩模层以露出半导体层的部分表面； 以所述图案化的硬掩模层为掩模蚀刻所述半导体层，以在所述半导体层中形成具有第一厚度的第一部分和具有第二厚度的第二部分，所述第一部分与所述第二部分相邻，所述第二厚度小于所述第一厚度； 对所述半导体层进行基于氧的处理以使所述半导体层的所述第二部分被氧化从而形成支撑氧化物层。
2.如权利要求1所述的方法，还包括 去除所述图案化的硬掩模层。
3.如权利要求1所述的方法，其中所述半导体层为硅层。
4.如权利要求1所述的方法，其中所述硬掩模层包含氮化硅、氧化硅和氧氮化硅中的至少一种。
5.如权利要求1所述的方法，其中图案化所述硬掩模层的步骤是通过双图案化工艺进行的。
6.如权利要求1所述的方法，其中图案化所述硬掩模层的步骤是通过利用电子束、超紫外或纳米压印的工艺进行的。
7.如权利要求1所述的方法，其中所述基于氧的处理是利用02、03、N0、N02中的至少一种的各向异性氧等离子体处理。
8.如权利要求1所述的方法，其中所述基于氧的处理是在氧气和氩气气氛中、在10-300mTorr的压力下、以200V-500V的偏压进行的各向异性氧等离子体处理,其中氧气的流量为20_200sccm,気气的流量为50_200sccm。
9.如权利要求1所述的方法，其中所述基于氧的处理是氧离子注入。
10.如权利要求9所述的方法，其中所述氧离子注入以2keV-15keV的注入能量和IO14离子/Cm2-1O16离子/cm2的注入剂量进行。
11.如权利要求1所述的方法，所述基于氧的处理还在所述半导体层的所述第一部分的露出的间隔物上形成间隔物氧化物。
12.如权利要求11所述的方法，其中所述间隔物氧化物的厚度不大于所述支撑氧化物层的厚度的1/4。
13.如权利要求11所述的方法，还包括去除所述间隔物氧化物。
14.如权利要求13所述的方法，其中去除所述间隔物氧化物的步骤是通过湿法蚀刻工艺进行的。
15.如权利要求1或14所述的方法，其中所述半导体层的被埋置到所述支撑氧化物层中的部分的厚度是所述第一厚度的1/10至1/3。
16.如权利要求1所述的方法，其中所述半导体器件为鳍片式场效应晶体管(FinFET)，所述半导体层的所述第一部分和所述图案化的硬掩模层构成用于该FinFET的鳍片。
17.如权利要求5所述的方法，其中所述半导体器件为鳍片式场效应晶体管(FinFET)，所述半导体层的所述第一部分构成用于该FinFET的鳍片。
18.如权利要求16或17所述的方法，还包括 形成所述FinFET的栅极、源区和漏区。
19.如权利要求1所述的方法，其中所述半导体层包括多个所述第一部分和所述第二部分。
20.—种半导体器件，包括 支撑氧化物层； 至少一个半导体鳍片，其一部分被埋置到所述支撑氧化物层中。
21.如权利要求20所述的半导体器件，还包括 设置于所述半导体鳍片上的的硬掩模层。
22.如权利要求21所述的半导体器件，其中所述图案化的掩模层包含氮化硅、氧化硅和氧氮化硅中的至少一种。
23.如权利要求20所述的半导体器件，其中所述半导体鳍片为硅层。
24.如权利要求20所述的半导体器件，其中埋置到所述支撑氧化物层中的所述半导体鳍片的部分的厚度是所述半导体鳍片的总厚度的1/10至1/3。
25.如权利要求20或21所述的半导体器件，其中所述半导体器件为鳍片式场效应晶体管(FinFET)。
26.如权利要求25所述的半导体器件，还包括 与所述鳍片接触的栅极以及形成于所述鳍片中的位于栅极两侧的源区和漏区。
全文摘要
公开了一种半导体器件及其制造方法。该方法利用半导体层上形成的图案化的硬掩模层对半导体层进行蚀刻，从而在该半导体层中形成具有不同厚度的部分。然后，对该半导体层进行基于氧的处理以形成使该半导体层的一部分被埋置到通过氧化而形成的支撑氧化物层中。由此，防止或至少减少鳍片结构的倾塌和被去除，从而提高半导体器件的成品率。
文档编号H01L21/336GK103000517SQ201110266369
公开日2013年3月27日 申请日期2011年9月9日 优先权日2011年9月9日
发明者洪中山 申请人:中芯国际集成电路制造(北京)有限公司