专利名称：半导体器件以及用于制造半导体器件的方法
技术领域：
本发明涉及一种半导体器件以及用于制造半导体器件的方法。
背景技术：
由氮化物半导体GaN、AlN或hN、或其混晶等形成的材料具有宽带隙，并且已被用作高输出电子器件、短波长发光器件等。在这些器件当中，就高输出电子器件而言，与场效应晶体管(FET)相关的技术，尤其是与高电子迁移率晶体管(HEMT)相关的技术得到了发展。通过使用氮化物半导体的上述HEMT被用于高输出高效率放大器、高功率开关器件等。用于这种用途的HEMT需要为常关型且具有高介电强度等。从安全操作的角度来看，常关尤为重要。因此，已经研究了用于确保常关的各种方法。就用于确保常关的方法之一而言，提及这样一种方法，其中通过去除紧临栅极下方的部分半导体层形成栅极凹陷 (gate recess)。通过这种方法形成的栅极凹陷结构具有许多优点，例如可以使阈值电压为正而不用增加电极之间的电阻组件。同时，用于电力应用的常关型半导体器件需要具有高漏极击穿电压和高栅极击穿电压。因此，关于水平结构的FET和HEMT，使用了金属绝缘体半导体(MIS)结构，在该结构中形成有用作栅绝缘膜的绝缘膜。如上所述，关于使用GaN基半导体材料的HEMT，可以通过采用将栅极凹陷结构和MIS结构结合的结构来制造适合于电力应用的半导体器件。日本专利特许公开No. 2002-359256在此处为相关文献。
发明内容
根据本发明实施例的方案，一种半导体器件包括第一半导体层，置于衬底的上方；第二半导体层，置于第一半导体层的上方；栅极凹陷，通过去除部分或全部第二半导体层而被置于第一半导体层上方的预定区域中；绝缘膜，置于栅极凹陷和第二半导体层的上方；栅极，置于栅极凹陷的上方，在其与栅极凹陷之间具有绝缘膜；以及源极和漏极，置于第一半导体层或第二半导体层的上方，其中，栅极凹陷的中心部分高于该栅极凹陷的周边部分。本发明的目的和优点将通过权利要求中特别指出的元件和组合来实现和获得。应当理解，前述的大致描述和随后的详细描述都是示例性和说明性的，并非限制如权利要求所要求保护的本发明。
图1为由GaN等形成的HEMT的说明图2为根据第一实施例的半导体器件的结构图；图3为根据第一实施例的半导体器件的说明图；图4为根据第一实施例的另一个半导体器件的说明图；图5为根据第一实施例的另一个半导体器件的结构图；图6A至图6J为用于制造根据第一实施例的半导体器件的方法的图示；图7为半导体器件中的击穿电压的说明图；图8为根据第二实施例的半导体器件的结构图；图9A至图9J为用于制造根据第二实施例的半导体器件的方法的图示；图10为根据第三实施例的半导体器件的结构图；图IlA至图IlI为用于制造根据第三实施例的半导体器件的方法的图示；图12为根据第四实施例的离散封装的半导体器件的说明图；以及图13为根据第四实施例的PFC电路的电路图。
具体实施例方式参照附图将阐述各种实施例。如相关技术中的图1所示，以栅极凹陷的底部呈平面形状的方式形成具有上述栅极凹陷结构的HEMT。即，在由这种具有栅极凹陷结构的HEMT形成的半导体器件410中，i_GaN电子渡越层 412、i-AlGaN 间隔层 413、n-AlGaN 电子供应层 414 以及 η-GaN 覆盖层(cap layer) 415 置于由半绝缘SiC等形成的衬底411上。从而，在i-GaN电子渡越层412与i_AWaN间隔层413之间的界面附近的i-GaN电子渡越层412中形成二维电子气体(2DEG)412a。栅极凹陷422置于n-GaN覆盖层415和n-AWaN电子供应层414中。用作栅绝缘膜的绝缘膜431 置于栅极凹陷422的底部和侧面以及n-GaN覆盖层415上。此外，栅极432置于设置有栅极凹陷422的区域上，栅极432与栅极凹陷422之间具有绝缘膜431。源极433和漏极434 置于n-AlGaN电子供应层414上。栅极凹陷422的底部通过普通的干蚀刻等形成，并且其几乎为平面。然而，如果栅极凹陷的底部423几乎形成为平面，则在2DEG 412a中形成由虚线表示且几乎不存在电子的区域412b。这种情况下，如果在漏极和源极之间施加高电压，则在虚线表示的区域A中， 电场集中于漏极434侧的栅极432端部处的绝缘膜431、i-AlGaN间隔层413等上。因此， 在绝缘膜431和半导体层(例如，i-AKiaN间隔层413)中发生介电击穿等现象，半导体器件受到损坏，并且可靠性降低。因此，提供了高度可靠的半导体器件以及用于制造该半导体器件的方法，在该半导体器件中，在用作栅绝缘膜的绝缘膜和半导体层中不容易发生介电击穿等。参照图2将描述根据本实施例的半导体器件。根据本实施例的半导体器件10包括在由半绝缘膜SiC等形成的衬底11上通过外延生长形成的电子渡越层12、间隔层13、电子供应层14以及覆盖层15。就这点而言，用作第一半导体层的电子渡越层12由i-GaN形成，用作第四半导体层的间隔层13由i-AKiaN形成。同时，用作第二半导体层的电子供应层14由n-AWaN形成，用作第三半导体层的覆盖层15由n-GaN形成。从而，在由i-GaN形成的电子渡越层12与由i-AKiaN形成的间隔层13之间的界面附近由i_GaN形成的电子渡越层12中形成二维电子气体ODEG)12a。通过蚀刻部分覆盖层15、电子供应层14以及间隔层13形成栅极凹陷22，并且通过对间隔层13加工成形而使栅极凹陷22的底部23形成为凸状。即，在用作第四半导体层的间隔层13中以凹陷22的中心部分23a高于凹陷22的周边部分23b的方式形成栅极凹陷22的底部23。如上所述的用于使栅极凹陷22的底部23形成为凸状的方法将被稍后描述。而且，用作栅绝缘膜的绝缘膜31置于栅极凹陷22的底部23和侧面以及覆盖层15上。 栅极32置于设置有栅极凹陷22的区域上，栅极32与栅极凹陷22之间具有绝缘膜31。而且，源极33和漏极34置于电子供应层14上。就这点而言，源极33和漏极34也可以置于电子渡越层12等上。在本实施例中，如图3所示，栅极凹陷22的底部23形成为其中心部分23a高于周边部分23b的形状。S卩，栅极凹陷22的底部23以周边部分2 更深于中心部分23a的方式形成。因此，使得区域12b的电子密度高于区域12c以及2DEG 1 的电子密度，其中区域12b对应于栅极凹陷22的底部23的中心部分23a且由虚线表示，区域12c对应于栅极凹陷22的底部23的周边部分2 且由虚线表示。在采用这种结构的情况下，漏极34侧的栅极32端部上的电场的集中得以缓和 (relax)，并且可以防止或减小介电击穿等。即，可以增加区域12b (其为紧临栅极32下方的中心部分)中的二维电子气体的电子，紧临栅极32下方的电场的集中得以缓和，并且可以防止或减小绝缘膜31和半导体层中的击穿，从而可以改善可靠性。就这点而言，在本实施例中，除上述结构之外，如图4所示，可以在中心部分23a处暴露出用作第四半导体层的间隔层13并在周边部分2 处暴露出用作第一半导体层的电子渡越层12的方式形成栅极凹陷22的底部23。在同样采用这种结构的情况下，可以使区域12b的电子密度高于区域12c以及2DEG 12a的电子密度，其中区域12b对应于栅极凹陷 22的底部23的中心部分23a，区域12c对应于栅极凹陷22的底部23的周边部分23b。可替代地，如图5所示，可以栅极凹陷22的底部23的中心部分23a高于周边部分 23b的方式在用作第二半导体层的电子供应层14处形成栅极凹陷22的底部23。在同样采用这种结构的情况下，可以使得区域12b的电子密度高于区域12c以及2DEG 1 的电子密度，其中区域12b对应于栅极凹陷22的底部23的中心部分23a，区域12c对应于栅极凹陷 22的底部23的周边部分23b。就这点而言，除上述n-AKiaN之外，用作第二半导体层的电子供应层14也可以由 i-InAIN、η-ΙηΑ1Ν 等形成。接续，参照图6A至图6J将描述用于制造根据本实施例的半导体器件的方法。首先，如图6A所示，通过MOVPE外延生长在由半绝缘SiC等形成的衬底11上依次形成电子渡越层12、间隔层13、电子供应层14以及覆盖层15，从而形成半导体层。至于衬底11，除SiC之外，还可以使用刚玉、GaN等。用作第一半导体层的电子渡越层12以厚度约为3μπι的方式由i-GaN形成。用作第四半导体层的间隔层13以厚度约为几纳米的方式由 i-Al15Ga85N形成。用作第二半导体层的电子供应层14以厚度约为30nm的方式由n-Al3(1Ga7(1N 形成，并且掺杂作为杂质元素的5X IO18CnT3的硅。用作第三半导体层的覆盖层15以厚度约为IOnm的方式由n-GaN形成，并且掺杂作为杂质元素的5X IO18CnT3的硅。因此，在电子渡越层12与间隔层13之间的界面附近的电子渡越层12中形成2DEG 12a。关于该半导体器件以及具有图4所示结构的半导体器件等，优选用作第四半导体层的间隔层13中Al的构成比的值小于用作第二半导体层的电子供应层14中Al的构成比的值。这是因为，对于通过使用包括氯成分的气体所进行的干蚀刻(例如，RIE)，蚀刻速率会随着Al的构成比变小而变大，因此，容易使栅极凹陷22的底部23形成为凸状。之后，形成元件隔离区(虽然图中未示出)。具体而言，施加用于形成元件隔离区的光致抗蚀剂，并且用曝光装置进行曝光以及进行显影，从而形成在要设置元件隔离区的区域中具有开口部分的抗蚀剂图案。随后，进行通过使用包括氯成分的气体的干蚀刻，并且形成绝缘膜，或者在受到干蚀刻的区域中进行预定离子的离子注入，从而形成元件隔离区。然后，如图6B所示，形成抗蚀剂图案41。具体而言，将光致抗蚀剂施加于覆盖层 15的表面，并且用曝光装置进行曝光以及进行显影，从而形成在将要设置源极33和漏极34 的区域中具有开口部分的抗蚀剂图案41。如图6C所示，通过干蚀刻(例如，RIE)去除位于未设置有抗蚀剂图案41的区域中的部分覆盖层15和电子供应层14，以便形成开口区域42和43。通过将包括氯成分的气体作为刻蚀气体导入至腔室来进行这种干蚀刻(例如，RIE)。如图6D所示，通过真空蒸发依次形成具有大约20nm厚度的Ta膜和具有大约 200nm厚度的Al膜，从而形成金属膜44。如图6E所示，通过使用有机溶剂等进行剥离(lift-off)，从而，将抗蚀剂图案41 上形成的金属膜44与抗蚀剂图案41 一起去除。因此，通过在未设置有抗蚀剂图案41的区域(即，开口区域42和4 中形成的金属膜44来形成源极33和漏极34。之后，通过在 400°C至1000°C (例如，550°C )的温度进行热处理而使源极33和漏极34达到欧姆接触的程度。如图6F所示，在源极33、漏极34以及覆盖层15的表面上形成抗蚀剂图案45。抗蚀剂图案45通过将光致抗蚀剂应用于覆盖层15等的表面并用曝光装置进行曝光以及进行显影而形成。以这种方式，形成在将要设置有(如稍后所述的)栅极凹陷22的区域中具有开口部分的抗蚀剂图案45。如图6G所示，进行干蚀刻(例如，RIE)，从而去除位于未设置有抗蚀剂图案45的区域中的部分或全部覆盖层15、电子供应层14以及间隔层13，以便形成栅极凹陷22。至于用于这种干蚀刻(例如，RIE)的刻蚀气体，采用氯基气体(包括氯成分的气体)。在本实施例中，将用作刻蚀气体的30sCCm的Cl2导入蚀刻腔室，蚀刻腔室中的压强被指定为2Pa，施加20W的射频(RF)功率，从而，进行RIE以便形成栅极凹陷22。因此，如图2所示，栅极凹陷22的底部23可以形成为凸状。即，底部23可以形成为中心部分23a高于周边部分2 的形状。为了将栅极凹陷22的底部23形成为如上所述的凸状，优选衬底温度相对较低的条件(具体地，为通过例如冷却衬底将衬底温度指定为环境温度或室温或更低的温度的条件)以及施加的偏压相对较高的条件。因为高RF功率引起高的自偏压，所以，施加的偏压较高的条件指的是，例如，施加的RF功率较高的条件。如图6H所示，通过有机溶剂等去除抗蚀剂图案45。因此，去除抗蚀剂图案45，从而形成栅极凹陷22。如图61所示，在覆盖层15和栅极凹陷22的表面上形成绝缘膜31。在本实施例中，至于绝缘膜31，形成具有2nm至200nm厚度的氧化铝(Al2O3)膜。具体而言，形成具有大约IOnm厚度的氧化铝膜，从而形成绝缘膜31。用于形成绝缘膜31的方法的示例包括化学气相沉积(CVD)、原子层沉积(ALD)以及溅射。就这点而言，除上述氧化铝之外，绝缘膜31 还可以由Si、Al、Hf、Zr、Ti、Ta、W等的氧化物、氮化物、氮氧化物等形成。如图6J所示，在设置有栅极凹陷22的区域上形成栅极32，其与栅极凹陷22之间具有绝缘膜31。具体而言，将光致抗蚀剂应用于绝缘膜31，并且用曝光装置进行曝光以及进行显影，从而形成在将要设置有栅极32的区域中具有开口部分的抗蚀剂图案(虽然图中未示出)。之后，通过真空蒸发依次形成具有大约30nm厚度的M膜和具有大约400nm厚度的Au膜，从而形成金属膜。随后，通过使用有机溶剂等进行剥离，从而，将置于抗蚀剂图案上的金属膜与抗蚀剂图案一起去除。因此，通过在未设置有抗蚀剂图案的区域中形成的金属膜来形成栅极32。以这种方式，可基于用于制造根据本实施例的半导体器件的方法来制造半导体器件。关于基于用于制造根据本实施例的半导体器件的方法所制造的半导体器件，栅极凹陷22的底部23形成为凸状，从而，击穿电压较高，并且可以防止或降低介电击穿等，并且
可靠性较高。图7示出了图1所示的半导体器件410和图2所示的根据本实施例的半导体器件 10的栅极与漏极之间的击穿电压。图1中所示的半导体器件410(在其中，栅极凹陷422的底部为平面)的击穿电压是330V，而图2所示的半导体器件10 (在其中，栅极凹陷22的底部形成为凸状)的击穿电压是420V。如上所述，关于根据本实施例的半导体器件，能够通过将栅极凹陷的底部形成为凸状来提高击穿电压。就用于将栅极凹陷的底部形成为凸状的另一个方法而言，将栅极凹陷的底部干蚀刻为平面形状，之后，通过有机溶剂等去除抗蚀剂。随后，以暴露出凹陷底部的两个端部的方式形成抗蚀剂图案，并且进行干蚀刻，从而，可将凹陷底部形成为凸状。至于另一个方法， 在凹陷中将用于形成栅极凹陷的抗蚀剂图案图案化为凸状，并且进行干蚀刻，之后，通过有机溶剂等去除抗蚀剂。以这种方式，可将凹陷底部形成为凸状。接续，将描述第二实施例。参照图8将描述根据本实施例的半导体器件。根据本实施例的半导体器件110包括一半导体层，该半导体层由在由半绝缘膜SiC等形成的衬底11上通过外延生长形成的电子渡越层12、电子供应层14以及覆盖层15组成。就这点而言，用作第一半导体层的电子渡越层12由i-GaN形成，用作第二半导体层的电子供应层14由n-AWaN形成，以及用作第三半导体层的覆盖层15由n-GaN形成。因此，在电子渡越层12与电子供应层14之间的界面附近的电子渡越层12中形成 2DEG 12a。通过蚀刻部分覆盖层15和电子供应层14形成栅极凹陷22，并且栅极凹陷22的底部23形成为凸状。即，中心部分23a形成为高于周边部分23b。稍后将描述用于将栅极凹陷22的底部23形成为如上所述的凸状的方法。而且，用作栅绝缘膜的绝缘膜31置于栅极凹陷22的底部23和侧面以及覆盖层15上。栅极32置于设置有栅极凹陷22的区域上， 栅极32与栅极凹陷22之间具有绝缘膜31。而且，源极33和漏极34置于电子供应层14 上。就这点而言，源极33和漏极34也可以置于电子渡越层12上。接续，参照图9A至图9J将描述用于制造根据本实施例的半导体器件110的方法。
首先，如图9A所示，在由半绝缘SiC等形成的衬底11上通过MOVPE外延生长依次形成电子渡越层12、电子供应层14以及覆盖层15，以便形成半导体层。至于衬底11，除 SiC之外，还可以使用刚玉、GaN等。用作第一半导体层的电子渡越层12以厚度大约为3μπι 的方式由i-GaN形成。用作第二半导体层的电子供应层14以厚度大约为30nm的方式由 n-AKiaN形成，并且掺杂作为杂质元素的5X IO18CnT3的硅。用作第三半导体层的覆盖层15 以厚度大约为IOnm的方式由n-GaN形成，并且掺杂作为杂质元素的5X IO18CnT3的硅。从而，在电子渡越层12与电子供应层14之间的界面附近的电子渡越层12中形成2DEG 12a。 随后，进行通过使用包括氯成分的气体的干蚀刻，并且形成绝缘膜，或者在受到干蚀刻的区域进行预定离子的离子注入，从而形成元件隔离区。然后，如图9B所示，形成抗蚀剂图案41。具体而言，将光致抗蚀剂应用于覆盖层 15的表面，并且用曝光装置进行曝光以及进行显影，从而形成在将要设置源极33和漏极34 的区域中具有开口部分的抗蚀剂图案41。如图9C所示，通过干蚀刻(例如，RIE)去除位于未设置有抗蚀剂图案41的区域中的部分覆盖层15和电子供应层14，以便形成开口区域42和43。通过将包括氯成分的气体作为刻蚀气体导入腔室来进行这种干蚀刻(例如，RIE)。如图9D所示，通过真空蒸发依次形成具有大约20nm厚度的Ta膜和具有大约 200nm厚度的Al膜，从而形成金属膜44。如图9E所示，通过使用有机溶剂等进行剥离，从而将在抗蚀剂图案41上形成的金属膜44与抗蚀剂图案41 一起去除。从而，由在未设置有抗蚀剂图案41的区域中(即，开口区域42和43)形成的金属膜44来形成源极33和漏极34。之后，通过在400°C至1000°C (例如，550°C )的温度进行热处理而使源极33和漏极34达到欧姆接触的程度。如图9F所示，在源极33、漏极34以及覆盖层15的表面上形成抗蚀剂图案45。抗蚀剂图案45通过将光致抗蚀剂应用于覆盖层15等的表面并用曝光装置进行曝光以及进行显影而形成。以这种方式，形成在将要设置有(如稍后所述的)栅极凹陷22的区域中具有开口部分的抗蚀剂图案45。如图9G所示，进行干蚀刻(例如，RIE)，从而去除位于未设置有抗蚀剂图案45的区域中的部分或全部覆盖层15和电子供应层14，以便形成栅极凹陷22。至于用于这种干蚀刻(例如，RIE)的刻蚀气体，采用包括氯成分的气体。在本实施例中，将用作刻蚀气体的 30sccm的Cl2导入至蚀刻腔室，蚀刻腔室中的压强被指定为2Pa，施加20W的RF功率，从而， 进行RIE以便形成栅极凹陷22。因此，栅极凹陷22的底部23可以形成为凸状。S卩，可以以中心部分23a高于周边部分2 的方式形成底部23。为了将栅极凹陷22的底部23形成为如上所述的凸状，优选衬底温度相对较低的条件(具体而言，其为通过例如冷却衬底将衬底温度指定为环境温度或更低的条件)以及施加的偏压相对较高的条件。施加的偏压较高的条件指的是例如施加的RF功率较高的条件。这是因为，高的RF功率引起高的自偏压。如图9H所示，通过有机溶剂等去除抗蚀剂图案45。因此，去除抗蚀剂图案45，从而形成栅极凹陷22。如图91所示，在覆盖层15和栅极凹陷22的表面上形成绝缘膜31。在本实施例中，至于绝缘膜31，形成具有2nm至200nm厚度的氧化铝膜。具体而言，形成具有大约IOnm 厚度的氧化铝膜，从而形成绝缘膜31。用于形成绝缘膜31的方法的示例包括CVD、ALD以及溅射。如图9J所示，在设置有栅极凹陷22的区域上形成栅极32，其与栅极凹陷22之间具有绝缘膜31。具体而言，将光致抗蚀剂应用于绝缘膜31，并且用曝光装置进行曝光以及进行显影，从而形成在将要设置有栅极32的区域中具有开口部分的抗蚀剂图案(虽然图中未示出)。之后，通过真空蒸发依次形成具有大约30nm厚度的M膜和具有大约400nm厚度的Au膜，从而形成金属膜。随后，通过使用有机溶剂等进行剥离，从而将置于抗蚀剂图案上的金属膜与抗蚀剂图案一起去除。因此，通过在未设置有抗蚀剂图案的区域中形成的金属膜来形成栅极32。以这种方式，可基于用于制造根据本实施例的半导体器件的方法来制造半导体器件。除了上文描述的那些细节之外的其它细节与第一实施例基本上相同。接续，将描述第三实施例。将参照图10来描述根据本实施例的半导体器件。根据本实施例的半导体器件210 包括一半导体层，该半导体层由在由半绝缘膜SiC等形成的衬底11上通过外延生长形成的电子渡越层12和电子供应层14组成。就这点而言，用作第一半导体层的电子渡越层12由 i-GaN形成，用作第二半导体层的电子供应层14由n-AKiaN形成。因此，在电子渡越层12与电子供应层14之间的界面附近的电子渡越层12中形成 2DEG 12a。通过蚀刻部分电子供应层14形成栅极凹陷22，并且栅极凹陷22的底部23形成为凸状。即，中心部分23a形成为高于周边部分23b。稍后将描述用于将栅极凹陷22的底部23形成为如上所述的凸状的方法。而且，用作栅绝缘膜的绝缘膜31置于栅极凹陷22的底部23和侧面以及电子供应层14上。栅极32置于设置有栅极凹陷22的区域上，栅极32 与栅极凹陷22之间具有绝缘膜31。此外，源极33和漏极34置于电子供应层14上。就这点而言，源极33和漏极34也可以置于电子渡越层12上。接续，参照图IlA至图IlI将描述用于制造根据本实施例的半导体器件210的方法。首先，如图IlA所示，在由半绝缘SiC等形成的衬底11上通过MOVPE外延生长依次形成电子渡越层12和电子供应层14。至于衬底11，除SiC之外，还可以使用刚玉、GaN等。 用作第一半导体层的电子渡越层12以厚度大约为3mm的方式由i_GaN形成。用作第二半导体层的电子供应层14以厚度大约为30nm的方式由n-AKiaN形成，并且掺杂作为杂质元素的5X IO18CnT3的硅。因此，在电子渡越层12与电子供应层14之间的界面附近的电子渡越层12中形成2DEG 12a。随后，进行通过使用包括氯成分的气体的干蚀刻，并且形成绝缘膜，或者在受到干蚀刻的区域中进行预定离子的离子注入，从而形成元件隔离区。然后，如图IlB所示，形成抗蚀剂图案41。具体而言，将光致抗蚀剂应用于电子供应层14的表面，并且用曝光装置进行曝光以及进行显影，从而形成在将要设置源极33和漏极34的区域中具有开口部分的抗蚀剂图案41。如图IlC所示，按照要求或视需要，通过干蚀刻(例如，RIE)去除部分电子供应层 14。随后，通过真空蒸发依次形成具有大约20nm厚度的Ta膜和具有大约200nm厚度的Al 膜，从而形成金属膜44。如图IlD所示，通过使用有机溶剂等进行剥离，从而将抗蚀剂图案41上形成的金属膜44与抗蚀剂图案41 一起去除。因此，通过在未设置有抗蚀剂图案41的区域中形成的金属膜44来形成源极33和漏极34。之后，通过在400°C至1000°C (例如，550°C )的温度进行热处理而使源极33和漏极34达到欧姆接触的程度。如图IlE所示，在源极33、漏极34以及电子供应层14的表面上形成抗蚀剂图案 45。抗蚀剂图案45通过将光致抗蚀剂应用于电子供应层14等的表面并用曝光装置进行曝光以及进行显影而形成。以这种方式，形成在将要设置有(如稍后所述的)栅极凹陷22的区域中具有开口部分的抗蚀剂图案45。如图IlF所示，进行干蚀刻(例如，RIE)，从而去除位于未设置有抗蚀剂图案45的区域中的部分或全部电子供应层14，以便形成栅极凹陷22。至于用于这种干蚀刻(例如， RIE)的刻蚀气体，采用包括氯成分的气体。在本实施例中，将用作刻蚀气体的30sCCm的Cl2 导入至蚀刻腔室，蚀刻腔室中的压强被指定为2Pa，以及施加20W的RF功率，从而，进行RIE 以便形成栅极凹陷22。因此，栅极凹陷22的底部23可以形成为凸状。S卩，可以中心部分 23a高于周边部分23b的方式形成底部23。为了将栅极凹陷22的底部23形成为如上所述的凸状，优选衬底温度相对较低的条件(具体而言，其为通过例如冷却衬底将衬底温度指定为环境温度或更低的条件)以及施加的偏压相对较高的条件。施加的偏压较高的条件指的是，例如，施加的RF功率较高的条件。这是因为，高的RF功率引起高的自偏压。如图IlG所示，通过有机溶剂等去除抗蚀剂图案45。因此，去除抗蚀剂图案45，从而形成栅极凹陷22。如图IlH所示，在电子供应层14和栅极凹陷22的表面上形成绝缘膜31。在本实施例中，至于绝缘膜31，形成具有2nm至200nm厚度的氧化铝膜。具体而言，形成具有大约 IOnm厚度的氧化铝膜，从而形成绝缘膜31。用于形成绝缘膜31的方法的示例包括CVD、ALD 以及溅射。如图IlI所示，在设置有栅极凹陷22的区域上形成栅极32，其与栅极凹陷22之间具有绝缘膜31。具体而言，将光致抗蚀剂应用于绝缘膜31，并且用曝光装置进行曝光以及进行显影，从而形成在将要设置有栅极32的区域中具有开口部分的抗蚀剂图案(虽然图中未示出)。之后，通过真空蒸发依次形成具有大约30nm厚度的M膜和具有大约400nm厚度的Au膜，从而形成金属膜。随后，通过使用有机溶剂等进行剥离，从而将置于抗蚀剂图案上的金属膜与抗蚀剂图案一起去除。因此，通过在未设置有抗蚀剂图案的区域中形成的金属膜来形成栅极32。以这种方式，可基于用于制造根据本实施例的半导体器件的方法来制造半导体器件。除了上文描述的那些细节之外的其它细节与第一实施例基本上相同。接续，将描述第四实施例。在本实施例中，根据任一第一实施例至第三实施例的半导体器件是离散封装的。将参照图12来描述这种离散封装的半导体器件。就这点而言，图 12示意性地示出了离散封装的半导体器件的内部，并且电极等的设置方式与第一实施例至第三实施例所示的那些不同。首先，通过切片等将在任一第一实施例至第三实施例中制造的半导体器件切割以形成GaN基半导体材料的HEMT的半导体芯片310。用裸片附接剂(die-attach agent) 321(例如，焊料)将这种半导体芯片310固定于引线框320。之后，栅极32用接合线332连接至栅极引线322，源极33用接合线333连接至源极引线323，以及漏极34用接合线334连接至漏极引线324。就这点而言，接合线332、333以及334由金属材料(例如，Al)形成。随后，利用模制树脂(mold resin) 340通过传递模塑(transfer mold)法进行树脂密封。以这种方式，可通过使用GaN基材料来制造HEMT的离散封装的半导体器件。然后，将参照图13来描述使用GaN基半导体材料HEMT 350的功率因数校正(PFC) 电路，其中所述HEMT 350为在任一第一实施例至第三实施例中制造的半导体器件。这种 PFC电路形成在电路板(虽然在图中未示出)上，并且除HEMT 350之外该PFC电路还包括二极管桥361、第一电容器362、扼流线圈363、二极管364以及第二电容器365。二极管桥 361的输入侧通过输入端371和372连接至交流(AC)电源。二极管桥361的输出侧的一端连接至第一电容器362的一端、HEMT 350的源极33 (S)、第二电容器365的一端以及输出端373。此外，二极管桥361的输出侧的另一端连接至第一电容器362的另一端和扼流线圈 363的一端。扼流线圈363的另一端连接至HEMT 350的漏极34(D)和二极管364的阳极端。二极管364的阴极端连接至第二电容器365的另一端和输出端374。HEMT 350的栅极 32(G)连接至栅极驱动器(虽然图中未示出)。从而，这种PFC电路可以通过输出端373和 374获得直流(DC)电力。当集于服务器电源等时使用这种PFC电路，可以去除谐波分量，并且可以提高功率因数。在本实施例中，使用根据第一实施例至第三实施例的具有一致特性且展现出高产率(high yield)的半导体器件，因此，可以低成本且高可靠性而稳定地供应电力。本文列举的全部示例和条件性语言是为了教示性的目的，以帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体列举的示例和条件，说明书中这些示例的组织也不是为了显示本发明的优劣。尽管已详细描述了本发明的实施例，然而应当理解，在不脱离本发明的精神和范围的前提下可以进行各种变化、替换以及更动。
权利要求
1.一种半导体器件，包括 第一半导体层，置于衬底的上方；第二半导体层，置于所述第一半导体层的上方；栅极凹陷，通过去除部分或全部的所述第二半导体层而被置于所述第一半导体层上方的预定区域中；绝缘膜，置于所述栅极凹陷和所述第二半导体层的上方；栅极，置于所述栅极凹陷的上方，在所述栅极与所述栅极凹陷之间具有所述绝缘膜；以及源极和漏极，置于所述第一半导体层或所述第二半导体层的上方， 其中，所述栅极凹陷的中心部分高于所述栅极凹陷的周边部分。
2.一种半导体器件，包括 第一半导体层，置于衬底的上方；第二半导体层，置于所述第一半导体层的上方； 第三半导体层，置于所述第二半导体层的上方；栅极凹陷，通过去除全部的所述第三半导体层以及部分或全部的所述第二半导体层而被置于所述第一半导体层上方的预定区域中；绝缘膜，置于所述栅极凹陷和所述第三半导体层的上方；栅极，置于所述栅极凹陷的上方，在所述栅极与所述栅极凹陷之间具有所述绝缘膜；以及源极和漏极，置于所述第一半导体层或所述第二半导体层的上方， 其中，所述栅极凹陷的中心部分高于所述栅极凹陷的周边部分。
3.根据权利要求2所述的半导体器件， 其中，所述第三半导体层包括n-GaN。
4.根据权利要求1所述的半导体器件，其中，在所述栅极凹陷的底部，所述第一半导体层在所述周边部分处被暴露出。
5.根据权利要求1所述的半导体器件，其中，所述第一半导体层和所述第二半导体层由氮化物半导体形成。
6.根据权利要求1所述的半导体器件， 其中，所述第一半导体层包括i-GaN。
7.根据权利要求1所述的半导体器件，其中，所述第二半导体层包括AlGaN或InAlN中的任何一个。
8.根据权利要求1所述的半导体器件，其中，第四半导体层置于所述第一半导体层和所述第二半导体层之间。
9.根据权利要求8所述的半导体器件，其中，在所述栅极凹陷的底部，所述第四半导体层在所述中心部分、所述周边部分中的任何一个处、或在所述中心部分和所述周边部分两者处被暴露出。
10.根据权利要求8所述的半导体器件，其中，所述第二半导体层和所述第四半导体层都包括AKiaN，以及所述第四半导体层中Al的构成比低于所述第二半导体层中Al的构成比。
11.根据权利要求1所述的半导体器件，其中，所述绝缘膜由选自一群组中的至少一个材料形成，所述群组包括Si、Al、Hf、Zr、 Ti、Ta以及W的氧化物、氮化物以及氮氧化物。
12.根据权利要求1所述的半导体器件， 其中，所述半导体器件是HEMT。
13.一种用于制造半导体器件的方法，包括在衬底上方的第一半导体层和第二半导体层的上方形成抗蚀剂图案； 去除在所述抗蚀剂图案的开口区域中的部分或全部的所述第二半导体层，以便形成中心部分高于周边部分的栅极凹陷；去除所述抗蚀剂图案，在所述栅极凹陷和所述第一半导体层的上方形成绝缘膜； 在所述绝缘膜上方，在所述栅极凹陷的区域中形成栅极；以及在所述半导体层上方形成源极和漏极。
14.一种用于制造半导体器件的方法，包括在衬底上方的第一半导体层、第二半导体层以及第三半导体层的上方形成抗蚀剂图案；去除在所述抗蚀剂图案的开口区域中的全部的所述第三半导体层以及部分或全部的所述第二半导体层，以便形成中心部分高于周边部分的栅极凹陷；去除所述抗蚀剂图案，在所述栅极凹陷和所述第一半导体层的上方形成绝缘膜； 在所述绝缘膜上方，在所述栅极凹陷的区域中形成栅极；以及在所述半导体层的上方形成源极和漏极。
15.根据权利要求13所述的用于制造半导体器件的方法，还包括在所述第一半导体层和所述第二半导体层之间形成第四半导体层，以及以部分或全部的所述栅极凹陷的底部由所述第四半导体层形成的方式形成所述栅极凹陷。
16.根据权利要求13所述的用于制造半导体器件的方法， 其中，通过干蚀刻进行所述栅极凹陷的形成。
17.根据权利要求16所述的用于制造半导体器件的方法，其中，在所述衬底处于被冷却的状态下，通过使用包括氯成分的气体的干蚀刻进行所述栅极凹陷的形成。
18.根据权利要求17所述的用于制造半导体器件的方法， 其中，所述衬底被冷却到低于或基本上等于室温的温度。
19.根据权利要求17所述的用于制造半导体器件的方法，其中，所述包括氯成分的气体是选自一群组的至少一种气体，所述群组包括Cl2、BCl3 以及SiCl4。
20.根据权利要求13所述的用于制造半导体器件的方法， 其中，通过外延生长形成所述半导体层。
全文摘要
本发明公开了一种半导体器件以及用于制造半导体器件的方法，该半导体器件包括第一半导体层，置于衬底的上方；第二半导体层，置于第一半导体层的上方；栅极凹陷，通过去除部分或全部的第二半导体层而置于第一半导体层上方的预定区域中；绝缘膜，置于栅极凹陷和第二半导体层的上方；栅极，置于栅极凹陷的上方，在栅极与栅极凹陷之间具有绝缘膜；源极和漏极，置于第一半导体层或第二半导体层的上方，其中，栅极凹陷的中心部分高于栅极凹陷的周边部分。
文档编号H01L29/778GK102569379SQ201110408970
公开日2012年7月11日 申请日期2011年12月6日 优先权日2010年12月10日
发明者吉川俊英, 多木俊裕, 远藤浩 申请人:富士通株式会社