专利名称：新型碳化硅mosfet的制作方法
技术领域：
本实用新型涉及一种半导体器件，尤其涉及一种应用于高压条件下的电气设备如交流电机、变频器、开关电源、牵引传动等场合的新型碳化硅MOSFET器件。
背景技术：
金属氧化物型场效应管(MOSFET)主要结构包括发射区、沟道区以及漂移区等组成，通过施加与材料表面垂直的电场，在靠近栅极的表面形成反型层，构成导电沟道，由于单极性的导电原理，MOSFET器件具有高开关速度的优点。但是目前更高耐压的碳化硅MOSFET器件在设计、应用过程中，由于栅极绝缘材料的击穿导致器件提前穿通的情况，限制了 MOSFET更高耐压的设计与应用。鉴于此，迫切需要发明一种新型碳化硅MOSFET器件，可以在保证原有导通特性的前提下，有效解决由于绝缘材料弓I起的器件耐压低于理想设计的问题。
发明内容本实用新型针对目前高压碳化硅MOSFET设计中出现的栅极绝缘层击穿问题，提出了一种新型碳化硅M0SFET。它在采用较大P阱区间隔、并且最小程度影响通态特性的前提下，能够防止栅极绝缘层击穿，提高碳化硅MOSFET的整体耐压。为了解决上述技术问题，本实用新型通过下述技术方案得以解决新型碳化硅M0SFET，包括相互电连接的漏极、源极和栅极，所述漏极和源极之间设有缓冲区、漂移区、P阱区和源区；所述漂移区与栅极之间设有P掺杂区和栅极绝缘层。作为优选，所述源区的左端与源极相连，右端与栅极绝缘层相连。作为优选，所述P阱区设于漂移区的左上部，P掺杂区设于漂移区的右上部。本实用新型由于采用了以上技术方案，具有显著的技术效果它在普通MOSFET结构基础上，在栅极下的衬底表面增加浓度不高的掺杂区，使得在器件承受高压时，栅极绝缘层中的电场减弱，从而降低绝缘层击穿的几率，提高碳化硅MOSFET的整体耐压值。本实用新型新增的掺杂区厚度较薄，极好的针对了现有的耐压限制问题，以较小的代价有效提高了器件总体耐压等级。
图1为本实用新型的结构示意图。
具体实施方式
以下结合附图与实施例对本实用新型作进一步详细描述实施例，新型碳化硅M0SFET，如图1所示，包括相互电连接的漏极1、源极8和栅极 9，所述漏极1和源极8之间设有缓冲区2、漂移区3、P阱区6和源区7 ；所述漂移区3与栅极9之间设有P掺杂区4和栅极绝缘层5。
3[0013]所述源区7的左端与源极8相连，右端与栅极绝缘层5相连。所述P阱区6设于漂移区3的左上部，P掺杂区4设于漂移区3的右上部。本实用新型在正向导通的状态下，栅极9与漏极1之间此时为正向压降，P掺杂区 4可以工作在反型状态，从而不会影响正向导通时的电流流向，最终实现在不影响或者尽量小的影响通态特性的前提下，提高器件整体耐压的目的。当本实用新型反向承受耐压时，由于P阱区6的存在，在漏极1与栅极9之间相对于普通MOSFET结构增加了新的PN结，帮助承受反向耐压，从而相应的大大减弱绝缘层中的场强，降低击穿几率，同时可以扩展P阱区6的间隔，有利于器件的工作。总之，以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所作的均等变化与修饰，皆应属本实用新型专利的涵盖范围。
权利要求1.新型碳化硅M0SFET，包括相互电连接的漏极(1)、源极(8)和栅极(9)，其特征在于 所述漏极(1)和源极(8)之间设有缓冲区(2)、漂移区(3)、P阱区(6)和源区(7);所述漂移区(3 )与栅极(9 )之间设有P掺杂区(4)和栅极绝缘层(5 )。
2.根据权利要求1所述的新型碳化硅M0SFET，其特征在于所述源区(7)的左端与源极(8)相连，右端与栅极绝缘层(5)相连。
3.根据权利要求2所述的新型碳化硅M0SFET，其特征在于所述P阱区(6)设于漂移区(3 )的左上部，P掺杂区(4)设于漂移区(3 )的右上部。
专利摘要本实用新型涉及一种半导体器件，公开了一种应用于高压条件下的电气设备如交流电机、变频器、开关电源、牵引传动等场合的新型碳化硅MOSFET。它包括相互电连接的漏极、源极和栅极，所述漏极和源极之间设有缓冲区、漂移区、P阱区和源区；所述漂移区与栅极之间设有P掺杂区和栅极绝缘层。本实用新型在普通MOSFET结构基础上，在栅极下的衬底表面增加浓度不高的掺杂区，使得在器件承受高压时，栅极绝缘层中的电场减弱，从而降低绝缘层击穿的几率，提高碳化硅MOSFET的整体耐压值。
文档编号H01L29/78GK202004000SQ201120104328
公开日2011年10月5日 申请日期2011年4月12日 优先权日2011年4月12日
发明者周伟成, 崔京京, 盛况, 蔡超峰, 郭清 申请人:盛况