专利名称：用于制造半导体器件的多层结构和工艺的制作方法
技术领域：
本发明涉及制造包括不同厚度的多个半导体和氧化物层的中间半导体器件。
背景技术：
在现在以及未来的半导体制造中，例如，在互补金属氧化物半导体(CMOS)技术中，绝缘体上硅(SOI)半导体器件 受到了越来越多的关注。SOI结构的掩埋Si02(B0X)层传统上通过在硅晶圆的表面下进行氧离子注入然后在大约1300°C至1400°C的典型的退火温度执行退火处理来形成。在一些应用中，需要提供图案化的BOX结构。通常，通过相应地图案化的注入掩模来进行离子注入以获得图案化的BOX结构。然而，不仅在掩模边缘区域形成了相对较高密度的缺陷，而且为了获得具有两个或更多BOX厚度的BOX结构，需要使用第二互补注入掩模的第二注入或者通过多个互补注入掩模实施的更多额外注入处理，从而极大地増加了整个制造的处理步骤的数目。通过离子注入形成的不同厚度的不同BOX层的错位被证实是影响最终完成的基于SOI结构的半导体器件的性能的又一问题。因此，尽管近来工程技术已经得到发展，但是仍然需要提供用于形成包括不同厚度的多个Si和/或BOX层的SOI结构的方法，其可靠地允许在有问题的情况下调节层的厚度。
发明内容
本发明解决了上述需要，并且因此，提供了根据权利要求I所述的方法，该方法包括以下步骤提供绝缘体上硅SOI堆叠，该SOI堆叠包括衬底层、在衬底层上的第一氧化物层以及在第一氧化物层(BOX层)上的硅层；通过热氧化硅层的一部分来给SOI堆叠的至少ー个第一区域提供薄化的硅层(通过氧化来薄化硅层的至少一部分)；以及通过退火使SOI堆叠的至少ー个第二区域形成有薄化的第一氧化物层(BOX层)，即对SOI堆叠进行退火处理从而部分地消融第一氧化物层(氧化硅层)的至少一部分。因此，根据本发明，能够提供包括不同厚度的硅层以及氧化物层(BOX层)的SOI堆叠。能够通过适当地控制热氧化以及退火来容易地对厚度进行精细调节。特别地，SOI堆叠能够被提供为包括具有不同厚度的三个或更多区域的硅层和/或包括具有不同厚度的三个或更多区域的第一氧化物层。第一和第二区域可以至少部分地彼此重叠。因此，SOI堆叠的特定部分可以包括薄化的硅层和薄化的BOX层。相对较薄或较厚的BOX层和硅层的不同组合适合于不同的电子器件。因此，通过上述方法的示例获得的SOI堆叠可以包括薄化的BOX层和薄化的硅层，因为这对于(短沟道)全耗尽SOI (FDSOI)器件来说是有利的。这样的FDSOI器件可以包括(例如)在BOX层下面的掺杂背板，其可以实现为静态背栅或者动态背栅的形式。这样的FDSOI器件可以(特别地)提供用于核心器件(例如，感测放大器、WL驱动器以及解码器)，该核心器件用于DRAM，用于嵌入式DRAM、闪式器件、SRAM、嵌入式SRAM、MRAM、FeRAM、ReRAM、浮体单元(FBC)、现场可编程门阵列(FPGA)、芯片上系统(SoC)以及其中阈值电压的稳定性很关键的并且需要背栅调节的所有逻辑应用，上述核心器件特别地用于低功率移动应用。另一方面，浮体存储器或者非易失性存储器件可以有利地形成在包括薄化的BOX层和非薄化的较厚的硅层的SOI堆叠的一部分上以便于包括低电压的相对较薄的隧穿电介质和用于浮栅的相对较厚的硅层。
具有相对较厚的BOX和硅层的SOI堆叠优选地用于具有高电压和/或高功率性能的长沟道SOI器件，该长沟道SOI器件例如为线驱动器、具有大于I. 5V的高提供电压的I/O器件等等。在高(功率)性能逻辑器件中，当被提供时，相对较厚的BOX层有助于减少与背栅的耦合电容。在所有这些应用中，本发明的制造工艺相对于现有技术具有下述优点能够为同一芯片上的提供的SOI堆叠上的器件的形成提供更多的余量。例如，闪存器件能够形成在SOI堆叠的包括薄化的BOX层的部分上，而FBC能够形成在同一 SOI堆叠上其中BOX层没有薄化的区域中。根据另一示例，FBC能够形成在SOI堆叠的薄化的BOX层上并且设置有位于BOX层下面的背栅。特别地，能够在可以被薄化到几纳米的厚度的BOX层下面植入背电极。能够在800°C至1050°C的温度下在用N2或者Ar或者He稀释或者不进行稀释的氧气气氛中执行热氧化处理，特别地，该氧气气氛包括02/h2或者o2/h2/hci或者o2/hcl。能够通过进行高温退火处理来实现退火，从而部分地消融第一氧化物层的位于第一薄化的硅层下面的部分以便于获得第一薄化的氧化硅层，特别地，该高温退火处理在900°C至1250°C的温度下在包括Ar和/或N2的退火环境下进行。能够在同一处理腔室内执行退火的步骤和热氧化的步骤，从而避免了晶片运送和提供不同处理工具。在该情况下，在单个连续的处理步骤中执行退火的步骤和热氧化的步骤，在该单个连续处理步骤中，根据退火和氧化条件来修改温度以及处理腔室内的气氛的组成。因此，能够容易地获得SOI结构上的中间半导体，该SOI结构包括想要的组合的不同厚度的BOX层以及不同厚度的活性硅层以满足芯片上系统要求。根据实际使用的反应气体，可以优选的是，在同一处理腔室中在热氧化之前执行退火，特别是在惰性气体用于退火处理的情况下。从而，没有显著地增加由于不同处理腔室中的处理导致的被处理的SOI堆叠的污染。本发明的方法可以进一步包括在执行退火和/或氧化之后在SOI堆叠中形成至少一个浅沟槽隔离以限定第一和第二器件区域。由于在热处理之后执行浅沟槽隔离，从而填充沟槽以形成浅沟槽隔离的氧化物没有受到氧化/退火的影响。根据示例的本发明的方法可以包括以下步骤在硅层上形成第二氧化物层并且在第二氧化物层上形成第一掩模层；图案化第二氧化物层和第一掩模层以暴露硅层的第一部分；以及热氧化暴露的硅层以在之前暴露的硅层上形成(二)氧化硅层和第一薄化的硅层。
注意的是，在这里，为了清楚起见，初始层的特定部分以及初始层的从对于该特定部分进行薄化获得的部分被称为不同的层。能够重复上述方法的步骤。因此，该方法还可以包括下述步骤在通过热氧化形成的氧化硅层的一部分上形成第二掩模层(沉积掩模层并且相应地对其进行图案化)以及热氧化第一薄化的硅层的位于氧化硅层的没有被第二掩模层覆盖的部分下面的部分，从而形成另ー氧化硅层和第二薄化的硅层。或者，通过(第一)热氧化形成的氧化硅层可以被移除并且第二掩模层可以形成在因此暴露的第一薄化的硅层的一部分 上并且第一薄化的硅层的没有被第二掩模层覆盖的部分能够被热氧化以便于形成第二薄化的硅层。通过本发明的上述实施方式，能够容易地获得具有用作活性层的位于BOX层上方的硅层的结构并且能够通过适当地控制热氧化来精细地调节硅层的厚度。能够有利于根据不同技术的处理模块的协整。在单个芯片上，能够限定用于形成各个半导体器件(例如FTE)的多个器件区域，其中不同器件区域包括不同厚度的活性硅层。不同器件区域能够然后通过为了避免导致高泄漏或者产量损失的STI区域(所谓的凹陷区)中的氧化物移除而在热氧化以及氧化物移除处理之后形成的浅沟槽隔离(STI)彼此分离。因此，上述方法可以进一歩包括接着在第一器件区域和第二器件区域之间形成浅沟槽隔离，其中第一器件区域包括硅层的之前没有被图案化的第二氧化物层和第一掩模层暴露的部分并且第二器件区域包括第一薄化的硅层。在形成两个薄化的硅层的情况下，在通过热氧化形成的氧化硅层的一部分上形成第二掩模层的步骤以及热氧化第一薄化的硅层的位于氧化硅的没有被第二掩模层覆盖的部分下面的部分从而形成另ー氧化硅层和第二薄化的硅层的步骤之后能够包括下述步骤在第一器件区域和第二器件区域之间形成第一浅沟槽隔离(作为选项)，其中第一器件区域包括硅层的之前没有被图案化的第二氧化物层和第一掩模层暴露的部分并且第二器件区域包括第一薄化的硅层；以及在第二器件区域和第三区域之间形成第二浅沟槽隔离，其中第三器件区域包括第二薄化的硅层。能够在调节硅和BOX厚度以满足电路要求之后形成仅ー个STI来分离所有的器件。ー个或多个STI是能够为了简化集成或者最小化拓扑而选择的选项。通过形成STI，能够避免由于在不同器件区域的过渡区域中产生的应カ引起的损坏导致的劣化。根据本发明，不仅能够调节BOX层上方的硅层的厚度，而且还能够改变BOX层厚度。上述方法可以进一歩包括下述步骤从第一薄化的硅层移除氧化硅层并且对获得的结构进行高温退火处理，从而部分地消融第一氧化物层的位于第一薄化的硅层下面的部分以便于获得第一薄化的氧化硅层，特别地，所述高温退火处理是在900°C至1250°C的温度下在包括Ar和/或N2和/或He的退火环境中进行的。因此，当根据上述实施方式形成两个薄化的硅层时，在通过热氧化形成的氧化硅层的一部分上形成第二掩模层的步骤以及热氧化第一薄化的硅层的位于氧化硅层的没有被第二掩模层覆盖的部分下面的部分从而形成另ー氧化硅层和第二薄化的硅层的步骤之后能够包括下述步骤从第二薄化的氧化硅层移除另ー氧化硅层以及对获得的结构进行高温退火处理，从而部分地消融第一氧化物层的位于第二薄化的硅层下面的部分以便于获得第二薄化的氧化硅层，特别地，所述高温退火处理是在900°C至1250°C的温度下在包括Ar和/或N2的退火环境中进行的。薄化BOX的高温退火步骤以及之后的薄化硅层的氧化步骤能够在同一处理循环和工具中执行。因此，能够容易地获得SOI结构上的中间半导体，该SOI结构包括不同厚度的BOX层和不同厚度的活性硅层的想要的组合以满足芯片上系统要求。
根据示例的本发明的方法可以包括以下步骤提供SOI堆叠,该SOI堆叠包括衬底层、在衬底层上的第一氧化娃层(BOX层)以及在第一氧化物层上的硅层；在硅层上形成第二氧化物层或者氧化物和氮化硅膜的组合并且在第二氧化物层上形成掩模层；图案化第二氧化物层和掩模层以暴露硅层的第一部分；以及对获得的结构进行退火处理，从而部分地消融第一氧化硅层的位于硅层的暴露的第一部分下面的部分，以便于获得第一薄化的氧化硅层(薄化的BOX层)，特别地，所述退火处理是在900°C至1250°C的温度下在包括Ar和/或N2和/或He的退火环境中进行的。可以通过研磨或者其它处理从氧化物完全地清洁硅层的暴露的第一部分。通过没有被图案化的第二氧化物层和掩模层覆盖的部分的退火处理，第一氧化物层部分和局部地消融并且氧气能够扩散到结构之外，从而使氧化硅层部分地变为硅。能够通过适当地控制高温退火处理来容易地执行薄化的氧化硅层的厚度的精细调节。特别地，该方法可以进一步包括以下步骤在硅层的暴露的第一部分上形成第三氧化物层或者氧化物和氮化硅层的组合以及另一掩模层；图案化第三氧化物或者氧化物/氮化硅层的组合以及另一掩模层以暴露硅层的第二部分；以及对获得的结构进行另一退火处理，从而部分地消融第一薄化的氧化硅层的位于硅层的暴露的第二部分下面的部分以便于获得第二薄化的氧化硅层。根据实施方式，本方法还包括接下来移除图案化的第二氧化物层和掩模层并且接下来在硅层上形成另一氧化物层和氮化物层和在第一器件区域和第二器件区域之间形成浅沟槽隔离，其中第一器件区域包括硅层的之前被图案化的第二氧化物层和掩模层覆盖的部分，并且第二器件区域包括硅层的之前暴露的第一部分并且包括第一薄化的氧化硅层。如前所述，能够通过提供STI来避免由产生的应力引起的器件区域之间的损坏。形成具有不同厚度的不同BOX层的SOI结构的方法的示例可以进一步包括热氧化硅层的暴露的第一部分从而获得薄化的硅层，特别地，所述热氧化是在800°C至1100°C的温度在用N2或者Ar或者He稀释或者没有进行稀释的氧气气氛中进行的，特别地，所述氧气气氛包括02/H2或者02/H2/HCI或者02/HCI。能够在同一处理腔室中执行高温退火的步骤和热氧化的步骤以便于简化和加速整个处理。可以重复掩模和热氧化以及掩模和退火的过程，从而提供包括不同厚度的多个硅层和不同厚度的多个BOX层的SOI结构。
在上述所有示例中，掩模层能够是氮化物层，特别地，掩模层能够是氮化硅层。
将參考附图描述本发明的额外的特征和优点。在说明书中，參考意在示出本发明的优选实施方式的附图。理解的是，这样的实施方式不表示本发明的全部范围。图Ia-If示出用于制造包括不同厚度的活性Si层的SOI结构上的半导体器件的本发明的方法的示例。
图2a_2e示出了本发明的另ー示例，其中示出了包括不同厚度的BOX层的SOI结构上的中间半导体器件。图3示出了本发明的另ー示例，其中在高温退火之后接下来执行热氧化以获得包括不同厚度的BOX层和活性层的器件区域。
具体实施例方式在下面，參考图Ia至图If以及图2a至2e描述根据本发明的SOI结构上的半导体器件的制造方法的示例。对于图Ia至图If，描述SOI堆叠的硅层的薄化，而图2a至2e示出BOX层的薄化。然而，需要理解的是，根据本发明，能够在同一 SOI堆叠的不同区域中对同一 SOI执行薄化硅层的处理和薄化BOX层的处理。特别地，包括薄化的硅层的区域和包括薄化的BOX层的区域可以彼此重叠或可以彼此不重叠。如图Ia中所示，提供了ー种SOI结构，该SOI结构包括基础硅衬底层I、氧化物层(BOX层)2以及用于形成完成的半导体器件的活性层的硅层3。作为硅衬底I的替代，可以提供硅锗或者硅碳衬底。氧化物层2可以通过现有技术中已知的氧离子注入来形成。此外，BOX层2下面的基础硅衬底层I可以根据最終的应用而进行P+或者η+掺杂。在所示示例中，将形成三个不同的器件区域器件区域Α、器件区域B和器件区域C。根据器件区域之一(例如，器件区域Α)所需要的活性层的厚度来选择硅层3的厚度。在提供的SOI结构上，即在硅层3上，沉积或者生长薄氧化物层4和氮化硅掩模层5。接下来，在氮化硅掩模层5上形成光刻抗蚀剂掩模(未示出)并且对其进行图案化。对薄氧化物层4和氮化硅掩模层5的没有被图案化的抗蚀剂掩模覆盖的部分进行蚀刻以实现图Ib中所示的结构。然后，图Ib中所示的结构在包括O2的环境中进行热氧化。例如，热氧化可以在用N2、Ar或者He稀释或者没有进行稀释的包括02/Η2或者02/H2/HCI或者02/HCI的气氛中在大约800°C至1100°C的范围内的温度执行。在氧化处理期间对硅层3的暴露部分的上部进行氧化。因此，硅层3被部分地薄化，从而获得第一薄化的硅层6并且硅层3部分地变为第一氧化硅层7。与包括具有初始厚度的硅层3的第一器件区域(器件区域A)相邻的第二器件区域(器件区域B)因此包括第一薄化的硅层6和第一氧化硅层7。注意的是，为了清楚起见，初始层3的薄化的部分6和非薄化的部分被称为两个不同的层。能够重复通过氧化来薄化初始硅层3的处理。如图Id中所示，根据所示的特定示例，在第一氧化硅层7上方并且与氮化硅掩模层5相邻地形成氮化硅层，从而获得组合的氮化硅掩模层8。组合的氮化硅掩模层8在进ー步的热氧化处理期间针对氧化保护器件区域A和B。通过未掩模的器件区域C中的进ー步的热氧化处理，第一薄化的硅层6的暴露部分被薄化从而获得形成在于该进一歩的热氧化期间形成的第二氧化硅层10下面形成的第二薄化的硅层9。因此，通过适当地掩模和氧化，能够在同一芯片上容易地形成包括不同厚度的硅层的不同的器件区域以满足特定应用规格。然而，在器件区域A、B和C之间的过渡区域(在图Ic和Id中由半椭圆形轮廓示出)处会产生一些应力/应变。这些应变的材料区域会引起损坏并且会导致完成的半导体器件的劣化。为此，如图Ie中所示，在过渡区域(例如，其宽度为大约20至大约IOOnm)中形成浅沟槽隔离(STI)。在蚀刻各沟槽之后，例如通过化学气相沉积(CVD)将氧化物沉积在 沟槽中。分别相对于通过STI分隔的硅层3、6、9中的各自的较厚的硅层的厚度对STI进行平坦化。考虑不同器件区域A、B和C中的掺杂物深度来调整STI的深度和宽度，以便于避免不同掺杂硅区域之间的泄漏。这对于BOX层2下面的基础衬底层I以及硅层3、6和9来说也是如此。注意的是，对于不同的器件区域，掺杂可以是不同的。例如，可以在大约200nm至大约500nm的范围内选择STI的深度。优选地在上述热氧化处理之后形成STI，以便于避免可能由热氧化导致的SOI氧化物11的损坏。之后，在器件区域A、B和C中形成SOI晶体管，如图If中所示。在所示示例中，晶体管分别包括栅电极12、栅极氧化物13以及可以有利于形成源/漏延伸区域的侧壁间隔物14。晶体管可以是不同导电类型，并且因此，包括晶体管的沟道区域的硅层3、6和9可以是未掺杂的或者可以掺杂有不同导电类型的掺杂物。此外，邻近于侧壁间隔物14(例如，在相应地形成的源/漏区域中)，金属合金可以形成在硅层3、6和/或9中，以便于增强晶体管的性能。通过不同厚度的(活性)硅层3、6和9来实施由这样的金属合金在沟道区域中引起的压应力或者拉应力的精细调节。参考图2a至图2e描述本发明的另一示例。如参考图Ib所描述的，在开始时获得SOI结构以用于进一步的处理，其中SOI结构包括基础衬底层10、由二氧化硅构成的BOX层20以及硅层30，并且图案化的薄氧化物层40和氮化硅掩模层50形成在硅层30上。可以例如通过研磨来处理硅层30的暴露表面以移除任何氧化物成分。接下来，图2a中所示的结构在包括Ar或者N2或者He的环境中在900°C至1250°C的范围内的温度进行高温退火，以引起二氧化硅BOX层20的部分消融。来自BOX层20的氧气被溶解并且溶解的氧气的外扩散导致由硅层70覆盖的薄化的BOX层60，如图2b中所示(注意，在硅层20和硅层70之间引起了台阶)。根据本示例并且如图2c和图2d中所示，移除掩模氧化物和氮化物层40和50并且在硅层30和70上形成另一氧化物层80和另一氮化物层90以便于SOI的形成，从而分别限定了包括硅层30和BOX层20的第一器件区域和包括硅层70和BOX层60的第二器件区域。可选地，抗反射掩模层(ARC层)可以形成在氮化物层90上面以实施光刻处理。图2e示出了进一步处理阶段中的中间半导体器件。可以通过使用光致抗蚀剂的光刻为图2d中所示的结构限定活性区域和STI区域。掩模氧化物层80和氮化物层90 (以及ARC层(如果存在的话))被蚀刻，光致抗蚀剂被移除并且通过蚀刻为STI形成沟槽。然后，由氧化物100填充沟槽。在通过使用化学机械研磨平坦化氧化物之后，从由STI分隔的活性区域移除剩余的掩模氧化物层80和氮化物层90。硅层30和70能够用作用于形成在图2e中所示的SOI结构上的场效应晶体管(FET)的活性层。尽管在上述示例中，执行一个退火处理来实现薄化的BOX层60，但是能够根据需要重复掩模上硅层的一部分并且对被上层的暴露部分覆盖的BOX层的部分进行退火从而实现薄化的步骤。例如，在上述示例中，可以在硅层70上部分地形成额外的氧化物层和额外的氮化物掩模层，并且获得的结构可以进行高温退火。该第二高温退火将在没有被额外的氧化物和氮化物掩模层覆盖的部分中导致薄化的BOX层60的进一步的薄化。因此，将获得包括不同厚度的BOX层的三个不同器件区域。应注意的是，根据本发明的示例获得的不同厚度的不同BOX层被完美地对齐。如上所述，一方面参考图Ia至图If描述的示例性方法和另一方面参考图2a至图2e描述的示例性方法能够进行组合，以便于制造具有不同厚度的不同BOX层和具有不同厚度的不同活性硅层的半导体器件 。特别地，可以有利地在分别适用于热氧化和退火的不同处理参数(反应气体的化学组成、温度、压力等等)的情况下在同一处理腔室中执行薄化硅层的处理(参见图Ia至If)以及薄化BOX层的处理(参见图2a至2e)。这两个处理能够在同一处理腔室中在一个单独的连续处理过程中执行。例如，考虑从图Ic中所示的包括具有硅层3的器件区域A和具有其厚度低于硅层3的厚度的硅层6的器件区域B的结构开始。在完全移除之前通过热氧化形成的氧化物层7之后，能够执行高温退火来薄化位于薄化的硅层6下面的BOX层2，如参考图2b所描述的那样。类似地，能够在完全移除氧化物层10之后对图Id中所示的结构进行高温退火，从而在器件区域C中获得相对于包括在器件区域A和B中的BOX层2薄化的BOX层。此外，参考图3描述下述制造处理序列，该制造处理序列可以包括用于薄化BOX层的高温退火的主要步骤，之后是用于薄化活性硅层的热氧化的主要步骤。从图2b中所示的结构开始，该结构包括由硅层30、薄氧化物层40和氮化硅掩模层50覆盖的BOX层20以及相对于BOX层20薄化的并且由硅层70覆盖的BOX层60。现在能够通过在用N2或者Ar或者He稀释或者不进行稀释的02/H2或者02/H2/HCI或者02/HCI的气氛下在大约800°C的温度下的热氧化对硅层70进行相对于硅层30的薄化。在热氧化之后，薄化层70’被利用蚀刻和/或研磨移除的氧化硅层覆盖。类似地，氧化物层40和氮化物层50被移除以获得能够用于形成如图If中所示的晶体管或者其它CMOS器件的中间半导体器件。应注意的是，能够优选地在薄化处理之后(即，在完成热氧化和退火之后)在图3中所示的结构中形成STI。类似地，分别在图Ie和2e中示出的STI可以在完成热氧化和退火之后形成。如前面所讨论的，实施方式不用于限制而是用作示出本发明的特征和优点的示例。应理解的是，能够以不同的方式组合上述特征中的一些或全部。
权利要求
1.ー种方法，该方法包括以下步骤 提供绝缘体上硅SOI堆叠，所述SOI堆叠包括衬底层、在所述衬底层上的第一氧化物层以及在所述第一氧化物层(BOX层)上的硅层； 形成所述SOI堆叠的至少ー个第一区域，其中通过热氧化所述硅层的一部分来薄化所述硅层；以及 形成所述SOI堆叠的至少ー个第二区域，其中通过退火来薄化所述第一氧化物层(BOX层)。
2.如权利要求I所述的方法，其中在同一处理腔室中执行退火的步骤和热氧化的步骤。
3.如权利要求2所述的方法，其中在单个连续处理步骤中执行退火和热氧化，其中根据退火和氧化条件来修改所述处理腔室中的气氛的组成和温度。
4.如前述权利要求中的一项所述的方法，其中所述至少ー个第一区域和所述至少ー个第二区域至少部分地彼此重叠。
5.如前述权利要求中的一项所述的方法，所述方法进ー步包括在执行退火和/或氧化之后在所述SOI堆叠中形成至少ー个浅沟槽隔离以限定第一器件区域和第二器件区域。
6.如前述权利要求中的一项所述的方法，所述方法进ー步包括 在所述硅层上形成第二氧化物层并且在所述第二氧化物层上形成第一掩模层； 图案化所述第二氧化物层和所述第一掩模层以暴露所述硅层的第一部分；以及 热氧化暴露的硅层以在之前暴露的硅层上形成氧化硅层并且形成第一薄化的硅层。
7.如权利要求6所述的方法，所述方法进ー步包括在所述氧化硅层的一部分上形成第ニ掩模层并且热氧化所述第一薄化的硅层的位于所述氧化硅层的没有被所述第二掩模层覆盖的部分下面的部分，从而形成另ー氧化硅层和第二薄化的硅层。
8.如权利要求6所述的方法，所述方法进ー步包括接下来在第一器件区域和第二器件区域之间形成浅沟槽隔离，其中所述第一器件区域包括所述硅层的之前没有通过图案化的第二氧化物层和第一掩模层暴露的部分，并且所述第二器件区域包括所述第一薄化的硅层。
9.如权利要求7所述的方法，所述方法进ー步包括接下来在第一器件区域和第二器件区域之间形成第一浅沟槽隔离，并且在所述第二器件区域和第三器件区域之间形成第二浅沟槽隔离，其中所述第一器件区域包括所述硅层的之前没有通过图案化的第二氧化物层和第一掩模层暴露的部分，所述第二器件区域包括所述第一薄化的硅层，并且所述第三器件区域包括所述第二薄化的硅层。
10.如权利要求6所述的方法，所述方法进ー步包括从所述第一薄化的硅层移除所述氧化硅层并且对获得的结构进行退火处理，从而部分地消融所述第一氧化物层的位于所述第一薄化的硅层下面的部分以便于获得第一薄化的氧化硅层，特别地，所述退火处理是在包括Ar和/或N2的退火环境中进行的。
11.如权利要求7所述的方法，所述方法进ー步包括从所述第二薄化的氧化硅层移除另ー氧化硅层并且对获得的结构进行退火处理，从而部分地消融所述第一氧化物层的位于所述第二薄化的硅层下面的部分以便于获得第二薄化的氧化硅层，特别地，所述退火处理是在包括Ar和/或N2的退火环境中进行的。
12.如权利要求I至6中的一项所述的方法，所述方法进ー步包括 在所述硅层上形成第二氧化物层并且在所述第二氧化物层上形成掩模层； 图案化所述第二氧化物层和所述掩模层以暴露所述硅层的第一部分；以及 对获得的结构进行退火处理，从而部分地消融所述第一氧化硅层的位于所述硅层的暴露的第一部分下面的部分，以便于获得第一薄化的氧化硅层。
13.如权利要求12所述的方法，所述方法进ー步包括 在所述硅层的暴露的第一部分上形成第三氧化物层和另一掩模层； 图案化所述第三氧化物层和所述另ー掩模层以暴露所述硅层的第二部分；以及 对获得的结构进行另ー退火处理，从而部分地消融所述第一薄化的氧化硅层的位于所述硅层的暴露的第二部分下面的部分以便于获得第二薄化的氧化硅层。
14.如权利要求12所述的方法，所述方法进ー步包括接下来移除图案化的第二氧化物层和掩模层并且接下来在所述硅层上形成另ー氧化物层和氮化物层和在第一器件区域和第二器件区域之间形成浅沟槽隔离，所述第一器件区域包括所述硅层的之前被图案化的第ニ氧化物层和掩模层覆盖的部分，并且所述第二器件区域包括所述硅层的之前暴露的第一部分并且包括所述第一薄化的氧化硅层。
15.如权利要求12、13或14所述的方法，所述方法进ー步包括热氧化所述硅层的暴露的第一部分，从而获得薄化的硅层，特别地，所述热氧化是在800°C至1100°C的温度在用N2或Ar或He稀释或者没有进行稀释的氧气气氛中进行的，特别地，所述氧气气氛包括02/H2或 02/H2/HCl 或 02/HCl。
全文摘要
本发明公开了一种用于制造半导体器件的多层结构和工艺。本发明的方法包括提供绝缘体上硅SOI堆叠，该SOI堆叠包括衬底层、在衬底层上的第一氧化物层和在第一氧化物层(BOX层)上的硅层；形成SOI堆叠的至少一个第一区域，其中通过热氧化硅层的一部分来薄化硅层；以及形成SOI堆叠的至少一个第二区域，其中通过退火来薄化第一氧化物层(BOX层)。
文档编号H01L21/02GK102683170SQ201210057529
公开日2012年9月19日 申请日期2012年3月6日 优先权日2011年3月11日
发明者卡洛斯·马祖拉, 比什-因·阮, 理查德·费朗 申请人:索泰克公司