专利名称：半导体器件侧墙空洞层结构及其制备方法
技术领域：
本发明属于半导体エ艺领域，涉及ー种半导体器件侧墙结构及其制备方法，尤其涉及ー种半导体器件侧墙空洞层结构及其制备方法。
背景技术：
短沟道效应(Short Channel Effect)是CMOS器件沟道长度缩小时常见的现象，它会造成阈值电压漂移，源漏穿通、DIBL ( Drain induction barrier lower,漏极感应势垒降低)(较高漏压下)等特性，严重时会造成CMOS器件性能失效。其原理可用电荷共享模型来解释，即当沟道变短吋，源衬、漏衬PN结分享沟道耗尽区电荷与沟道总电荷的比例将増大，从而导致栅控能力下降。 但传统的电荷共享模型未把器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应考虑进去，因为传统的SiO2或者SiON介质层较薄，这种效应还不明显。但当采用高K材料的厚栅介质层时，这种效应将对器件影响变大，严重时会造成器件特性衰退。在高K厚栅介质层的器件中如何减小这种效应，从理论分析可知有两种方法一是增大侧墙的厚度，ニ是降低侧墙的介电常数。前者不利于集成密度増大，后者是ー种有效的办法，可以减小侧墙的耦合电容，从而减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应。随着器件尺寸的不断减小，短沟道效应越来越严重，为了克服短沟道效应的影响，栅氧层需要采用高K材料的厚栅介质层，这时，器件源漏的边缘电场通过侧墙的电容耦合效应对沟道的影响会变大。同时，器件尺寸的不断减小的同时，侧墙的厚度也不断减小，这时，接触孔通过侧墙的电容偶合影响栅极电势的效应会变大。因此，本领域的技术人员致力于开发ー种能有效降低侧墙材料的介电常数，从而减弱电容耦合影响沟道和栅极电势，井能防止接触孔短路问题的半导体器件侧墙结构。
发明内容
鉴于上述的现有技术中的问题，本发明所要解决的技术问题是现有的技术中缺乏有效的降低侧墙材料的介电常数的侧墙结构。本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，所述栅极的外侧设有空洞层，所述空洞层的外侧设有外侧墙层，所述空洞层和所述栅极和半导体衬底之间设有SiO2层。在本发明的ー个较佳实施方式中，所述半导体衬底为硅衬底。在本发明的另ー较佳实施方式中，所述外侧墙层的材料为Si02、Si3N4、Si0N中的一种或者几种的组合。本发明还提供了半导体器件侧墙空洞层结构的制备方法，包括以下步骤
步骤I，在设有栅极的半导体衬底上沉积ー层无定形碳层；
步骤2，自对准刻蚀形成无定形碳侧墙；步骤3，沉积外侧墙层材料；
步骤4，自对准刻蚀形成外侧墙层，所述外侧墙层封闭住无定形碳侧墙；
步骤5，进行源、漏极离子注入、高温退火；
步骤6，沉积介质层，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙露出；步骤7，进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成ー层Si O2层；
步骤8，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
步骤9，进行接触孔エ艺。在本发明的另ー较佳实施方式中，所述步骤I中的沉积采用化学气相法沉积。在本发明的另ー较佳实施方式中，所述步骤I为先在设有栅极的半导体衬底上生长或沉积ー层SiO2层，再沉积ー层无定形碳层。本发明的半导体器件侧墙空洞层结构结构简单，方法简便易行，通过在侧墙中引入空洞层和外侧墙层，有效的降低侧墙材料的介电常数，并防止了接触孔短路。尤其是针对具有高K厚栅介质层MOSFET和非挥发性存储器単元，可以有效减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应和接触孔通过侧墙的电容偶合影响栅极电势的效应。
图I是本发明的实施例的结构示意 图2是本发明的实施例的沉积无定形碳层的结构示意 图3是本发明的实施例的形成无定形碳侧墙结构示意 图4是本发明的实施例的沉积外侧墙层材料结构示意 图5是本发明的实施例的形成外侧墙层结构示意 图6是本发明的实施例化学机械研磨层间介质层后的结构示意 图7是本发明的实施例的灰化无定形碳侧墙结构示意图。
具体实施例方式以下将结合附图对本发明做具体阐释。如图I中所示的本发明的实施例的一种半导体器件侧墙空洞层结构，包括半导体衬底I、栅极2、介质层3和接触孔4。栅极2的外侧设有空洞层5，所述空洞层5的外侧设有外侧墙层6，所述空洞层5和所述栅极2和半导体衬底I之间设有SiO2层7。本发明的半导体器件侧墙空洞层结构结构简单，方法简便易行，通过在侧墙中引入空洞层和外侧墙层，有效的降低侧墙材料的介电常数，并防止了接触孔短路。在本发明的实施例中，所述半导体衬底为硅衬底。此外，在本发明的实施例中，外侧墙层的材料为Si02、Si3N4, SiON中的一种或者几种的组合。由于有足够硬度和对介质层刻蚀高选择比的外侧墙层，不会造成可能出现的接触孔和栅极及沟道短路问题和器件可靠性问题。本发明的实施例的半导体器件侧墙空洞层结构的制备方法，包括以下步骤
如图2中所示，步骤1，在设有栅极2的半导体衬底I上沉积ー层无定形碳层8 ;优选步
骤I为先在设有栅极2的半导体衬底I上生长或沉积ー层SiO2层7，再沉积ー层无定形碳层8。
如图3中所示，步骤2，自对准刻蚀形成无定形碳侧墙81 ；
如图4中所示，步骤3，沉积外侧墙层材料61 ；
如图5中所示，步骤4，自对准刻蚀形成外侧墙层6，所述外侧墙层6封闭住无定形碳侧墙81 ;
步骤5，进行源、漏极离子注入、高温退火；
如图6中所示，步骤6，沉积介质层3，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙81露出；
如图7中所示，步骤7，进行灰化处理将无定形碳侧墙81全部灰化干净，并继续灰化直至栅极2和露出的硅表面形成ー层SiO2层7 ;该薄层SiO2可有效防止栅极和沟道短路。当步骤I中已生成SiO2层时，步骤7中进行灰化处理将无定形碳侧墙81全部灰化干净即可，不需继续灰化。步骤8，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
如图I中所示，步骤9，进行接触孔エ艺。在本发明的实施例中，步骤I中的沉积采用化学气相法沉积。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，其特征在于，所述栅极的外侧设有空洞层，所述空洞层的外侧设有外侧墙层，所述空洞层和所述栅极和半导体衬底之间设有SiO2层。
2.如权利要求I所述的半导体器件侧墙空洞层结构，其特征在于，所述半导体衬底为硅衬底。
3.如权利要求I所述的半导体器件侧墙空洞层结构，其特征在于，所述外侧墙层的材料为SiO2、Si3N4, SiON中的一种或者几种的组合。
4.如权利要求I所述的半导体器件侧墙空洞层结构的制备方法，其特征在于，包括以下步骤 步骤I，在设有栅极的半导体衬底上沉积一层无定形碳层； 步骤2，自对准刻蚀形成无定形碳侧墙； 步骤3，沉积外侧墙层材料； 步骤4，自对准刻蚀形成外侧墙层，所述外侧墙层封闭住无定形碳侧墙； 步骤5，进行源、漏极离子注入、高温退火； 步骤6，沉积介质层，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙露出； 步骤7，进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层； 步骤8，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙； 步骤9，进行接触孔工艺。
5.如权利要求4所述的方法，其特征在于，所述外侧墙层的材料为Si02、Si3N4、Si0N中的一种或者几种的组合。
6.如权利要求4所述的方法，其特征在于，所述步骤I中的沉积采用化学气相法沉积。
7.如权利要求4所述的方法，其特征在于，所述步骤I为先在设有栅极的半导体衬底上生长或沉积一层SiO2层，再沉积一层无定形碳层。
全文摘要
本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，栅极的外侧设有空洞层，空洞层的外侧设有外侧墙层，空洞层和栅极和半导体衬底之间设有SiO2层。本发明还提供了侧墙空洞层结构的制备方法，包括在设有栅极的半导体衬底上沉积一层无定形碳层，自对准刻蚀形成无定形碳侧墙；沉积外侧墙层材料，自对准刻蚀形成外侧墙层，外侧墙层封闭住无定形碳侧墙；化学机械研磨介质层至露出无定形碳侧墙后进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙。本发明的侧墙空洞层结构结构简单，方法简便易行。
文档编号H01L21/336GK102623343SQ20121006652
公开日2012年8月1日 申请日期2012年3月14日 优先权日2012年3月14日
发明者黄晓橹 申请人:上海华力微电子有限公司