专利名称：晶片结构和制造晶片结构的方法
技术领域：
本发明的各个实施例大体涉及晶片(die)结构和制造晶片结构的方法。
背景技术：
今天，集成电路装置的装配通常包括集成电路或晶片的封装。在晶片封装(例如层压封装或嵌入晶片(wafer)级球栅阵列(eWLB)的制造中，可能需要在封装的重新分布层(RDL)中安置感应器，例如，线圈。
发明内容
在不同实施例中，提供了一种晶片结构，所述晶片结构包括晶片，一个或多个接合盘(bond pad)以及感应器。在不同实施例中，可将感应器布置成包围所述接合盘中的 至少一个，以及将所述接合盘和晶片电连接的一条或多条重新分布轨(redistributiontrace)。在不同实施例中，感应器或感应器的电轨可被布置在所述接合盘中的至少两个之间。在不同实施例中，所述感应器可被设置成线圈，所述线圈具有包围所述一个或多个接合盘的至少一个线圈绕组。下文的具体实施方式
参照附图进行描述，附图通过描绘示出了实践本发明的具体细节和实施例。这些实施例被充分详细地描述以使得本领域的技术人员可实践本发明。可使用其它实施例并且可进行结构、逻辑和电气改动，而不脱离本发明的保护范围。由于一些实施例可与一个或多个其它实施例组合形成新的实施例，因此各个实施例不一定是相互排斥的。下文的具体实施方式
因此不应当认为是限制性的，并且本发明的保护范围由所附的权利要求限定。提供了关于装置的不同实施例，并且提供了关于方法的不同实施例。应当理解装置的基本特性也对应于方法，并且反之亦然。因此，简单起见，将省略对这些特性的重复性描述。当在本文中使用术语“至少一个”时，应当理解成包括大于或等于一个的任意整数个。当在本文中使用术语“多个”时，应当理解成包括大于或等于两个的任意整数个。当在本文中使用术语“耦接”或“连接”时，应当理解成分别包括直接“耦接”或直接“连接”以及间接“耦接”或间接“连接”。当在本文中使用术语“布置在…上”或“位于…上”时，意图包括其中第一元件或层直接布置，位于或设置在第二元件或层，在其之间没有其它元件或层的结构，以及其中第一元件或层布置，位于或设置在第二元件或层上方，在所述第一元件或层和第二元件或层之间具有一个或多个其它元件或层的结构。当在本文中使用表述“感应器包围…”时，应当被理解成指示元件或结构位于感应器内。例如，根据其中感应器被设置成具有一个或多个绕组的线圈的一些实施例，术语“包围”应当被理解成指示元件或结构位于线圈的一个或多个线圈绕组内。
当在本文中使用术语“接合盘”时，应当被理解成包括，例如，通过晶片或芯片的接合工艺(例如，电线接合工艺，倒装芯片工艺或球连接工艺)接触的盘。假如应用球连接工艺，也可使用术语“球盘”。当在本文中使用术语“重新分布轨”时，应当被理解成包括，例如，布置在晶片或晶片的有效表面上的导线或轨并且被用于重新安置晶片或晶片的接合盘。换言之，通过可被用作晶片或晶片上的新位置处的(重新定位的)接合盘和原位置处的电接触(电触点或盘)之间的电连接，可将在晶片或晶片上的接合盘的原位置转换至新位置。当在本文中使用术语“重新分布层(RDL) ”时，应当被理解成指的是包括用于重新定位(“重新分布”)晶片或晶片的多个接合盘的，多条或一组重新分布轨的层。当在本文中使用术语“重构结构”时，应当被理解成包括，例如，在晶片周围形成的结构，用作安置例如附加接合盘(例如，除了位于晶片上的接合盘外的)的人造晶片部分。位于重构结构上的接合盘，例如，可通过重新分布层的重新分布轨电连接至晶片(例如，连接至晶片的电接触或盘)。因此，可在重构结构上实现用于晶片的附加互相连接(这被称为“扇出(fan out)设计”)。术语“嵌入晶片级球栅阵列(eWLB) ”可被理解成指代用于集成电路的封装技术。在eWLB封装中，可在晶片或芯片(例如，硅晶片或芯片)制成的人造晶片和模制复合物上应用相互连接点。eWLB可被视为经典晶片级球栅阵列技术(WLB或WLP:晶片级封装)的进一步发展。例如，可在晶片上进行用于封装产生的所有工艺步骤。与经典封装技术(例如，球栅阵列)相比，例如，这可以低成本实现具有改进的电和热性能的非常小和平整的封装的产生。在构建在晶片(例如，硅晶片)上的WLB技术中，相互连接点(通常是焊锡球)通常安装在芯片上(这被称为扇入(fan in)设计)。因此，通常仅可封装具有有限数目的相互连接点的芯片。与此相比，eWLB技术可允许具有高数目的相互连接点的晶片或芯片的实现。此处，不是在用于经典晶片级封装的半导体基片(例如，硅晶片)上实现封装，而是在人造晶片上。为此，前端处理的晶片(例如，硅晶片)可例如被切成小块并且切割好的芯片可被安置在载体上。可自由选择晶片之间的距离，但一般大于(硅)晶片上的距离。可通过模制复合物填充芯片周围的缝隙和边缘以形成晶片。固化后，可实现包含在晶片周围，用于承载附加相互连接元件的模制框架的人造晶片。在人造晶片(这被称为重构)构造后，例如，可通过用于其它经典晶片级封装的薄膜技术等实现从芯片接点或盘到相互连接点的电连接。通过eWLB技术，原则上，可在任意距离的封装上实现任意数目的附加相互连接点(这被称为扇出设计)。因此，例如，eWLB技术也可被用于空间敏灵敏应用，其中以可实现的距离，芯片面积不足够容纳需要数目的相互连接点。eWLB技术可被视为所谓的扇出晶片级封装的一个示例。除了 eWLB，其它类型的扇出晶片级封装是公知的，例如，不基于模制或包括称为嵌入技术的扇出晶片级封装。在封装，例如，层压封装或嵌入晶片级球栅阵列(eWLB)的构造中，可能需要在封装的重新分布层(RDL)中安置感应器，例如，线圈。通常，为了在重新分布层中安置感应器(例如，线圈)，需要至少两个连线级(即，至少一个附加连线级)，和一些空间(即感应器(例如，线圈)占用的空间)，如图I中所示。附加连线级和用于感应器的空间都是花费成本的，尤其对于后者，需要具有大感应率和/或高品质因数(Q-因数)的传感器(例如，线圈)。
在附图中，在不同的附图中，相似的附图标记大体指代相同的部分。附图没有必要按比例绘制，而是大体将重点放在描绘本发明的原理上。在下文的描述中，将参照下面的附图描述本发明的各个实施例，其中图I示出了晶片结构；
图2示出了根据一个实施例的晶片结构；图3示出了根据另一个实施例的晶片结构；图4示出了根据另一个实施例的晶片结构；图5示出了根据另一个实施例的晶片结构；图6示出了根据另一个实施例的晶片结构；图7示出了根据另一个实施例的晶片结构；图8示出了根据另一个实施例的晶片结构；图9示出了根据另一个实施例的晶片结构；图10示出了根据不同实施例，可使用的感应器的等效电路图；图11示出了根据一个实施例描绘制造晶片结构的方法的视图；图12示出了根据另一个实施例描绘制造晶片结构的方法的视图；图13示出了根据另一个实施例描绘制造晶片结构的方法的视图。
具体实施例方式图I示出了晶片结构100，包括晶片101和晶片101周围的重构结构111 (为了便于描绘，仅是出了部分重构结构111，但重构结构111完全围绕晶片101)。在晶片101的一部分上并且还在重构结构111的一部分上形成具有多绕组104a的感应器线圈104。箭头104b和104c指示在晶片结构100的扇入区域(箭头104b)和扇出区域(箭头104c)中的绕组104a的之间的距离。端口 105被布置在感应器线圈104和晶片101上的顶层金属层之间。在顶层金属层中实现桥106。轴170( “z轴”)表不垂直于晶片101的主表面的方向。如图I中所示，为了安置感应器线圈104，需要一个或多个附加连线级，和感应器线圈104占用的空间。附加连线级和用于感应器线圈104的空间都是花费成本的，尤其对于后者，感应器线圈104具有大感应率和/或高品质因数(Q-因数)。图2示出了根据一个实施例的晶片结构200的示意性顶部图。晶片结构200可包括晶片201。晶片201，例如，可包括一个或多个集成电路(1C)，所述一个或多个集成电路(IC)包括一个或多个集成电路元件(未示出)。晶片结构200还可包括重构结构211。重构结构211至少部分围绕晶片201。在一些实施例中，重构结构211可完全围绕晶片201。在本文中，术语“围绕”应当理解成表示重构结构211可紧靠晶片201或横向表面224、224a、224b的一部分或全部，并且根据一些实施例，与接合盘202位于的表面，同时是多个接合盘202位于的表面,相对的晶片201的表面与重构结构211不相连。在不同的实施例中，重构结构211可包括模制复合物或由模制复合物制成。在不同的实施例中，重构结构211可被设置成模制框架。晶片结构200还可包括多个接合盘202。一些接合盘202被布置在重构结构211上而其它的接合盘202被布置在晶片201上，如图所示。接合盘202可排列成由箭头221、222,223所指示的行。在所示的实施例中，接合盘202的一个行221被排列在晶片201上，而接合盘202的其它两行(第一行222和第二行223)可排列在重构结构211上。行221、222、223可基本平行于晶片201和重构结构211之间的界面224延伸。界面224可显而易见的对应于晶片201的横向表面224、224a、224b中的一个，如图所示。如图所示，排列在重构结构211上的接合盘202的第一行222可被布置成靠近(换言之，接近)晶片201和重构结构211之间的界面224。换言之，第一行222中的接合盘202被排列成靠近(接近)界面224。再换言之，布置在重构结构211上的额所有接合盘202中，第一行 222中的接合盘202最接近界面224，而第二行223中的接合盘202距离界面224较远。再换言之，第二行223距离晶片201和重构结构211之间的界面224的距离大于第一行222距离晶片201和重构结构211之间的界面224的距离。根据所示的实施例，行221、222、223中的每个都包括六个接合盘202。如容易理解，行的数目以及每行中接合盘的数目仅是示例性的并且根据其它实施例可设置不同数目的行和/或每行不同数目的接合盘。此外，根据其它实施例，布置在晶片201上的行的数目和/或布置在重构结构211上的行的数目可以是不同的。在不同的实施例中，同行中的相邻接合盘202和/或两个相邻行中的相邻接合盘202可间隔，例如，约100 u m到约2540 u m的距离，例如，约250 u m到约750 u m的距离，例如，约300iim到约600 iim的距离，例如，约500 的距离。换言之，同行中的相邻接合盘202的节距(图2中箭头225所示)和/或两个相邻行中的相邻接合盘202的节距(图2中箭头226所示)可具有上面所述的值。根据其它实施例，节距225和/或226可具有其它值。节距225的值可以是与节距226的值相同或不同的。在不同的实施例中，接合盘202，例如，可具有圆形(如图2中所示)，椭圆形，或多边形，例如三边形，四边形，或矩形。根据其它实施例，接合盘202可具有不同形状。根据一个实施例，接合盘直径(图2中箭头227所示)可在从约50pm到约1750 y m的范围内，例如，在从约50 ii m到约750 ii m的范围内，例如，从约100 u m到约500 ii m的范围内，例如，从约200 y m到约300 ii m的范围内，例如，约260 u m。根据其它实施例，接合盘直径227可具有其它值。晶片结构200还包括电连接晶片201和多个接合盘202的多条重新分布轨203。如图所示，可通过多条重新分布轨203中的每条将每个接合盘202连接至晶片201。在不同的实施例中，所述多个重新分布轨203可包括导电材料，例如金属，或由其制成。在不同的实施例中，重新分布轨203的轨宽可在从约Iym到约50iim的范围内，例如，根据一些实施例在从约3 ii m到约20 ii m的范围内，例如，根据一些实施例在从约6 y m到约15 ii m的范围内，例如，根据一个实施例约7 u m。根据其它实施例，轨宽可具有其它值。
在不同的实施例中，重新分布轨203的轨厚可在几ym到几十的量级上，例如，根据一些实施例在从约5 iim到约35 iim的范围内，例如，根据一些实施例在从约8 iim到约30 y m的范围内，例如，根据一个实施例约8 u m，或根据另一个实施例约15 u m，或根据另一个实施例约20 u m,或根据另一个实施例约30 u m。然而，根据其它实施例，轨厚可具有其它值。描绘性的，所述多个重新分布轨203是晶片结构200的重新分布层(RDL)的一部分。所述重新分布层可部分布置在晶片201上并且部分布置在重构结构211上。如图所示，晶片201可包括多个电接触205。所述电接触205，例如，可电连接至(例如，通过晶片201中的一个或多个金属化级)晶片201中的一个或多个集成电路元件(未示出)。如图所示，通过一端，可将每个重新分布轨203连接至晶片201中的电接触205中的一个并且通过另一端连接至接合盘202，从而将晶片201 (或晶片201的一个或多个集成 电路元件)与接合盘202电连接。应当注意，根据一些实施例，晶片201的一个或多个电接触205不需要连接至重新分布轨203或接合盘202，如图所示。换言之，电接触205中的一个或多个可不使用。此外，可将电接触205中的两个连接至布置在重新分布层(RDL)级中的感应器204，如下文所述。晶片200还可包括感应器204，所述感应器204包围(enclose)布置在重构结构211上的接合盘202中的一些并且还包围电连接被包围的接合盘201和晶片201的对应重新分布轨203。此外，感应器204还包围被连接至被包围的重新分布轨203的那些电接触205。如图所示，那些电接触205可定为成靠近晶片201和重构结构211之间的界面224。根据所示的实施例，感应器204包围布置在重构结构211上的六个接合盘202，其中的三个排列在第一行222中并且其它三个排列在接合盘202的第二行223中。根据其它实施例，感应器204可包围不同数目的第一行222中的接合盘202和/或不同数目的第二行223中的接合盘202。此外，根据一些实施例，感应器204还可包围布置在晶片201上的接合盘202中的一些。根据所示的实施例,感应器204被设置成具有多条绕组204a的线圈，如图所示。因此，感应器204也被称为感应器线圈，或者，简称线圈，在下文中。如图所示，在每个情形中，感应器204的端部电连接至电接触205中的一个。此外，通过线圈绕组204a包围连接至线圈204的电接触205中的一个，如图所示。根据所示的实施例，线圈绕组204a中的一个是完全盘绕的而绕组204a中的另一个是不完全的。根据其它实施例，感应器204可具有不同数目的线圈绕组204a。例如，感应器线圈204可具有多于一个的完全绕组204a (例如，两个，三个，四个，…等，完全线圈绕组204a)。描绘性的，感应器线圈204的绕组204a可包围一些接合盘202，连接被包围的接合盘202与晶片201的相应的重新分布轨203，和晶片201的相应的电接触205，如图所示。此外，感应器线圈204的绕组204a可包围连接至感应器线圈204的电接触205中的一个(描绘性的，位于线圈绕组204a内的接点205)，如图所示。在不同的实施例中，线圈绕组204a可包括导电材料，例如金属，或由其制成。在不同的实施例中，线圈绕组204a基本平行(或平行)于晶片201的主表面延伸，例如基本平行(或平行)于晶片201的上表面或有效表面延伸。描绘性的，晶片201的主表面可以是其上布置接合盘202的晶片201的表面。描绘性的，在不同的实施例中，感应器线圈204可被布置在晶片结构200的重新分布层(RDL)中。例如，可通过与重新分布轨203相同的材料(例如，相同的金属材料)形成线圈绕组204a。例如，根据一些实施例，重新分布轨203和感应器线圈204可通过相同的金属工艺形成。在晶片结构200中，感应器线圈204的轨可位于接合盘202之间。所有的接合盘(包括位于线圈204内的那些接合盘202)可以是电连接的(并且因此被使用)，并且线圈204没有浪费面积。使用，例如，IC或RDL金属或二者可在晶片201上实现线圈204的环路闭合。在不同的实施例中，感应器线圈204(显而易见的，形成感应器线圈204的绕组 204a的电轨)的轨宽在从约I U m到约50 y m的范围内，例如，根据一些实施例在从约6 y m 到约20 ii m的范围内，例如，根据一些实施例在从约6 ii m到约15 y m的范围内，例如，根据一个实施例约7iim。根据其它实施例，轨宽可具有其它值。在不同的实施例中，感应器线圈204的轨宽可以与重新分布轨203的轨宽相同或近似相同。根据其它实施例，感应器线圈204的轨宽可以与重新分布轨203的轨宽不同。在不同的实施例中，感应器线圈204(显而易见的，形成感应器线圈204的绕组204a的电轨)的轨厚可在几ym到几十U m的量级上，例如，根据一些实施例在从约5 y m到约35 ii m的范围内，例如，根据一些实施例在从约8 ii m到约30 y m的范围内，例如，根据一个实施例约8 u m，或根据另一个实施例约15 u m，或根据另一个实施例约20 u m，或根据另一个实施例约30iim。然而，根据其它实施例，轨厚可具有其它值。在不同的实施例中，感应器线圈204的轨厚可以与重新分布轨203的轨厚相同或近似相同。根据其它实施例，感应器线圈204的轨厚可以与重新分布轨203的轨厚不同。在不同的实施例中，晶片结构200可被设置成扇出封装，例如，扇出晶片级封装，例如，嵌入晶片级球栅阵列(eWLB)，可替换的，如其它类型的扇出晶片级封装，例如，不基于模制或包括称为嵌入技术的扇出晶片级封装。图3示出了根据另一个实施例的晶片结构300的示意性顶部图。晶片结构300与图2中所示的晶片结构200 —定程度上相似。与晶片结构200相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。晶片结构300与晶片结构200的不同主要在于感应器线圈204具有不同的形状。在晶片结构300中，感应器线圈204的轨主要围绕四个附加接合盘202，即第一行222中的两个最右边的接合盘202和第二行223中两个最右边的接合盘202。通过相应的重新分布轨203和电接触205，这些接合盘202仍可被电连接至晶片201，如图所示。与晶片结构200的感应器线圈204相比，晶片结构300的感应器线圈204，例如，可具有不同的感应值和/或不同的Q因数值。图4示出了根据另一个实施例的晶片结构400的示意性顶部图。晶片结构400与图2中所示的晶片结构200 —定程度上相似。与晶片结构200相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。晶片结构400与晶片结构200的不同主要在于，感应器线圈204被电连接至接合盘202中的一个，所述接合盘202被感应器线圈204包围(换言之，接合盘202位于感应器线圈204内)(根据所示的实施例，感应器线圈204被连接至从第一行222开始的第二接合盘202，然而，根据其它实施例， 感应器线圈204可被连接至其它接合盘202)。根据该实施例，可通过接合至线圈204连接的接合盘202的外部球实现感应器线圈204的输入。图5示出了根据另一个实施例的晶片结构500的示意性顶部图。晶片结构400与图2中所示的晶片结构200 —定程度上相似。与晶片结构200相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。晶片结构500可包括晶片201和围绕晶片201的重构结构211。重构结构211可紧靠晶片201的横向表面224、224a、224b和224c，如图所示。此外，根据一些实施例，重构结构211可紧靠与其上布置接合盘202的表面(未示出)相对的晶片201的表面。晶片结构500可包括多个接合盘202。所述接合盘202中的一些被布置在晶片201上并且所述接合盘202中的一些被布置在重构结构211上。晶片结构500可包括多条重新分布轨203。晶片201可包括多个电接触205。通过各条重新分布轨203可将接合盘202中的一些或全部电连接至各个电接触205 (为了简便，仅示出了晶片201中的电接触205中的一些和将晶片201连接至接合盘202的重新分布轨203中的一些)。晶片结构500可包括感应器204，所述感应器204被设置成包括多条线圈绕组204a的线圈(在图中示出了两个线圈绕组204a，然而根据其它实施例可存在不同数目的线圈绕组204a)。感应器(线圈)204可将其端部连接至晶片201的两个电接触205。根据一个实施例，两个电接触205可定为成靠近晶片201和重构结构211之间的界面224。界面224可对应于晶片201的横向表面224、224a、224b和224c中的一个，如图所示。可将感应器(线圈)204布置成它包围所有的接合盘202和将接合盘202连接至晶片201的所有重新分布轨203。显而易见的，根据所示的实施例，可将感应器(线圈)204布置成它的线圈绕组204a可布置在重构结构211上，在位于最外边的接合盘202和重构结构211的边缘512之间的重构结构211的周边或边缘区域中。如图中所示,引导向晶片201的电接触205的线圈绕组204的一部分可位于多个接合盘202中的一些之间。在晶片结构500中，可使用所有的接合盘202并且感应器(线圈)204没有“浪费”面积。通过，例如，晶片201的集成电路(IC)可实现感应器(线圈)204的环路闭合(未示出)。晶片结构500的一个作用是通过感应器(线圈)204围绕接合盘202的整个阵列可实现最大感应系数。图6示出了根据另一个实施例的晶片结构300的示意性顶部图。晶片结构500与图2中所示的晶片结构200 —定程度上相似。与晶片结构200相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。晶片结构600与晶片结构200的不同主要在于感应器204具有不同的形状。根据所不的实施例，感应器204包括彼此基本平行延伸的第一电轨604a和第二电轨604b。可将第一和第二电轨604a, 604b布置成第一电轨604a中的主电流流动方向基本反平行于第二电轨604b中的主电流流动方向。如图所示，感应器204的第一部分(更详细的说，感应器204的第一和第二电轨604a，604b的第一部分)可被布置在接合盘202中的一些之间(根据所示的实施例，第一部分被布置在第一行222从右边起的第二和第三接合盘202之间并且在第二行223从右边起的第二和第三接合盘202之间；然而，第一部分可被布置在其它接合盘202之间)并且可基本垂直于接合盘的箭头221、222、223延伸，而感应器204的第二部分(更详细的说，感应器204的第一和第二电轨604a，604b的第二部分)可基本平行于接合盘的箭头221、222、223延伸。例如，感应器204的第一部分和第二部分可彼此成直角。因此，描绘性的，感应器204可具有径向“L”形状。如容易理解的，根据其它实施例，感应器204可具有不同的形状。如图所示，感应器204的第一端可被连接至晶片201的电接触205中的第一个，并且应器204的第二端可被连接至晶片201的电接触205中的第二个。在晶片结构600中，感应器线圈204的轨604a，604b可位于接合盘202之间。所有的盘202可以是电连接的并且线圈204没有“浪费”面积。通过，例如，晶片201的集成电路(IC)可实现线圈204的环路闭合(未示出)。
图7示出了根据另一个实施例的晶片结构700的示意性透视图。还示出了晶片结构700的第一部分720和第二部分740的放大图。晶片结构700与上文结合图2-6所述的晶片结构一定程度上相似。与图2到6中的晶片结构相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。晶片结构700包括晶片201，重构结构211，和排列在平行行221、222、223中的多个接合盘202。一行221被布置在晶片201上，并且两行(第一行222和第二行223)被布置在重构结构211上。作为示例，接合盘202的行221、222、223包括十二个接合盘202。如容易理解的，根据其它实施例可设置不同数目的行和/或每行不同数目的接合盘。轴750 ( “x轴”)代表沿着晶片201的主表面的平面并且垂直于接合盘202的行221、222、223的方向，轴760 ( “y轴”)代表沿着晶片201的主表面的平面并且平行于接合盘202的行221、222、223的方向，并且轴770 ( “z轴”)代表沿着晶片201的主表面的平面的方向。显而易见的，轴750，760，770是彼此垂直的。接合盘202可通过接合工艺，例如，根据一个实施例的球连接工艺接触，通过布置在接合盘202上的球706的轮廓指示，如图7中所示。感应器204被布置在接合盘202之间。感应器204被设置成包括多个线圈绕组204a的线圈，如晶片结构700的部分720和740的放大图中所见(作为示例示出了七个线圈绕组204a ;然而，根据其它实施例，线圈绕组204a的数目可以是不同的)。描绘性的，根据所示的实施例，线圈204具有镜像“L”形，线圈204的一部分(显而易见的，镜像“L”的较长侧)被布置在接合盘202的第一行222和接合盘202的第二行223之间并且线圈204的另一部分(显而易见的，镜像“L”的较短侧)可被布置在第一行222中，从左边起第一接合盘202和第二接合盘202之间。通过重新分布轨203可将接合盘202电连接至晶片201 (例如，连接至晶片201的电接触(未示出))。在图7中，仅示出了重新分布轨203中的一些，即用于连接布置在重构结构211上的接合盘202的第二行223中的连接盘202 (或球)的那些。如部分740的放大图中所示，晶片700可被设置成将多条导线(重新分布轨203)的空间设置在晶片结构700的边缘处，用于连接第二行223中的接合盘202(或球)。
在图7中，作为示例，在部分740的放大图中示出了八条重新分布轨203，然而，如简单可理解的，布置在晶片结构700的边缘处的重新分布轨203的数目可以不是八并且，例如，与重新分布轨203的轨宽，相邻的重新分布轨203之间的距离和边缘和最靠近边缘的接合盘202之间的距离有关。在图7中，箭头707指示沿着平行于接合盘202的行221、222、223 (即，平行于“y轴”760)的方向的晶片结构700的尺寸。此外，箭头708指示沿着平行于接合盘202的行221、222、223( S卩，平行于“y轴”760)的方向，“L”形线圈204的较长部分的尺寸。在下文中，箭头708还指代“感应器长度”。图8示出了根据另一个实施例的晶片结构800的示意性透视图。还示出了晶片结构800的部分820的放大图。晶片结构800与上文结合图2-7所述的晶片结构一定程度上相似。与图2到7中的晶片结构相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。 在晶片结构800中，将具有六个线圈绕组204a的感应器线圈204布置成线圈绕组204a包围布置在重构结构211上的接合盘202的第一行222中的接合盘202中的一些。根据所示的实施例，线圈绕组204a包围布置在第一行222中的十二个接线盘202中的十个接线盘202。显而易见的，根据所示的实施例，线圈绕组204a包围第一行222中的所有接线盘202，除了第一行222中的坐左边的接线盘202和最左边的接线盘202。根据其它实施例，可将感应器线圈204布置成其绕组204a包围第一行222中的不同数目的接合盘202。此外，根据其它实施例，感应器线圈204可具有不同数目的绕组204a。通过也被感应器线圈204包围的重新分布轨(未示出)可将感应器线圈204包围的第一行222中的接合盘202电连接至晶片201 (例如，晶片201的电接触(未示出))。因此，可使用所有的接合盘202 (包括感应器线圈204包围的那些)。感应器线圈204可被电连接至晶片201的电接触(未示出)，其中的一个被线圈绕组204a包围。在部分820的放大图中，通过箭头“端口 I”标识线圈204的一端以指示可在两部分电路的框架中模拟线圈204的电特性，如下文进一步所述。在晶片结构800中，例如，通过在晶片结构800的边缘处延伸的重新分布轨，例如，通过与图7中所示的晶片结构700中相似的方式，可实现第二行223的连线。图9示出了根据另一个实施例的晶片结构900的示意性透视图。还示出了晶片结构900的部分920的放大图。晶片结构900与上文结合图2-9所述的晶片结构一定程度上相似。与图2到8中的晶片结构相同的部分使用相同的标识数字标识并且不再详细描述。为了简洁起见，参见上文所述。在晶片结构900中，将包括六个线圈绕组204a的感应器线圈204布置成线圈绕组204a包围布置在重构结构211上的接合盘202的第一行222和接合盘202的第二行223中的接合盘202中的一些。根据所示的实施例，线圈绕组204a包围布置在第一行222中的十二个接线盘202中的六个接线盘202以及布置在第二行223中的十二个接线盘202中的六个接线盘202。描绘性的，线圈绕组204a包围第一行222和第二行223中的“右半”。根据其它实施例，可将感应器线圈204布置成其绕组204a包围第一行222和/或第二行223中的不同数目的接合盘202。此外，根据其它实施例，感应器线圈204可具有不同数目的绕组 204a。通过也被感应器线圈204包围的重新分布轨(未示出)可将感应器线圈204包围的第一行222和第二行223中的接合盘202电连接至晶片201的电接触(未示出)。因此，可使用所有的接合盘202 (包括感应器线圈204包围的那些)。感应器线圈204可被电连接至晶片201的电接触(未示出)，其中的一个被线圈绕组204a包围。在晶片结构900中，没有被线圈204包围的第二行223中的接合盘202的连接可被构造成线圈204仅围绕第一行222和第二行223中的 接合盘202中的一半以便存在用于引导向第二行223中的非包围接合盘202的重新分布轨的更多的存留空间。在前面所述的实施例中，将仅具有一个感应器的晶片结构示出作为示例。然而，如容易理解的，可根据不同的实施例在晶片结构中设置多于一个的感应器。此外，接合盘的数目，接合盘的行的数目，每行接合盘的数目，感应器线圈的线圈绕组的数目，被包围的接合盘的数目，尺寸(例如，接合盘直径，轨宽，感应器长度，节距等)仅是示例性的。如容易理解的，根据不同的实施例，前面所述的特征或参数中的一个或多个可具有其它值。根据不同实施例，具有多种不同形状的感应器线圈可被布置在晶片结构的重新分布层(RDL)中的接合盘之间。显而易见的,通过改变感应器线圈的形状,可调节,例如,感应器线圈的电感和/或Q因数。例如，减少感应的大小可产生更小的电感值。线圈的轨或线圈可位于晶片结构的接合盘之间，根据一些实施例，可通过一个或多个线圈绕组包围一个或多个接合盘。假如线圈包围接合盘，可设置成晶片的相应的电接触和相应的重新分布轨也被线圈包围使得被包围的接合盘可被电连接至晶片。因此，根据不同的实施例，通过线圈不需要额外空间并且所有的接合盘都是电气相连的方式，可将感应器线圈设置在重新分布层(RDL)中。在根据本文所述的实施例的晶片结构中，可省略电连接至感应器线圈的附加连线级。通过电接触和也被感应器线圈包围的重新分布轨可电连接被感应器线圈包围的盘。根据不同的实施例，被线圈的绕组包围的感应器线圈的端部可被连接至晶片的电接触或也被感应器线圈包围的盘。描绘性的，通过电接触或位于线圈“内”的盘可电连接线圈的一端。因此，根据不同的实施例，仅使用晶片结构的一个连线级(重新分布层级)可完全容纳和电连接感应器线圈。通过仿真，可得到感应器，例如感应器线圈，例如，如图2到9中所示的晶片结构中的感应器线圈204的电感L和品质因数(Q-因数)的值。例如，可通过如图10中等效电路图1000中所示的，两部分电路(网络)的框架中模拟感应器线圈204。在图1000中，“Ant”代表对应于两部分电路的第一端口( “端口 I”)的输入端，“芯片”代表对应于两部分电路的第二端口( “端口 2”)的输出端，U1和I1代表输入端“Ant”处的输入电压和输入电流，U2和I2代表输出端“芯片”处的输出电压和输出电流，并且L、R和C代表两部分电路中的感应器线圈204的电感、电阻和电容。对于图10中的两部分电路，它包括
⑷ fz Z12)⑷=
TJ 7 7 I
\y 2 J V 21 L11J J其中
权利要求
1.ー种晶片结构，包括 日日/1 ; 至少ー个接合盘； 至少ー个重新分布轨，将所述晶片与所述至少ー个接合盘电连接；以及 至少ー个感应器，包围所述至少ー个接合盘和所述至少一个重新分布轨。
2.根据权利要求I所述的晶片结构，其中，所述至少一个感应器被配置成线圈，所述线圈具有至少ー个线圈绕组，其中，所述至少一个线圈绕组包围所述至少ー个接合盘和所述至少ー个重新分布轨。
3.根据权利要求2所述的晶片结构，其中，所述至少ー个线圈绕组基本平行于所述晶片的主表面而延伸。
4.根据权利要求I所述的晶片结构，进一歩包括重构结构，所述重构结构至少部分地围绕所述晶片，其中，所述至少ー个接合盘被布置在所述重构结构上。
5.根据权利要求4所述的晶片结构，其中，所述至少ー个接合盘被布置成靠近所述晶片与所述重构结构之间的界面。
6.根据权利要求4所述的晶片结构，其中，所述晶片包括连接至所述至少一条重新分布轨的至少ー个电接触，其中，所述至少ー个电接触被布置成靠近所述晶片与所述重构结构之间的界面。
7.根据权利要求6所述的晶片结构，其中，所述至少一个感应器被设置成使得所述至少ー个感应器包围所述至少ー个电接触。
8.根据权利要求4所述的晶片结构，其中所述晶片包括连接至所述至少一个感应器的至少ー个电接触，其中，所述至少ー个电接触被布置成靠近所述晶片与所述重构结构之间的界面。
9.根据权利要求8所述的晶片结构，其中，所述至少一个感应器被设置成使得所述至少ー个感应器包围所述至少ー个电接触。
10.根据权利要求I所述的晶片结构，进一歩包括电连接至所述至少一个感应器的至少ー个附加接合盘，其中，所述至少一个感应器被设置成使得所述至少一个感应器包围所述至少一个附加接合盘。
11.根据权利要求I所述的晶片结构，包括多个接合盘和多条重新分布轨，其中，所述晶片包括多个电接触，其中，所述重新分布轨中的每个将所述多个接合盘中的ー个与所述晶片的所述多个电接触中的相应的ー个电连接，并且其中，所述至少一个感应器被设置成使得所述至少一个感应器包围所述多个接合盘、所述多条重新分布轨和所述多个电接触。
12.根据权利要求4所述的晶片结构，其中，所述至少一个感应器部分地布置在所述重构结构上并且部分地布置在所述晶片上。
13.根据权利要求4所述的晶片结构，其中，所述重构结构包括模制复合物。
14.根据权利要求4所述的晶片结构，被构造成扇出封装件。
15.ー种制造晶片结构的方法，所述方法包括 提供晶片； 形成至少ー个接合盘； 形成至少一条重新分布轨，使得所述至少一条重新分布轨将所述晶片与所述至少ー个接合盘电连接； 形成至少ー个感应器，使得所述至少一个感应器包围所述至少ー个接合盘和所述至少一条重新分布轨。
16.—种晶片结构,包括 晶片，包括电接触； 重构结构，至少部分地围绕所述晶片； 接合盘，布置在所述重构结构上； 重新分布轨，将所述接合盘与所述电接触电连接； 感应器，部分地布置在所述晶片上井部分地布置在所述重构结构上，并且包围所述电 接触、所述接合盘和所述重新分布轨。
17.根据权利要求16所述的晶片结构，其中，所述电接触被布置成靠近所述晶片与所述重构结构之间的界面。
18.根据权利要求17所述的晶片结构，其中，所述接合盘被布置成靠近所述晶片与所 述重构结构之间的界面。
19.根据权利要求16所述的晶片结构，其中，所述感应器被配置成具有至少ー个线圈绕组的线圈，其中，所述至少ー个线圈绕组包围所述电接触、所述接合盘和所述重新分布轨。
20.根据权利要求19所述的晶片结构，其中，所述至少ー个线圈绕组基本平行于所述晶片的主表面而延伸。
21.根据权利要求16所述的晶片结构，其中，所述晶片进ー步包括连接至所述感应器的附加电接触，其中，所述感应器被设置成包围所述附加电接触。
22.根据权利要求16所述的晶片结构，其中，所述晶片进ー步包括被布置在所述重构结构上的附加接合盘，其中，所述感应器被设置成包围所述附加接合盘并且电连接至所述附加接合盘。
23.根据权利要求16所述的晶片结构，被配置成嵌入晶片级球栅阵列。
24.一种晶片结构，包括曰 曰曰η， 多个接合盘；以及 至少ー个感应器，布置在所述多个接合盘中的至少两个接合盘之间，其中，所述至少一个感应器至少包括彼此基本平行延伸的第一电轨和第二电轨。
25.ー种晶片结构，包括 晶片，至少包括第一电接触和第二电接触； 多个接合盘；以及 至少ー个感应器，布置在所述多个接合盘中的至少两个接合盘之间，其中，所述至少一个感应器的第一端连接至所述晶片的第一电接触，并且所述至少一个感应器的第二端连接至所述晶片的第二电接触。
全文摘要
在不同的实施例中，可提供晶片结构。所述晶片结构可包括晶片、至少一个接合盘、将所述晶片和所述至少一个接合盘电连接的至少一个重新分布轨以及至少一个感应器，其包围所述至少一个接合盘和所述至少一个重新分布轨。
文档编号H01L23/64GK102738126SQ20121011183
公开日2012年10月17日 申请日期2012年4月16日 优先权日2011年4月15日
发明者乔治·迈尔-伯格 申请人:英飞凌科技股份有限公司