半导体器件制造方法与流程

本发明涉及一种半导体器件制造方法，特别是涉及一种有效控制金属硅化物侧向延伸以及降低源漏接触电阻的半导体器件制造方法。

背景技术：
IC集成度不断增大需要器件尺寸持续按比例缩小，然而电器工作电压有时维持不变，使得实际MOS器件内电场强度不断增大。高电场带来一系列可靠性问题，使得器件性能退化。例如，MOSFET源漏区之间的寄生串联电阻会使得等效工作电压下降，容易造成器件性能降低。一种能有效降低源漏电阻的器件结构是在衬底中利用自对准硅化工艺(SALICIDE)形成金属硅化物，通常为Ni、NiPt、NiCo、NiPtCo等镍基金属的相应硅化物。制造方法通常是在器件中栅极堆叠结构上和栅极侧墙两侧的衬底上溅射镍基金属，然后进行较低温度(例如450～550℃)的快速热退火，使得镍基金属与衬底中的硅反应形成具有较低薄膜电阻的镍基金属硅化物，并且以此直接作为器件的源漏区，从而有效降低源漏接触、寄生电阻。然而，由于镍基金属不仅位于衬底待形成源漏区的位置上还位于栅极侧墙和栅极堆叠上，以及在上述SALICIDE工艺期间执行快速热退火，上述镍基金属不仅与暴露出的衬底反应，而且还会有一部分扩散进入栅极侧墙下方，使得形成的镍基金属硅化物横向扩散、侵犯到栅极侧墙下方，甚至进入沟道区。而随着器件工艺发展到亚50nm节点，上述镍基金属硅化物的横向扩展将导致重大问题，例如增大了栅极泄漏电流、降低了器件可靠性、源漏区可能接合短路、栅极对于沟道区的控制减弱，最终造成器件失效。特别地，由于SOI顶Si层较薄，较少的Si含量可能使得金属硅化物横向扩散问题更严重。针对这种横向扩散问题，一种方案是采用两步退火法。具体地，在栅极堆叠结构和栅极侧墙两侧以及两侧的衬底上沉积镍基金属层，执行温度较低的第一退火，例如约300℃，使得镍基金属层与衬底中Si反应形成富镍相的金属硅化物，由于该第一退火温度足够低，抑制了Ni基金属的扩散，使得反应形成的富镍相金属硅化物较少延展到栅极侧墙下方、更不会突入沟道区中。剥除未反应的镍基金属层之后，执行温度较高的第二退火，例如450～500℃，使得富镍相的金属硅化物转化为具有较低电阻的镍基金属硅化物。然而在上述方法中，由于镍基金属层剥除不完全而在栅极侧墙上有残留、或者是由于富镍相镍基金属硅化物中镍基金属含量较高，在第二退火时，仍然有少量的镍基金属硅化物会突入栅极侧墙下方，严重时甚至会进入沟道区乃至连通源漏区，造成器件性能下降或者失效。综上所述，现有技术中难以完全抑制镍基金属硅化物的横向延伸，严重制约了器件性能的提高。

技术实现要素：
由上所述，本发明的目的在于提供一种能有效抑制金属硅化物横向延伸的半导体器件制造方法。为此，本发明提供了一种半导体器件制造方法，包括步骤：在衬底上形成栅极堆叠结构；在栅极堆叠结构两侧形成源漏区和栅极侧墙；在源漏区上淀积第一金属层；执行第一退火，使得第一金属层与源漏区反应，外延生长形成第一金属硅化物；在第一金属硅化物上淀积第二金属层；执行第二退火，使得第二金属层与第一金属硅化物及源漏区反应，形成第二金属硅化物。其中，栅极侧墙包括氧化物、氮化物及其组合。其中，形成源漏区和栅极侧墙的步骤进一步包括：以栅极堆叠结构为掩膜，执行第一源漏离子注入，在栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；在栅极堆叠结构两侧的衬底上形成栅极侧墙；以栅极侧墙为掩膜，执行第二源漏离子注入，在栅极侧墙两侧的衬底中形成重掺杂源漏区；退火，激活掺杂离子。其中，衬底包括体Si、SOI。其中，第一金属层和/或第二金属层为镍基金属层，包括Ni、Ni-Pt、Ni-Co、Ni-Pt-Co。其中，第一金属层中非Ni元素的总含量小于等于10％。其中，第一金属层厚度为0.5～5nm。其中，第二金属层厚度为1～100nm。其中，第一金属硅化物厚度为1～9nm。其中，第一金属硅化物包括NiSi2-y、...