一种薄膜晶体管和阵列基板及其制造方法
【专利摘要】本发明属于显示【技术领域】，特别是涉及一种薄膜晶体管和阵列基板及其制造方法。本发明的薄膜晶体管包括基板和依次覆盖在基板上的栅极、栅极绝缘层、半导体层、保护层、欧姆接触层、源电极和漏电极，其中，半导体层上方的保护层有两个过孔，过孔处的半导体层覆盖有欧姆接触层；所述源电极和漏电极通过过孔处的欧姆接触层与所述半导体层连接。本发明中的源电极和漏电极通过保护层上的过孔与半导体层连接，因此在对沟道区的欧姆接触层进行过刻时不会触及半导体层，这样就可以减小半导体层的厚度，从而提高薄膜晶体管的开关特性。本发明的阵列基板包括上述薄膜晶体管，具备上述优点；而通过本发明的阵列基板制造方法制造的阵列基板，也具备上述优点。
【专利说明】一种薄膜晶体管和阵列基板及其制造方法
【技术领域】
[0001]本发明属于显示【技术领域】，特别是涉及一种薄膜晶体管和阵列基板及其制造方法。
【背景技术】
[0002]薄膜晶体管液晶显示器(TFT-LCD)由于具有体积小、功耗低、无辐射等特点而备受关注，在平板显示领域中占据了主导地位，被广泛的应用到各行各业中。对于TFT-LCD来说，阵列基板的制造工艺决定了其产品的性能、良率和成本。为了能够有效的降低TFT-LCD的制造成本、提高良率，TFT-LCD阵列基板的制造工艺已从开始的七次掩模工艺发展到采用灰度掩模板技术的四次工艺。
[0003]现有技术中采用四次掩模工艺形成TFT-1XD阵列基板的制造方法中，薄膜晶体管(TFT)沟道形成的步骤包括:首先采用干刻或湿刻工艺刻蚀掉沟道处的金属层，再采用干刻工艺刻蚀掉沟道处的欧姆接触层，为了保证沟道处的欧姆接触层完全被去除掉，一般都需要进行过刻，刻蚀掉一部分半导体层，所以半导体层的厚度一般做的比较厚。而厚的半导体层又会使TFT的关态电流增大，从而影响TFT的开关特性。
【发明内容】
[0004](一 )要解决的技术问题
[0005]本发明要解决的技术问题是:提供一种可以克服现有技术中半导体层较厚而造成的TFT关态电流过大从而影响TFT的开关性能的薄膜晶体管和阵列基板及其制造方法。
[0006]( 二 )技术方案
[0007]为了解决上述技术问题，本发明提供一种薄膜晶体管，包括基板和依次覆盖在基板上的栅极、栅极绝缘层、半导体层、保护层、欧姆接触层、源电极和漏电极；半导体层上方的保护层有两个过孔，过孔处的半导体层覆盖有欧姆接触层；所述源电极和漏电极通过过孔处的欧姆接触层与所述半导体层连接。
[0008]进一步地，所述栅极、栅极绝缘层和半导体层的形状一致。
[0009]进一步地，所述源电极、漏电极与所述欧姆接触层的形状一致。
[0010]本发明还提供了一种包括上述任一种薄膜晶体管的阵列基板，该阵列基板还包括钝化层、像素电极、栅线和数据线，所述像素电极与所述漏电极连接，所述栅线与所述栅极连接；所述数据线与所述源电极连接。
[0011]一种制作上述阵列基板的方法，包括如下步骤:
[0012]S1、在基板上形成包括栅线、栅极、栅极绝缘层和半导体层的图形；
[0013]S2、形成保护层的图形，所述保护层在与所述半导体层相对的位置形成有两个过孔；
[0014]S3、形成包括欧姆接触层、数据线、源电极、漏电极的图形，其中，所述过孔处的半导体层上形成有欧姆接触层；所述源电极和漏电极与所述欧姆接触层连接；[0015]S4、形成钝化层的图形，其中所述钝化层包括栅线接口过孔和数据线接口过孔的图形；
[0016]S5、形成像素电极的图形。
[0017]其中，步骤SI具体包括:
[0018]S101、在基板上依次形成栅极金属薄膜、栅极绝缘层薄膜和半导体层薄膜；
[0019]S102、形成一层光刻胶；
[0020]S103、采用灰度掩模或半色调掩摸工艺进行曝光显影，使栅极区域的光刻胶完全保留，栅线区域的光刻胶部分保留，其余部分的光刻胶完全去除；
[0021]S104、经过多步刻蚀形成包括栅线、栅极、栅极绝缘层和半导体层的图形，剥离掉剩余的光刻胶。
[0022]其中，步骤S2具体包括:
[0023]S201、在完成步骤SI的基板上形成一层保护层薄膜；
[0024]S202、形成一层光刻胶；
[0025]S203、采用普通掩模工艺进行曝光显影，使保护层上过孔位置的光刻胶完全去除，其余部分的光刻胶完全保留；
[0026]S204、采用干刻工艺刻蚀掉光刻胶完全去除区域的保护层，形成保护层过孔；剥离掉剩余的光刻胶。
[0027]其中，步骤S3具体包括:
[0028]S301、在完成步骤S2的基板上连续形成掺杂半导体薄膜和漏源金属薄膜；
[0029]S302、形成一层光刻胶；
[0030]S303、采用普通掩模工艺进行曝光显影，使数据线、源电极和漏电极区域的光刻胶完全保留；其余部分的光刻胶完全去除；
[0031]S304、采用干刻工艺刻蚀掉光刻胶完全去除区域的漏源金属薄膜和掺杂半导体薄膜，形成包括欧姆接触层、数据线、源电极、漏电极的图形；剥离掉剩余的光刻胶。
[0032]其中，步骤S4具体包括:
[0033]S401、在完成步骤S3的基板上形成钝化层薄膜；
[0034]S402、形成一层光刻胶；
[0035]S403、采用普通掩模工艺进行曝光显影，使栅线接口过孔、数据线接口过孔和像素电极区域的光刻胶完全去除，其余部分的光刻胶完全保留；
[0036]S404、采用干刻工艺刻蚀掉光刻胶完全去除区域的钝化层薄膜，形成钝化层的图形，所述钝化层包括栅线接口过孔和数据线接口过孔的图形。
[0037]其中，所述步骤S5具体为:
[0038]在完成步骤S404的基板上形成一层透明导电薄膜，采用离地剥离工艺去除光刻胶，附着在光刻胶上的透明导电薄膜也一起被去除，形成像素电极的图形。
[0039](三)有益效果
[0040]上述技术方案具有如下优点:本发明的薄膜晶体管中的源电极和漏电极通过保护层上的过孔与欧姆接触层及半导体层连接，需要过刻位置的欧姆接触层下方为保护层，因此在对沟道区的欧姆接触层进行过刻时不会触及半导体层，这样就可以减小制作过程中半导体层的厚度，从而提高薄膜晶体管的开关特性。使用上述薄膜晶体管的阵列基板，必然具备上述优点。
【专利附图】
【附图说明】
[0041]图1是本发明实施例完成第一次掩模工艺后结构的示意图；
[0042]图2a是本发明实施例第一次掩模工艺中沉积栅极金属薄膜、栅极绝缘层薄膜和半导体薄膜后的示意图；
[0043]图2b是本发明实施例第一次掩模工艺中曝光显影后的示意图；
[0044]图2c是本发明实施例第一次掩模工艺中刻蚀后的示意图；
[0045]图3是本发明实施例完成第二次掩模工艺后结构示意图；
[0046]图4a是本发明实施例第二次掩模工艺中沉积保护层薄膜后的示意图；
[0047]图4b是本发明实施例第二次掩模工艺中曝光显影后的示意图；
[0048]图4c是本发明实施例第二次掩模工艺中刻蚀后的示意图；
[0049]图5是本发明实施例完成第三次掩模工艺后结构示意图；
[0050]图6a是本发明实施例第三次掩模工艺中沉积掺杂半导体薄膜后的示意图；
[0051]图6b是本发明实施例第三次掩模工艺中曝光显影后的示意图；
[0052]图6c是本发明实施例第三次掩模工艺中刻蚀后的示意图；
[0053]图7是本发明实施例完成第四次掩模工艺后结构示意图。
[0054]图8a是本发明实施例第四次掩模工艺中沉积钝化层薄膜后的示意图；
[0055]图Sb是本发明实施例第四次掩模工艺中曝光显影后的示意图；
[0056]图Sc是本发明实施例第四次掩模工艺中刻蚀后的示意图；
[0057]图8d是本发明实施例第四次掩模工艺中沉积透明导电薄膜后的示意图；
[0058]其中，1:基板；2:栅极；3:栅极绝缘层；4:半导体层；5:保护层；6:欧姆接触层；7:源电极；8:漏电极；9:钝化层；10:像素电极；11:过孔；100:透明导电薄膜；101:光刻胶完全保留区域；103:光刻胶完全去除区域；200:栅极金属薄膜；300:栅绝缘层薄膜；400:半导体层薄膜；500:保护层薄膜；600:掺杂半导体薄膜；700:漏源金属薄膜；900:钝化层薄膜。
【具体实施方式】
[0059]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0060]实施例一
[0061]本实施例提供一种薄膜晶体管，其结构如图5所示。基板I (如玻璃基板或塑料基板等)上依次覆盖有栅极2、栅极绝缘层3、半导体层4、保护层5、欧姆接触层6、源电极7和漏电极8。半导体层4上方的保护层5上有两个过孔11 (如图3所示)，掺杂半导体在过孔11处的半导体层4上形成欧姆接触层6 ;源电极7和漏电极8通过过孔11处的欧姆接触层6与半导体层4连接。
[0062]优选地，如图5所示，栅极2、栅极绝缘层3和半导体层4的形状一致。此时，栅极
2、栅极绝缘层3和半导体层4可以在一次构图工艺(掩摸工艺)中形成，有利于节省工艺时间和工艺成本。当然，栅极、栅极绝缘层和半导体层的形状也可以不一致，此时将需要通过多次构图工艺实现。
[0063]优选地，源电极7、漏电极8与欧姆接触层6的形状一致。此时，源电极7、漏电极8与欧姆接触层6可以在一次构图工艺(掩摸工艺)中形成，有利于节省工艺时间和工艺成本。当然，源电极7、漏电极8与欧姆接触层6的形状也可以不一致，此时将需要通过多次构图工艺实现。
[0064]实施例二
[0065]本实施例提供一种阵列基板，其包括实施例一所述的薄膜晶体管。除薄膜晶体管之外，还包括钝化层、像素电极、栅线和数据线，像素电极与薄膜晶体管的漏电极连接，栅线与薄膜晶体管的栅极连接；数据线与薄膜晶体管的源电极连接。
[0066]具体而言，本实施例的一种阵列基板的结构，如图7所示。基板I (如玻璃基板或塑料基板等)上依次覆盖有栅极2、栅极绝缘层3、半导体层4、保护层5、欧姆接触层6、源电极7、漏电极8、钝化层9和像素电极10。半导体层4上方的保护层5上有两个过孔11 (如图3所示)，掺杂半导体在过孔11处的半导体层4上形成欧姆接触层6 ;源电极7和漏电极8通过过孔11位置处的欧姆接触层6与半导体层4连接。像素电极10与漏电极8连接。
[0067]其中，像素电极10与漏电极8的连接方式，可以为像素电极10直接覆盖在保护层和漏电极8上并与漏电极8连接(如图7所示)；也可以为通过钝化层9上的过孔与漏电极8连接；或采用其他可行的方式。
[0068]本发明实施例米用的薄膜晶体管，可以为实施例一所述的任意一种。为描述方便，图7中并未示出栅线、数据线等图形。
[0069]实施例三
[0070]本实施例提供制造实施例二所述的阵列基板的方法，具体工艺步骤如下:
[0071]S1、在基板上形成包括栅线、栅极、栅极绝缘层和半导体层的图形；
[0072]S2、形成保护层的图形，所述保护层在与所述半导体层相对的位置形成有两个过孔；
[0073]S3、形成包括欧姆接触层、数据线、源电极、漏电极的图形，其中，所述过孔处的半导体层上形成有欧姆接触层；所述源电极和漏电极与所述欧姆接触层连接；
[0074]S4、形成钝化层的图形，其中所述钝化层包括栅线接口过孔和数据线接口过孔的图形；
[0075]S5、形成像素电极的图形。
[0076]本发明实施例中，步骤S1-S5的各个步骤，均可以根据实际需要选取相应的具体实现方法来完成，在此不作限定。
[0077]下面，以一种采用四次掩模工艺完成上述制造过程的【具体实施方式】为例对本发明实施例上述工艺步骤进行说明。本实施例采用四次掩模工艺制作包括上述实施例中薄膜晶体管的阵列基板，具体制造工艺步骤的示意图如图1至图8d所示:
[0078]S1、在基板上形成包括栅线、栅极、栅极绝缘层和半导体层的图形。
[0079]图1是本发明实施例完成第一次掩模工艺后的结构示意图。具体工艺制作方法如下:
[0080]S101、在基板上依次形成栅极金属薄膜、栅极绝缘层薄膜和半导体层薄膜。比如，具体实现方式可以为:在玻璃基板I上采用磁控溅射方法沉积一层厚度为1000人?7000人的栅极金属薄膜200之后，再采用等离子体增强化学气相沉积(PECVD)方法依次沉积厚度为1000人~6000人的栅极绝缘层薄膜300和厚度为400人?1500人的半导体层薄膜400，
如图2a所示。其中栅极金属薄膜200可以采用钥、铝、铝镍合金、钥钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构，栅极绝缘层薄膜300可以采用氮化硅，氧化硅或氮氧化硅等，半导体层薄膜400可以采用非晶硅等；
[0081]S102、在完成步骤SlOl的玻璃基板上旋涂一层光刻胶；也可采用其他方式形成光刻胶。
[0082]S103、第一次掩模工艺:采用半色调或灰色调掩模板进行曝光显影，使光刻胶形成光刻胶完全保留区域101、光刻胶部分保留区域和光刻胶完全去除区域103，光刻胶完全保留区域101对应栅极区域，光刻胶部分保留区域对应栅线区域(附图中未显示栅线区域以及与栅线区域对应的光刻胶部分保留区域)，光刻胶完全去除区域103对应上述区域之外的区域；显影处理后，光刻胶完全保留区域101的光刻胶没有变化，光刻胶部分保留区域的光刻胶变薄，光刻胶完全去除区域103的光刻胶被完全去除，如图2b所示；
[0083]S104、经过多步刻蚀形成包括栅线、栅极、栅极绝缘层和半导体层的图形，剥离掉剩余的光刻胶。比如，具体实现方式可以为:采用干刻工艺依次刻蚀掉光刻胶完全去除区域103的半导体层薄膜400和栅极绝缘层薄膜300，再采用湿刻工艺刻蚀掉暴漏出来的栅极金属薄膜200，如图2c所示。灰化处理后，光刻胶完全保留区域101的光刻胶变薄，光刻胶部分保留区域的光刻胶被完全去除，采用干刻工艺依次刻蚀掉光刻胶部分保留区域的半导体层薄膜400和栅极绝缘层薄膜300。剥离光刻胶后，形成栅线(图中未显示)、栅极2、栅极绝缘层3和半导体层4的图形，如图1所示。
[0084]S2、形成保护层的图形，所述保护层在与所述半导体层相对的位置形成有两个过孔。
[0085]图3是本发明实施例完成第二次掩模工艺后结构示意图，具体工艺制作方法如下:
[0086]S201、在完成步骤SI的基板上形成一层保护层薄膜。比如，具体实现方式可以为:在完成步骤S104的基板上采用PECVD方法沉积一层厚度为1000人?6000人的保护层薄膜500，如图4a所示。其中保护层薄膜500可以采用氮化硅，氧化硅或氮氧化硅等；
[0087]S202、形成一层光刻胶。比如，在完成步骤S201的玻璃基板上旋涂一层光刻胶；
[0088]S203、采用普通掩模工艺进行曝光显影，使保护层上过孔位置的光刻胶完全去除，其余部分的光刻胶完全保留。比如，具体实现方式可以为，采用普通掩模工艺，使光刻胶形成光刻胶完全保留区域101和光刻胶完全去除区域103，光刻胶完全去除区域103对应保护层过孔区域，光刻胶完全保留区域101对应上述图形之外的区域，显影处理后，光刻胶完全保留区域101的光刻胶没有变化，光刻胶完全去除区域103的光刻胶被完全去除，如图4b所示；
[0089]S204、采用干刻工艺刻蚀掉光刻胶完全去除区域103的保护层薄膜500，如图4c所示；
[0090]剥离光刻胶后，形成保护层过孔11，如图3所示。
[0091]S3、形成包括欧姆接触层、数据线、源电极、漏电极的图形，其中，所述过孔处的半导体层上形成有欧姆接触层；所述源电极和漏电极与所述欧姆接触层连接。[0092]图5是本发明实施例完成第三次掩模工艺后结构示意图，具体工艺制作方法如下:
[0093]S301、在完成步骤S2的基板上连续形成掺杂半导体薄膜和漏源金属薄膜。比如，具体实现方式可以为:在完成步骤S204的基板上采用PECVD方法沉积一层厚度为400人?1000人的掺杂半导体薄膜600后，再采用磁控溅射方法沉积一层厚度为1000人?7000人的漏源金属薄膜700，如图6a所示，其中漏源金属薄膜7OO可以采用钥、铝、铝镍合金、钥钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构；
[0094]S302、在完成步骤S301的玻璃基板上旋涂一层光刻胶；
[0095]S303、采用普通掩模工艺进行曝光显影，使数据线、源电极和漏电极区域的光刻胶完全保留；其余部分的光刻胶完全去除。比如，具体实现方式可以为:采用普通掩模工艺，使光刻胶形成光刻胶完全保留区域101和光刻胶完全去除区域103，光刻胶完全保留区域101对应数据线、源电极和漏电极区域，光刻胶完全去除区域103对应上述图形之外的区域，显影处理后，光刻胶完全保留区域101的光刻胶没有变化，光刻胶完全去除区域103的光刻胶被完全去除，如图6b所示；
[0096]S304、采用干刻工艺刻蚀掉光刻胶完全去除区域103的漏源金属薄膜700和掺杂半导体薄膜600，如图6c所示；
[0097]剥离光刻胶后，形成欧姆接触层6、数据线(图中未显示)、源电极7、漏电极8，如图5所示。
[0098]S4、形成钝化层的图形，其中所述钝化层包括栅线接口过孔和数据线接口过孔的图形。
[0099]图7是本发明实施例完成第四次掩模工艺后结构示意图，具体工艺制作方法如下:
[0100]S401、在完成步骤S3的基板上形成钝化层薄膜。比如，具体实现方式可以为:在完成步骤S3O4的基板上采用PECVD方法沉积一层厚度为1000人?6000人的钝化层薄膜900，如图8a所示。其中钝化层薄膜900可以采用氮化硅，氧化硅或氮氧化硅等；
[0101]S402、在完成步骤401的玻璃基板上旋涂一层光刻胶；
[0102]S403、采用普通掩模工艺进行曝光显影，使栅线接口过孔、数据线接口过孔和像素电极区域的光刻胶完全去除，其余部分的光刻胶完全保留。比如，具体的实现方式可以为:采用普通掩模工艺，使光刻胶形成光刻胶完全保留区域101和光刻胶完全去除区域103，光刻胶完全去除区域103对应栅线接口过孔、数据线接口过孔和像素电极区域，光刻胶完全保留区域101对应上述图形之外的区域，显影处理后，光刻胶完全保留区域101的光刻胶没有变化，光刻胶完全去除区域103的光刻胶被完全去除，如图8b所示；
[0103]S404、采用干刻工艺刻蚀掉光刻胶完全去除区域103的钝化层薄膜900，形成钝化层图形、栅线接口过孔和数据线接口过孔，如图8c所示；本步骤保留剩余的光刻胶。
[0104]S5、形成像素电极的图形。
[0105]在完成步骤S404的基板上采用磁控溅射方法沉积一层厚度为?IGGG人的透明导电薄膜100，如图8d所示，其中透明导电薄膜100可以采用氧化铟锡(ΙΤ0)、氧化铟锌(IZO)或氧化铝锌等材料，采用离地剥离工艺去除步骤S404剩余的光刻胶，附着在光刻胶上的透明导电薄膜也一起被去除，形成像素电极10图形，像素电极10与漏电极8连接。[0106]即完成上述实施例薄膜晶体管阵列基板的制作。
[0107]本实施例中步骤SlOl?S104采用灰度掩模工艺，通过一次掩模工艺在基板上行成了栅线、栅极、栅极绝缘层和半导体层的图形。如果不考虑制作成本，当然也可以通过多次掩模工艺依次形成栅线、栅极、栅极绝缘层和半导体层的图形。虽然这样做会增加工艺复杂性、提高制作成本，但依然可以制作出本发明的薄膜晶体管阵列基板结构。
[0108]本发明的薄膜晶体管中的源电极和漏电极通过保护层上的过孔与欧姆接触层及半导体层连接，需要过刻位置的欧姆接触层下方为保护层，因此在对沟道区的欧姆接触层进行过刻时不会触及半导体层，这样就可以减小半导体层的厚度，从而提高薄膜晶体管的开关特性。本发明中使用上述薄膜晶体管的阵列基板以及通过本发明的阵列基板制造方法制造的阵列基板，也具备上述优点。
[0109]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
【权利要求】
1.一种薄膜晶体管，包括基板和依次覆盖在基板上的栅极、栅极绝缘层、半导体层、保护层、欧姆接触层、源电极和漏电极，其特征在于，半导体层上方的保护层有两个过孔，过孔处的半导体层覆盖有欧姆接触层；所述源电极和漏电极通过过孔处的欧姆接触层与所述半导体层连接。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极、栅极绝缘层和半导体层的形状一致。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，所述源电极、漏电极与所述欧姆接触层的形状一致。
4.一种阵列基板，其特征在于，包括如权利要求1~3任一项所述的薄膜晶体管，还包括钝化层、像素电极、栅线和数据线，所述像素电极与所述漏电极连接，所述栅线与所述栅极连接；所述数据线与所述源电极连接。
5. 一种阵列基板的制造方法，其特征在于，包括如下步骤: S1、在基板上形成包括栅线、栅极、栅极绝缘层和半导体层的图形； S2、形成保护层的图形，所述保护层在与所述半导体层相对的位置形成有两个过孔； S3、形成包括欧姆接触层、数据线、源电极、漏电极的图形，其中，所述过孔处的半导体层上形成有欧姆接触层；所述源电极和漏电极与所述欧姆接触层连接； S4、形成钝化层的图形，其中所述钝化层包括栅线接口过孔和数据线接口过孔的图形； S5、形成像素电极的图形。
6.如权利要求5所述的阵列基板的制造方法，其特征在于，所述步骤SI具体包括: S101、在基板上依次形成栅极金属薄膜、栅极绝缘层薄膜和半导体层薄膜； S102、形成一层光刻胶； S103、采用灰度掩模或半色调掩摸工艺进行曝光显影，使栅极区域的光刻胶完全保留，栅线区域的光刻胶部分保留，其余部分的光刻胶完全去除； 5104、经过多步刻蚀形成包括栅线、栅极、栅极绝缘层和半导体层的图形，剥离掉剩余的光刻胶。
7.如权利要求5所述的阵列基板的制造方法，其特征在于，所述步骤S2具体包括: S201、在完成步骤SI的基板上形成一层保护层薄膜； S202、形成一层光刻胶； S203、采用普通掩模工艺进行曝光显影，使保护层上过孔位置的光刻胶完全去除，其余部分的光刻胶完全保留； S204、采用干刻工艺刻蚀掉光刻胶完全去除区域的保护层，形成保护层过孔；剥离掉剩余的光刻胶。
8.如权利要求5所述的阵列基板的制造方法，其特征在于，所述步骤S3具体包括: S301、在完成步骤S2的基板上连续形成掺杂半导体薄膜和漏源金属薄膜； S302、形成一层光刻胶； S303、采用普通掩模工艺进行曝光显影，使数据线、源电极和漏电极区域的光刻胶完全保留；其余部分的光刻胶完全去除； S304、采用干刻工艺刻蚀掉光刻胶完全去除区域的漏源金属薄膜和掺杂半导体薄膜，形成包括欧姆接触层、数据线、源电极、漏电极的图形；剥离掉剩余的光刻胶。
9.如权利要求5所述的阵列基板的制造方法，其特征在于，所述步骤S4具体包括: S401、在完成步骤S3的基板上形成钝化层薄膜； S402、形成一层光刻胶； S403、采用普通掩模工艺进行曝光显影，使栅线接口过孔、数据线接口过孔和像素电极区域的光刻胶完全去除，其余部分的光刻胶完全保留； S404、采用干刻工艺刻蚀掉光刻胶完全去除区域的钝化层薄膜，形成钝化层的图形，所述钝化层包括栅线接口过孔和数据线接口过孔的图形。
10.如权利要求9所述的阵列基板的制造方法，其特征在于，所述步骤S5具体为: 在完成步骤S404的基板上形成一层透明导电薄膜，采用离地剥离工艺去除光刻胶，附着在光刻胶上的透明导电薄膜也一起被去除，形成像素电极的图形。
【文档编号】H01L29/45GK103489918SQ201210189705
【公开日】2014年1月1日 申请日期:2012年6月8日 优先权日:2012年6月8日
【发明者】孙双 申请人:京东方科技集团股份有限公司