专利名称：一种双漏极型cmos磁场感应晶体管及其制作方法
技术领域：
本发明涉及ー种CMOS磁场传感器晶体管，特别涉及ー种双漏极型磁场感应晶体管结构的CMOS磁场传感器晶体管及其制作方法。
背景技术：
霍尔效应已广泛用于磁场传感器的设计，特别是与标准CMOSエ艺的集成。目前常见的ー种做法是使用CMOS霍尔盘结构，即让偏置电流通过ー块方形半导体材料(如N阱电阻)，当有磁场垂直加在半导体表面时，半导体两侧会产生电压差，从而实现了对磁场的感应。但是通常为获得较大的磁场感应灵敏度，CMOS霍尔盘需要提供较大的偏置电流，因此功耗比较大。除此之外，霍尔盘结构较为复杂，不利于大規模磁场感应阵列系统的实现。
发明内容
·
为了解决上述技术问题，本发明提供ー种可用于大規模CMOSエ艺的双漏极型磁场感应晶体管及其制作方法。本发明解决上述技术问题的技术方案是ー种CMOS双漏极型磁场感应晶体管，包括P型衬底，两个η+漏极掺杂区，η+源极掺杂区，多晶硅栅扱，ニ氧化硅氧化层，先在P型衬底上生成ニ氧化硅氧化层和多晶硅栅极，然后在多晶硅栅极两侧分别生成源极η+重掺杂区和漏极η+重掺杂区，其中漏极η+重掺杂区分为两个相同区域，中间间隔距离d。ー种双漏极型CMOS磁场感应晶体管的制作方法，包括以下步骤
1)在P型衬底上生长ー层ニ氧化硅层；
2)利用多晶光刻掩膜版制作多晶硅栅极；
3)在多晶硅栅极两侧制作源极和漏极，并用光刻技术去除源极和漏极扩散窗口上的ニ氧化硅；
4)利用η+掺杂区淹膜版制作源极和漏极η+掺杂区；
5)在多晶硅栅极以及源极和漏极η+掺杂区上生成接触孔，并镀上ー层金属膜；
6)在金属膜上刻出栅极、源极和漏极的电扱。由于采用上述技术方案，本发明的有益效果是(I)这种CMOS磁场感应晶体管与标准CMOS晶体管几乎完全相同，ニ种的差别仅仅在于CMOS磁场感应晶体管的漏极被分为相互独立的两个区域，因此此种CMOS磁场感应晶体管可在标准CMOSエ艺上进行设计制造，为高密度集成化的磁敏传感器系统提供了一种简便可行的方案。(2)在磁场中对双漏极磁场感应晶体管的源极施加偏置电流，由于霍尔效应，两个相互独立的漏极会接收到大小不等的电流，这ー电流差正比于磁感应强度，从而方便地实现了对磁场的感应。
下面结合附图和实施例对本发明作进ー步的详细说明。
图I为本发明的等轴测视图。
图2为本发明的结构示意图。图3为没有磁场施加在晶体管上时本发明的磁场感应原理不意图。图4为磁场施加在晶体管上时本发明的磁场感应原理不意图。
具体实施例方式如图1、2所示，本发明的CMOS双漏极型磁场感应晶体管包括P型衬底105，两个η+漏极掺杂区103、104，η+源极掺杂区102，多晶硅栅极101，ニ氧化硅氧化层106，金属接触孔107。先在P型衬底上生成ニ氧化硅氧化层和多晶硅栅极，然后在多晶硅栅极两侧分别生成源极η+重掺杂区和漏极η+重掺杂区，其中漏极η+重掺杂区分为两个相同区域，中间
间隔一定距离。
CMOS双漏极型磁场感应晶体管的具体制作过程，叙述如下
(1)在P型衬底105上生长ー层ニ氧化硅层106；
(2)用光刻技术去除源极η+掺杂区102和漏极η+掺杂区103和104扩散窗口上的ニ氧化硅；
(3)利用多晶光刻掩膜版制作多晶硅栅极101；
(4)利用η+掺杂区淹膜版制作源极η+掺杂区102和漏极η+掺杂区103和104；
(5)在多晶硅栅极101以及源极η+掺杂区102和漏极η+掺杂区103，104上生成接触孔，并镀上ー层金属膜；
(6)在金属膜上刻出栅极、源极和漏极的电扱。如图3、4所示,ー种双漏极型CMOS磁场感应晶体管,包括多晶娃栅极201,源极η+掺杂区202,第一个漏极η+掺杂区203,第二个漏极η+掺杂区204。偏置电流从源极η+掺杂区202流入，恒定的偏置电压施加到多晶硅栅极201上。当没有磁场施加在晶体管上吋，如图3所示，电流将均匀的分别从两个漏极η+掺杂区203和204流出，因此等效的磁场感应电流差为零。当有磁场施加到晶体管上时，如图4所示，在洛伦茨力作用下，在多晶硅栅极201下方所形成的导电沟道中，载流子的运动方向发生偏移，因此此时从源极η+掺杂区202流入的电流会在两个漏极η+掺杂区203和204流出时发生变化，从漏极η+掺杂区204流出的电流会逐渐増大，从漏极η+掺杂区203流出的电流会逐渐減少，这两路发生变化的电流所形成的电流差与所施加的磁场强度成正比，从而有效的实现了对磁场的感应。其中多晶硅栅极201的长度L，源极η+掺杂区202的宽度W，以及两个漏极η+掺杂区203和204的间距d对晶体管的磁场感应灵敏度起关键影响，为获得最大化的磁场感应灵敏度，W，L和d的取值量级分别为100um，100um和10um。
权利要求
1.ー种双漏极型CMOS磁场感应晶体管，其特征在于包括P型衬底，两个η+漏极掺杂区，η+源极掺杂区，多晶硅栅极，ニ氧化硅氧化层，先在P型衬底上生成ニ氧化硅氧化层和多晶硅栅极，然后在多晶硅栅极两侧分别生成源极η+重掺杂区和漏极η+重掺杂区，以及ρ+衬底接触掺杂区，多晶硅栅极的长度为L，源极η+重掺杂区的宽度为W，其中漏极η+重掺杂区分为两个相同区域，中间间隔为d。
2.根据权利要求I所述的双漏极型CMOS磁场感应晶体管，其特征在于W、L和d的取值分别为 100um、100um 和 10um。
3.ー种双漏极型CMOS磁场感应晶体管的制作方法，包括以下步骤 1)在P型衬底上生长ー层ニ氧化硅层； 2)利用多晶光刻掩膜版制作多晶硅栅极； 3)在多晶硅栅极两侧制作源极和漏极，并用光刻技术去除源极和漏极扩散窗口上的ニ氧化硅； 4)分别利用η+掺杂区和ρ+掺杂区淹膜版制作源极和漏极η+掺杂区以及ρ+衬底接触掺杂区； 5)在多晶硅栅扱，源极和漏极η+掺杂区以及ρ+衬底接触掺杂区上生成接触孔，并镀上ー层金属膜; 6)在金属膜上刻出栅极、源极和漏极的电扱。
全文摘要
本发明公开了一种双漏极型CMOS磁场感应晶体管及其制作方法，包括P型衬底，两个n+漏极掺杂区，n+源极掺杂区，p+衬底接触掺杂区，多晶硅栅极，二氧化硅氧化层，先在P型衬底上生成二氧化硅氧化层和多晶硅栅极，然后在多晶硅栅极两侧分别生成源极n+重掺杂区和漏极n+重掺杂区以及p+衬底接触掺杂区，其中漏极n+重掺杂区分为两个相同区域，中间间隔一定距离。这种双漏极结构可利用磁场对晶体管下方形成的反型层中载流子的作用来实现对磁场的感应，与标准CMOS工艺完全兼容，同时相比霍尔盘结构的磁传感器有更低的功耗。
文档编号H01L21/82GK102683377SQ20121019750
公开日2012年9月19日 申请日期2012年6月15日 优先权日2012年6月15日
发明者郭晓雷, 金湘亮 申请人:湖南追日光电科技有限公司