专利名称：一种高密度亚微米高压bcd半导体器件及其工艺方法
技术领域：
本发明涉及半导体制造工艺领域，尤其涉及一种高密度亚微米高压B⑶半导体器件及其工艺方法。
背景技术：
B⑶是一种单片集成工艺技术，这种技术能够在 同一芯片上制作双极型晶体管(Bipolar Junction Transistor), CMOS和DMOS器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成进了开关速度很快的DMOS功率器件。由于DMOS同时具有高速高耐压特性，因而用BCD工艺制造的电源管理芯片能工作在高压和较高的频率下，是制造高性能开关电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。BCD工艺的主要应用领域为电源管理(电源和电池控制)、显示驱动，汽车电子、工业控制等领域。由于BCD工艺的应用领域的不断扩大，对BCD工艺的要求也越来越高，其中，不断提高BCD工艺的集成密度是BCD技术发展的重要的方向。由于目前应用市场对高压IC有了越来越多的功能需求，如多种控制功能集成，变频，过压/过流/过热保护，智能自检/恢复等等，高压IC中的低压逻辑部分的面积也变得越来越大，对高压BCD工艺的集成密度也提出了很高的要求，即高压，同时满足小尺寸高密度，该要求成为BCD工艺技术新方向。因此，如何形成高密度亚微米高压的BCD半导体器件成为亟待解决的问题。
发明内容
本发明所要解决的技术问题是提供了一种高密度亚微米高压BCD半导体工艺方法及其集成器件，以解决应用市场对高压IC越来越多的功能需求的问题。为了解决上述技术问题，本发明提供了一种高密度亚微米高压BCD半导体工艺集成的器件，该器件包括超高压LDMOS、中压NLDMOS、中压FDPMOS、高压JFET、低压NMOS、低压PM0S、齐纳二极管、多晶电阻、PIP电容、双极晶体管NPN管以及双极晶体管PNP管，所述高密度亚微米高压BCD半导体器件直接做在P型衬底上，所述超高压LDMOS的源极和栅极沿漏极中心对称。进一步地，所述超高压LDM0S1的P型衬底上覆盖有高压厚场氧化层以及低压场氧层，所述高压厚场氧化层上覆盖有多晶场板，所述低压场氧层上部分覆盖有所述多晶场板以及多晶栅极。进一步地，所述中压NLDM0S2包括P型体区以及N型源漏区，所述P型体区以及N型源漏区均在线形掺杂N阱内，所述P型体区内具有P型源漏区，所述N型源漏区下具有N型轻掺杂漏区。进一步地，所述中压FDPM0S3具有两个所述P型体区，所述P型体区在线形掺杂N阱内，所述P型体区内包括所述P型源漏区以及部分低压场氧化层，两个所述低压场氧化层之间覆盖有多晶栅极。进一步地，所述中压NLDMOS与所述中压FDPMOS之间具有P型深隔离结构。进一步地，所述高压JFET具有的N型源漏区作为源极、P型体区形成的栅极以及N型源漏区形成的漏极均在线形掺杂N阱内，所述P型体区形成的栅极由P型源漏区引出并与N型源漏区形成的漏极之间具有高压厚场氧化层，所述高压厚场氧上覆盖有所述多晶场板。进一步地，所述中压FDPMOS与所述高压JFET之间具有所述P型深隔离结构。进一步地，所述低压NMOS与所述低压PMOS之间具有所述低压场氧化层104。进一步地，所述多晶电阻以及所述PIP电容均在所述高压厚场氧化层上。进一步地，所述双极晶体管NPN管以及所述双极晶体管PNP管之间具有所述P型 深隔离结构，并且所述P型深隔离结构上覆盖有所述高压厚场氧化层。本发明还提供了一种制造高密度亚微米高压B⑶半导体器件的工艺方法，包括如下步骤在P型硅衬底上形成N阱；在P型硅衬底上形成P型深隔离结构；形成小角度高压厚场氧化层；形成低压场氧化层；形成高压栅极；形成高压P型体区，用高压栅极自对准形成高压LDMOS体区；形成低压CMOS的P阱，做所述低压CMOS的P阱的光刻，注入形成低压NMOS的P阱；形成低压栅极；形成N型轻掺杂漏区；形成P型轻掺杂漏区；形成N型源漏区；形成P型源漏区；形成硅化钛硅化物阻挡区；形成接触孔；形成第一层金属；形成金属互连通孔；形成顶层金属。进一步地，高压LDMOS区域光刻图形采用不等宽不等间距的N阱光刻胶线条，推进后形成由漏端有浓到淡的线形变掺杂N阱。进一步地，在P型硅衬底上形成P型深隔离结构的工艺包括做PISO光刻，注入硼，去胶以及热扩散推进。进一步地，形成小角度高压厚场氧化层的工艺包括做厚场氧FOD光刻，湿法刻蚀氧化层，去胶。进一步地,使用LOCOS工艺形成低压场氧化层。本发明提供的高密度亚微米高压BCD半导体器件提高了高压器件的集成密度，与小尺寸的低压部分一起构成一种高性能、低成本的高压集成芯片制造工艺。本发明提供的超高压BCD工艺，采用了阶梯场板和线形掺杂技术，可减低单位面积导通电阻，能够进一步提高高压器件的集成密度。
图Ia是本发明实施例提供的高密度亚微米高压BCD半导体器件中的超高压LDMOS剖面结构示意图；图Ib是本发明实施例提供的高密度亚微米高压BCD半导体器件中的中压NLDM0S2、中压FDPM0S3以及高压JFET4的剖面结构示意图；图Ic是本发明实施例提供的高密度亚微米高压B⑶半导体器件中的低压NM0S5、低压PM0S6、齐纳二极管7、多晶电阻8以及PIP电容9的剖面结构示意图；图Id是本发明实施例提供的高密度亚微米高压BCD半导体器件中的双极晶体管NPN管10以及双极晶体管PNP管11的剖面结构示意图2是本发明实施例提供的制造高密度亚微米高压BCD半导体器件的工艺方法步骤的流程模块示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的一种高密度亚微米高压BCD半导体器件及其工艺方法作进一步详 细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本发明的核心思想在于，本发明提供的高密度亚微米高压BCD半导体工艺提高了高压器件的集成密度，与小尺寸的低压部分一起构成一种高性能,低成本的高压集成芯片制造工艺。本发明提供的超高压B⑶工艺，采用了阶梯场板和线形掺杂技术，可减低单位面积导通电阻，能够进一步提高高压器件的集成密度。图Ia是本发明实施例提供的高密度亚微米高压BCD半导体器件中的超高压LDMOS剖面结构示意图；图Ib是本发明实施例提供的高密度亚微米高压BCD半导体器件中的中压NLDM0S2、中压FDPM0S3以及高压JFET4的剖面结构示意图；图Ic是本发明实施例提供的高密度亚微米高压BCD半导体器件中的低压NM0S5、低压PM0S6、齐纳二极管7、多晶电阻8以及PIP电容9的剖面结构示意图；图Id是本发明实施例提供的高密度亚微米高压BCD半导体器件中的双极晶体管NPN管10以及双极晶体管PNP管11的剖面结构示意图。参照图la、图lb、图Ic以及图ld，提供一种高密度亚微米高压B⑶半导体器件，该器件包括超高压LDMOSI、中压NLDM0S2、中压FDPM0S3、高压JFET4、低压NM0S5、低压PM0S6、齐纳二极管
7、多晶电阻8、PIP电容9、双极晶体管NPN管10以及双极晶体管PNP管11，所述高密度亚微米高压BCD半导体器件直接做在P型衬底101上，所述超高压LDMOSl的源极和栅极沿漏极中心对称。参照图la，所述超高压LDMOSl的P型衬底101上覆盖有高压厚场氧化层103以及低压场氧层104，所述高压厚场氧化层103上覆盖有多晶场板106，所述低压场氧层104上部分覆盖有所述多晶场板106以及多晶栅极105。具体地，所述超高压LDMOS I的P型衬底101内具有线形掺杂N阱102，在线形掺杂N阱102内包括P型体区107以及多晶栅极105，所述P型体区107内具有N型源漏区108以及P型源漏区110，线形掺杂N阱102内的所述多晶栅极105下方具有N型轻掺杂漏区 109。参照图lb，所述中压NLDM0S2包括P型体区107以及N型源漏区108，所述P型体区107以及N型源漏区108均在线形掺杂N阱102内，所述P型体区107内具有P型源漏区110，所述N型源漏区108下具有N型轻掺杂漏区109，在所述N型源漏区108与所述P型源漏区110之间具有低压场氧层104，所述低压场氧层104上覆盖有部分多晶栅极105 ；所述中压FDPM0S3具有两个所述P型体区107，所述P型体区107在线形掺杂N阱102内，所述P型体区107内包括所述P型源漏区110以及部分低压场氧化层104，两个所述低压场氧化层104之间覆盖有多晶栅极105 ；所述高压JFET4具有的N型源漏区108作为源极、P型体区107形成的栅极以及N型源漏区108形成的漏极均在线形掺杂N阱102内，所述P型体区107形成的栅极由P型源漏区Iio引出并与N型源漏区108形成的漏极之间具有高压厚场氧化层103，所述高压厚场氧103上覆盖有所述多晶场板106。在本实施例中，所述中压NLDM0S2与所述中压FDPM0S3之间具有P型深隔离结构116，所述中压FDPM0S3与所述高压JFET4之间也具有所述P型深隔离结构116。参照图lc，所述低压NM0S5与所述低压PM0S6之间具有所述低压场氧化层104，低压NM0S5的P型衬底101内具有线形掺杂N阱102，在线形掺杂N阱102内具有P型轻掺杂漏区111，所述P型轻掺杂漏区111具有P型源漏区110 ;低压PM0S6的P型衬底101中具有N型源漏区108，在N型源漏区108下具有N型轻掺杂漏区109 ；齐纳二极管7具有三个相互交叠的P型深隔离结构116，中间的P型深隔离结构116内具有N型源漏区108，两边的P型深隔离结构116内具有P型源漏区110 ；
多晶电阻8以及PIP电容9均在所述高压厚场氧化层103上，在本实施例中，高压厚场氧化层103覆盖在P型衬底101上。参照图Id,所述双极晶体管NPN管10以及所述双极晶体管PNP管11之间具有所述P型深隔离结构116，并且所述P型深隔离结构116上覆盖有所述高压厚场氧化层103。具体地，双极晶体管NPN管10的P型衬底101内具有线形掺杂N阱102，在线形掺杂N阱102内具有P型体区107，在P型体区107内具有N型源漏区108以及部分P型源漏区110，在线形掺杂N阱102内、P型体区107外还具有N型源漏区108，所述N型源漏区108与另一部分的P型源漏区110之间具有低压场氧层104 ；双极晶体管PNP管11的P型衬底101内具有线形掺杂N阱102，线形掺杂N阱102内具有多个N型源漏区108以及多个P型源漏区110，在N型源漏区108与P型源漏区110之间具有低压场氧层104，在两个P型源漏区110之间具有多晶栅极105，其中，多晶栅极105位于P型衬底101上。图2是本发明实施例提供的制造高密度亚微米高压BCD半导体器件的工艺方法步骤的流程模块示意图。参照图2，本发明实施例还提供了一种制造高密度亚微米高压BCD半导体器件的工艺方法，包括如下步骤S201、在P型硅衬底上形成N阱；形成N阱的主要工艺为做HNW光刻，注入磷，去胶，热扩散推进。在本实施例中，高压LDMOS区域光刻图形采用不等宽不等间距的N阱光刻胶线条，推进后形成由漏端有浓到淡的线形变掺杂N阱，以提高高压LDMOS耐压与导通电阻等电性能。S202、在P型硅衬底上形成P型深隔离结构；在P型硅衬底上形成P型深隔离结构的工艺包括做PISO光刻，注入硼，去胶以及热扩散推进。S203、形成小角度高压厚场氧化层；形成小角度高压厚场氧化层的工艺包括做FOD光刻，湿法刻蚀氧化层，去胶。S204、形成低压场氧化层；在本实施例中，使用LOCOS工艺形成低压场氧化层，主要工艺为生长薄垫氧化层，淀积氮化硅，做ACT光刻，刻蚀垫氧和氮化硅，去胶，然后热生长形成低压场氧，去掉垫氧和氮化娃。S205、形成高压栅极；该工艺主要为热生长高压栅氧化层，淀积多晶硅，掺杂，做多晶硅光刻，刻蚀形成高压多晶硅栅极。S206、形成高压P型体区，用高压栅极自对准形成高压LDMOS体区；形成高压P型体区的工艺主要为做PBD光刻，注入，热推进。S207、形成低压CMOS的P讲，做所述低压CMOS的P阱的光刻，注入形成低压NMOS的P阱；形成低压CMOS的P阱的工艺为对PMOS区域已有的N阱进行调节阈值，穿通等的注入。S208、形成低压栅极；主要工艺为生长低压栅氧化层，淀积多晶硅，掺杂，做多晶硅光刻，刻蚀形成低压栅极；S209、形成N型轻掺杂漏区；主要工艺为做NDD光刻，NDD注入。S210、形成P型轻掺杂漏区；主要工艺为做PDD光刻，PDD注入。淀积Spacer氧化层，刻蚀形成Spacer。S211、形成N型源漏区；主要工艺为做NPS光刻，NPS注入。 S212、形成P型源漏区；主要工艺为做PPS光刻，PPS注入，快速热退火对掺杂激活。S213、形成硅化钛硅化物阻挡区；S214、形成接触孔；S215、形成第一层金属；S216、形成金属互连通孔；S217、形成顶层金属。在本实施例中，高压厚场氧化层的厚度范围为4000A 15000A，利用局部场氧化工艺(locos)形成的有鸟嘴形的低压场氧层的厚度范围小于或等于高压厚场氧化层，在高压区域，这两种场氧层上淀积多晶硅可形成阶梯场板，提高高压器件爱的耐压性能。氩离子损伤注入技术形成小角度厚场氧用于形成高压场板，小角度的范围为10°到45°，可改善表面电场分布，提高高压器件耐压性能。进一步地，工艺中的栅极多晶硅分两次形成，先形成高压LDMOS的栅极多晶，再形成低压CMOS的栅极多晶硅，以使高压器件的P型体区注入可用高压LDMOS的栅极多晶做自对准，形成不受光刻影响的沟道。另外整个工艺为高压器件进行的热过程不影响到低压部分的小尺寸器件。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种高密度亚微米高压B⑶半导体器件，其特征在于，器件包括超高压LDMOS(I)、中压 NLDMOS (2)、中压 FDPMOS (3)、高压 JFET (4)、低压 NMOS (5) JgSPMOS (6)、齐纳二极管(7 )、多晶电阻(8 )、PIP电容(9 )、双极晶体管NPN管(10 )以及双极晶体管PNP管(11)，所述高密度亚微米高压B⑶半导体器件直接做在P型衬底(101)上，所述超高压LDMOS (I)的源极和栅极沿漏极中心对称。
2.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述超高压LDMOS (I)的P型衬底(101)上生长有高压厚场氧化层(103)以及低压场氧层(104)，所述高压厚场氧化层(103)上覆盖有多晶场板(106)，所述低压场氧层(104)上部分覆盖有所述多晶场板(106)以及多晶栅极(105)。
3.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述中压NLDMOS (2)包括P型体区(107)以及N型源漏区(108)，所述P型体区(107)以及N型源漏区(108)均在线形掺杂N阱(102)内，所述P型体区(107)内具有P型源漏区(110)，所述N 型源漏区(108 )下具有N型轻掺杂漏区(109 )。
4.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述中压FDPMOS (3)具有两个所述P型体区(107)，所述P型体区(107)在线形掺杂N阱(102)内，所述P型体区(107)内包括所述P型源漏区(110)以及部分低压场氧化层(104)，两个所述低压场氧化层(104)之间覆盖有多晶栅极(105)。
5.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述中压NLDMOS (2)与所述中压FDPMOS (3)之间具有P型深隔离结构(116)。
6.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述高压JFET (4)具有的N型源漏区(108)作为源极、P型体区(107)形成的栅极以及N型源漏区(108)形成的漏极均在线形掺杂N阱(102)内，所述P型体区(107)形成的栅极由P型源漏区(110)引出并与N型源漏区(108)形成的漏极之间具有高压厚场氧化层(103)，所述高压厚场氧(103)上覆盖有所述多晶场板(106)。
7.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述中压FDPMOS (3)与所述高压JFET (4)之间具有所述P型深隔离结构(116)。
8.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述低压NMOS (5)与所述低压PMOS (6)之间具有所述低压场氧化层(104)。
9.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述多晶电阻(8)以及所述PIP电容(9)均在所述高压厚场氧化层(103)上。
10.根据权利要求I所述的高密度亚微米高压BCD半导体器件，其特征在于，所述双极晶体管NPN管(10)以及所述双极晶体管PNP管(11)之间具有所述P型深隔离结构(116)，并且所述P型深隔离结构(116 )上覆盖有所述高压厚场氧化层(103 )。
11.一种制造如权利要求I所述的高密度亚微米高压BCD半导体器件的工艺方法，其特征在于，包括如下步骤 在P型硅衬底上形成N阱； 在P型硅衬底上形成P型深隔离结构； 形成小角度高压厚场氧化层； 形成低压场氧化层；形成高压栅极； 形成高压P型体区，用高压栅极自对准形成高压LDMOS体区； 形成低压CMOS的P讲，做所述低压CMOS的P阱的光刻，注入形成低压NMOS的P阱； 形成低压栅极； 形成N型轻掺杂漏区； 形成P型轻掺杂漏区； 形成N型源漏区； 形成P型源漏区； 形成硅化钛硅化物阻挡区； 形成接触孔； 形成第一层金属； 形成金属互连通孔； 形成顶层金属。
12.根据权利要求11所述的制造高密度亚微米高压BCD半导体器件的工艺方法，其特征在于，高压LDMOS区域光刻图形采用不等宽不等间距的N阱光刻胶线条，推进后形成由漏端有浓到淡的线形变掺杂N阱。
13.根据权利要求11所述的制造高密度亚微米高压BCD半导体器件的工艺方法，其特征在于，在P型硅衬底上形成P型深隔离结构的工艺包括做PISO光刻，注入硼，去胶以及热扩散推进。
14.根据权利要求11所述的制造高密度亚微米高压BCD半导体器件的工艺方法，其特征在于，形成小角度高压厚场氧化层的工艺包括损伤注入，做厚场氧FOD光刻，湿法刻蚀氧化层，去胶。
15.根据权利要求11所述的制造高密度亚微米高压BCD半导体器件的工艺方法，其特征在于，使用LOCOS工艺形成低压场氧化层。
全文摘要
本发明提供了一种高密度亚微米的超高压BCD半导体工艺集成的器件，该高压BCD工艺实现的集成器件可包括超高压LDMOS、中压NLDMOS、中压FDPMOS、高压JFET、低压NMOS、低压PMOS、齐纳二极管、多晶电阻、PIP电容、双极晶体管NPN管以及双极晶体管PNP管，所述高密度亚微米高压BCD半导体器件直接做在P型衬底上，所述超高压LDMOS的源极和栅极沿漏极中心对称。本发明还提供了一种制造高密度亚微米高压BCD半导体器件的工艺方法。本发明提供的高密度亚微米高压BCD半导体工艺不仅可提高高压器件的面积效率，同时可集成亚微米的低压器件，是一种高性能、低成本的高压集成芯片制造工艺。
文档编号H01L27/06GK102723329SQ20121024406
公开日2012年10月10日 申请日期2012年7月13日 优先权日2012年7月13日
发明者吕宇强, 杨海波, 邵凯, 陈雪萌 申请人:上海先进半导体制造股份有限公司