半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置及其制造方法，特别是涉及在衬底上具有鳍形的半导体区域的三维结构的半导体装置及其制造方法。
背景技术：
·近几年来，随着半导体装置的高集成化、高功能化及高速化，对半导体装置细微化的要求大为增加。这里，为了谋求降低衬底上的晶体管占有面积，公开有各种元件结构。其中，具有鳍形结构的场效应晶体管受到瞩目。具有鳍形结构的场效应晶体管，一般称为鳍形(fin)场效晶体管(field effect transistor),其具有由对衬底的主面垂直的薄壁(鳍形)状的半导体区域所构成的活性区域。由于在鳍形场效晶体管中，能够将半导体区域的侧面作为通道面使用，因此能够降低衬底上的晶体管占有面积(譬如参照专利文献I、非专利文献I)。图17(a) (d)是显示向来的鳍形场效晶体管的结构图，图17(a)为平面图，图17(b)为图17(a)的A-A线的断面图，图17(c)为图17(a)的B-B线的断面图，图17(d)为图17(a)的C-C线的断面图。如图17(a) (d)所示，向来的鳍形场效晶体管具有由硅形成的支撑衬底101、由在支撑衬底101上形成的由氧化硅构成的绝缘层102、由在绝缘层102上形成为鳍形的半导体区域(以下称为“鳍形半导体区域”)103a 103d、在鳍形半导体区域103a 103d上夹着栅极绝缘膜104a 104d形成的栅极电极105、在栅极电极105侧面上形成的绝缘性侧壁间隔层(sidewall spacer) 106、夹着在鳍形半导体区域103a 103d的栅极电极105的两侧面区域形成的延伸(extension)区域107、以及在夹着鳍形半导体区域103a 103d的栅极电极105和绝缘性侧壁间隔层106的两侧面区域形成的源漏极区域117。鳍形半导体区域103a 103d被配置为在绝缘层102上的栅极宽度方向以一定间隔排列。栅极电极105形成为在栅极宽度方向跨过鳍形半导体区域103a 103d。延伸区域107由在鳍形半导体区域103a 103d的每一个的上部形成的第一杂质区域107a、和在鳍形半导体区域103a 103d的每一个的侧部形成的第二杂质区域107b构成。并且，源漏极区域117由在鳍形半导体区域103a 103d的每一个的上部形成的第三杂质区域117a和在鳍形半导体区域103a 103d的每一个的侧部形成的第四杂质区域117b构成。并且,有关口袋(pocket)区域的说明及图示予以省略。图18(a) (d)是按照工序顺序表示向来的半导体装置制造方法的断面图。并且，图18(a) (d)与图17(a)的C-C线断面结构对应。并且，在图18(a) (d)中，与图17(a) (d)所示结构相同的构成要素标记相同符号，省略重复说明。首先，如图18(a)所示，准备在由硅构成的支撑衬底101上设有由氧化硅构成的绝缘层102并且在绝缘层102上具有由娃构成的半导体层的SOI (silicon on insulator绝缘硅)衬底。其后，将该半导体层予以图形化，来形成由活性区域构成的鳍形半导体区域103b。接着，如图18 (b)所示，在鳍形半导体区域103b表面形成栅极绝缘膜104之后，跨过支撑衬底101上的整面地来形成多晶硅膜105A。接着，如图18(c)所示，依次将多晶硅膜105A和栅极绝缘膜104蚀刻，在鳍形半导体区域103b上夹着栅极绝缘膜104b形成栅极电极105。其后，以栅极电极105为掩膜，向半导体区域103b离子注入杂质来形成延伸区域107及口袋区域(图示省略)。接着，如图18(d)所示，在支撑衬底101上的整面形成绝缘膜之后，通过以各向异性干式蚀刻回蚀(etch back)该绝缘膜，在栅极电极105的侧面上形成绝缘性侧壁间隔层106。此后，以栅极电极105和侧壁106为掩膜，在半导体区域103b离子注入杂质形成源漏极区域117。 根据以上的工序，能够在鳍形半导体区域103b上夹着栅极绝缘膜104b形成具有栅极电极 105 的鳍形 MISFET (metal insulator semiconductor field effecttransistor)。然而，近几年来对鳍形的半导体区域的上表面及侧面为了进行均匀掺杂采用等离子体掺杂的技术受到瞩目。作为为了进行均匀掺杂所使用的等离子体掺杂法，提出有譬如脉冲DC等离子体技术(非专利文献I)。这是一种使等离子体断断续续发生的方法，虽然有着难以产生蚀刻的好处，但是在对鳍形的半导体区域掺杂的情况时，有着如下的问题点，即在该半导体区域侧面的电阻率将变得大于上表面的电阻率。并且，作为等离子体掺杂法，除了非专利文献I的脉冲DC等离子体技术以外，作为具有代表性的技术有专利文献2所公开的方法。在专利文献2提出了使用电感耦合等离子体(ICP)方式的技术。这是通过使用比脉冲DC等离子体方式较长的时域(掺杂时间)，在譬如直径300_的晶片等大的衬底的面内均一地进行掺杂的优良方法。并且，在专利文献3公开了用来在沟槽(trench)侧面进行均匀掺杂的等离子体掺杂方法。然而，这是有关只在沟槽侧面进行掺杂的技术，其目的并不是在于对鳍形的半导体区域上表面及侧面进行掺杂。换句话说，在如专利文献3所公开的只在侧面进行掺杂的方法、是用来以上表面为掩膜来进行掺杂，而并不能达成如后述的本发明的效果、即实现对上表面及侧面的均匀掺杂、或是防止鳍形的半导体区域上部区域的切削等的效果。专利文献I日本国特开2006-196821号公报专利文献2国际公开第2006/064772号公报专利文献3日本国特开平1-295416号公报非专利文献I D. Lenoble 其他、Enhanced performance of PMOS MUGFET viaintegration of conformal plasma-doped source/drain extensions、2006 Symposium onVLSI Technology Digest of Technical Papers、p. 21
发明内容
(解决课题)然而，根据前述的专利文献I或是非专利文献I等所公开的向来的半导体装置制造方法，有着无法获得想要的晶体管特性的问题点。有鉴于前，本发明的目的在于实现具有想要的特性的鳍形半导体区域的半导体装置(譬如不会发生漏极电流实质减少的装置)。(解决方法)为了达成所述目的，本发明的发明人，检讨了根据向来的鳍形场效晶体管的制造方法无法获得想要的晶体管特性的理由，而获得如下见解。图19(a)是表示形成专利文献I中的鳍形场效晶体管的延伸区域的工序断面图，图19(b)是表示形成非专利文献I中的鳍形场效晶体管的延伸区域的工序断面图。并且，图19(a)及(b)，对应图17(a)的B-B线断面结构。并且，在图19(a)及(b)，与图17(a) (d)所示结构相同结构要素标记相同符号而省略重复说明。如图19(a)所示，专利文献I所公开的方法中，由于不仅在鳍形半导体区域103a 103d上表面导入杂质，在侧面也导入杂质，通过以离子注入将离子108a和108b各 自对铅垂方向互相不同的注入角度向鳍形半导体区域103a 103d注入形成延伸区域107。这个情况时，在鳍形半导体区域103a 103d上部形成由注入离子108a和离子108b双方构成的第一杂质区域107a。并且，在鳍形半导体区域103a 103d的各个侧部来形成由注入离子108a或离子108b的其中之一所构成的第二杂质区域107b。换句话说，离子108a的剂量和离子108b的剂量为相同的情况时，第一杂质区域107a的注入剂量成为第二杂质区域107b的注入剂量的两倍大小。并且，如图19(b)所示，非专利文献I所公开的方法中，使用等离子体掺杂法在鳍形半导体区域103a 103d形成延伸区域107。如果采用等离子体掺杂法进行杂质注入时，在鳍形半导体区域103a 103d的上部将形成有第一杂质区域107a，该第一杂质区域107a根据注入离子109a、吸附种(气体分子和自由基等的中性种)10%、以及因溅射离脱鳍形半导体区域103a 103d的杂质109c的平衡来决定注入剂量。然而，有关鳍形半导体区域103a 103d的各个侧部的注入剂量，注入离子109a或是因溅射离脱的杂质109c的影响小，而形成有主要以吸附种10%决定注入剂量的第二杂质区域107b。其结果，第一杂质区域107a的注入剂量，比第二杂质区域107b的注入剂量变得高于譬如25%左右以上，第一杂质区域107a的薄膜电阻(sheet resistance),与第二杂质区域107b的薄膜电阻相比譬如低上25%左右以上。并且，为了在鳍形半导体区域形成杂质区域而适用专利文献2所公开的等离子体掺杂法时，有着如下问题。如图20(a)所示，将专利文献2所公开的等离子体掺杂法(等离子体生成气体为B2H6Afe)适用在平坦的半导体区域151时，构成半导体区域151的硅能削量为lnm/min以下。然而，如图20(b)所示，使用专利文献2公开的等离子体掺杂法在鳍形半导体区域形成杂质区域时，平坦的半导体区域151上的鳍形半导体区域152上部角的能削量将变得大于10nm/min。图21是表示在产生这类问题的鳍形半导体区域上隔着栅极绝缘膜162形成栅极电极163时的斜视图。如图21所示，使栅极电极163形成为夹着栅极绝缘膜162跨过在上部具有杂质区域161a和在侧部具有杂质区域161b的鳍形半导体区域161。这里，a、b、C、d显示鞍马形状的栅极绝缘膜162内壁中的源极侧的角，a”、b”、C”、d”显示将角a、b、c、d平行移动到鳍形半导体区域161的源极侧端面。换句话说，鳍形半导体区域161上部角的能削量G为从该上部角到b”或c”的距离，把该上部角的曲率半径作为r的话，则G= ( V 2-1) ·Η掺杂前的上部角的曲率半径r’为O时)。若是鳍形半导体区域161的上部角能削量G变大，则栅极绝缘膜162的内壁角b或c与譬如成为延伸区域的杂质区域161a或161b之间会产生预期外的间隙。如同以上说明，按照向来的鳍形场效晶体管的延伸区域的形成方法(参照图17、图18)，在鳍形半导体区域103a 103d上部形成的第一杂质区域107a的注入剂量变得高于在鳍形半导体区域103a 103d侧部形成的第二杂质区域107b的注入剂量。并且，第二杂质区域107b的接合深度比第一杂质区域107a的接合深度变浅。由此，第一杂质区域107a的薄膜电阻、比电阻(specific resi stance)或是展布电阻(spreading resistance)变得低于第二杂质区域107b的薄膜电阻、比电阻或是展布电阻。并且，使对象物的薄膜电阻为Rs、电阻率(比电阻)为P、厚度(接合深度)为t、展布电阻为P w,则Rs = P /t。并且，如同在展布电阻测量中众所周知的关系式Pw = CFXkX P/2 Jir所示，电阻率(比电阻)P和展布电阻P w基本为I比I的关系，因此在Rs和P w/t之间，比例关系成立。在所述关系式中，CF为考虑展布电阻P w的体积效果的修正式(没有修正时为CF = l)，k为 考虑探针(probe)和样品之间的肖特基能障(Schottky barrier)的极性依赖性的修正式(譬如样品为P型娃时k = I,样品为η型娃时k = I 3), r为探针尖端的曲率半径。在使具有这样延伸结构的鳍形场效晶体管工作时，流过延伸区域107的电流由于集中在与第二杂质区域107b相比注入剂量高、即薄膜电阻低的第一杂质区域107a，因此将产生无法获得所要的晶体管特性的这类问题。并且，在向来的鳍形场效晶体管(参照图17、图18)，源漏极区域也采用与延伸区域同样的离子注入法和等离子体掺杂法来加以形成。因此，即使是在源漏极区域117中，在鳍形半导体区域103a 103d上部形成的第三杂质区域117a的注入剂量也是变得高于在鳍形半导体区域103a 103d的侧部形成的第四杂质区域117b的注入剂量。并且，第四杂质区域117b的接合深度，与第三杂质区域117a的接合深度相比变浅。若是让具有这样的源漏极结构的鳍形场效晶体管工作时，流过源漏极区域117的电流由于集中在与第四杂质区域117b相比注入剂量高、即薄膜电阻低的第二杂质区域117a，而有着无法获得所要的晶体管特性的这类问题。并且，若是按照向来的鳍形场效晶体管的延伸区域形成方法(参照图21)，跨过鳍形半导体区域161的栅极绝缘膜162内壁和鳍形半导体区域161的延伸区域之间产生了预期外的间隙。若是使具有这样延伸结构的鳍形场效晶体管工作，流过延伸区域的电流，在鳍形半导体区域161上部角将变得难以流动，因此将产生无法获得所要的晶体管特性的这类问题。按照前述的见解，本发明的发明人发明出如下方法该方法通过将等离子体掺杂时的压力设定为O. 6Pa以下、更理想的为设定在O. 5Pa以下，实现了一种半导体装置，其在鳍形半导体区域的侧部具有与鳍形半导体区域上部相比80%以上的注入剂量的杂质区域。特别是，在鳍形场效晶体管中，也有一种情况是在延伸区域及源漏极区域的栅极宽度方向的宽度中在鳍形半导体区域侧部形成的杂质区域的宽度所占比例达到70%以上，因此，将在鳍形半导体区域侧部形成的杂质区域的注入剂量与在鳍形半导体区域上部形成的杂质区域的注入剂量相比尽可能使其为相等或者相等以上变得重要。换句话说，将在鳍形半导体区域侧部形成的杂质区域的比电阻、展布电阻或薄膜电阻设定为在鳍形半导体区域上部形成的杂质区域的比电阻、展布电阻或是薄膜电阻的I. 25倍以下，这一点将变得重要。并且，有关等离子体掺杂时的压力下限，在不对通量和装置限度等影响范围中能够设定为低，譬如考虑现行的ICP方式的等离子体装置性能等时该下限为O. IPa左右，考虑将来所预定的等离子体装置性能时该下限为O. OlPa左右。换句话说，本发明的第一半导体装置，具备在衬底上形成并且具有上表面及侧面的第一半导体区域、在所述第一半导体区域上部形成的第一导电型第一杂质区域、在所述第一半导体区域的侧部形成的第一导电型的第二杂质区域、以及形成为至少覆盖在所述第一半导体区域的规定部分中的侧面及上部角的栅极绝缘膜；位在所述栅极绝缘膜外侧的部分的所述第一半导体区域的上部角的曲率半径r’大于位在所述栅极绝缘膜下侧部分的所述第一半导体区域的上部角的曲率半径r、并且曲率半径r’为2r以下。在本发明第一半导体装置中，若是在具有上表面及侧面的第一半导体区域即在 鳍形半导体区域的侧部形成的第二杂质区域的注入剂量为在鳍形半导体区域的上部形成的第一杂质区域的注入剂量的80% (更理想的为90%)左右以上，换句话说，第二杂质区域的薄膜电阻、比电阻或是展布电阻为第一杂质区域的薄膜电阻、比电阻或是展布电阻的I. 25倍以下(更理想的为I. I倍以下)，则与向来技术相比能够明显改善晶体管的特性。并且，“鳍形半导体区域的侧面高度鳍形半导体区域上表面的栅极宽度方向的宽度”(以下称纵横比aspect ratio)愈小，则即使第二杂质区域的注入剂量某个程度小于第一杂质区域的注入剂量，晶体管特性的恶化也少。另一方面，随着这个纵横比变大，使得第二杂质区域的注入剂量与第一杂质区域的注入剂量相比为80%以上的必要性增加。并且，为了使得设在第一半导体区域的杂质区域和栅极绝缘膜的内壁的间隙完全为零，必须使得对使用等离子体掺杂的第一半导体区域的蚀刻量完全为零。为此，由于必须使用离子密度极小的条件，因此使得等离子体掺杂处理所需时间极端变长，生产率极端降低。因此，只要是设在第一半导体区域的杂质区域和栅极绝缘膜的内壁的间隙大于零并且为10奈米左右以下，换句话说，在位于栅极绝缘膜外侧部分的第一半导体区域的上部角的曲率半径r’大于位在栅极绝缘膜下侧部分的第一半导体区域的上部角的曲率半径r、并且为2r以下，则能够使得晶体管特性的恶化抑制为少并确保等离子体掺杂处理的生产性。在本发明的第一半导体装置中，所述第二杂质区域的接合深度可以是与所述第一杂质区域的接合深度相比为同等以上。在本发明的第一半导体装置中，可以是所述第一半导体区域具有鳍形。在本发明的第一半导体装置中，可以是所述第一半导体区域形成于在所述衬底上所形成的绝缘层上。在本发明的第一半导体装置，还具备在所述栅极绝缘膜上形成的栅极电极，若是所述第一杂质区域及所述第二杂质区域形成在所述第一半导体区域的所述规定部分以外的部分，则能够构成鳍形场效晶体管。这个情况时，所述栅极绝缘膜也可以是形成在所述第一半导体区域的所述规定部分的上表面上。并且，所述第一杂质区域及所述第二杂质区域也可以为P型延伸区域。进一步地，还具备在所述栅极电极侧面上形成的绝缘性侧壁间隔层、在所述第一半导体区域上部形成的第一导电型的第三杂质区域、以及在所述第一半导体区域侧部形成的第一导电型的第四杂质区域；所述第四杂质区域的薄膜电阻(也可以以比电阻或是展布电阻取代)为所述第三杂质区域的薄膜电阻(也可以以比电阻或是展布电阻取代)的I. 25倍以下，所述第三杂质区域及所述第四杂质区域也可以是形成于位在所述第一半导体区域的所述其他部分中的所述绝缘性侧壁间隔层外侧的部分。这里，所述第三杂质区域及所述第四杂质区域也可以是为P型源漏极区域。在本发明的第一半导体装置中，还具备了在所述栅极绝缘膜上形成的栅极电极，所述第一杂质区域及所述第二杂质区域形成在位于所述第一半导体区域的所述规定部分以外的其他部分时，还具备在所述栅极电极的侧面上形成的绝缘性侧壁间隔层，所述第一杂质区域及所述第二杂质区域也可以是形成在所述第一半导体区域的所述其他部分中的位在所述绝缘性侧壁间隔层的外侧部分。这里，所述第一杂质区域及所述第二杂质区域也可以是P型源漏极区域。在本发明的第一半导体装置中，还具备在所述栅极绝缘膜上形成的栅极电极，所述第一杂质区域及所述第二杂质区域形成在所述第一半导体区域的所述规定部分以外的其他部分时，所述第一半导体区域的侧面高度与在所述第一半导体区域上表面的栅极宽度 方向的宽度相比为大时，则将能够明显获得本发明的效果。本发明的第二半导体装置，具备在衬底上形成并且分别具有上表面及侧面的多个半导体区域、在所述多个半导体区域的每一个的上部形成的第一导电型的第一杂质区域、在所述多个半导体区域的每一个的侧部形成的第一导电型的第二杂质区域、以及形成为至少覆盖在所述多个半导体区域的规定部分中的侧面及上部角的多个栅极绝缘膜；位在所述多个栅极绝缘膜的外侧的部分的所述多个半导体区域的上部角的曲率半径r’大于位在所述多个栅极绝缘膜下侧部分的所述多个半导体区域的上部角的曲率半径r、并且曲率半径r’为2r以下。在本发明的第二半导体装置中，若是在具有上表面及侧面的多个半导体区域即鳍形半导体区域的侧部所形成的第二杂质区域的注入剂量为在鳍形半导体区域上部所形成的第一杂质区域的注入剂量的80% (更理想的为90%)左右以上，换句话说，第二杂质区域的薄膜电阻、比电阻或是展布电阻为第一杂质区域的薄膜电阻、比电阻或是展布电阻的I. 25倍以下(更理想的为I. I倍以下)，则与向来技术相比能够明显改善晶体管的特性。在本发明的第二半导体装置中，还具备在所述多个半导体区域的每一个之上隔着所述多个栅极绝缘膜形成的栅极电极，若是所述栅极电极是在栅极宽度方向跨过所述多个半导体区域，将能够构成场效晶体管。这个情况时，所述第一杂质区域及所述第二杂质区域可以是P型延伸区域、也可以是P型源漏极区域。在本发明的第二半导体装置中，该半导体装置也可以还具备连接在所述多个半导体区域的每一个的栅极长度方向的两端部的第三半导体区域。本发明所涉及的半导体装置的制造方法是用来制造本发明第一或是第二半导体装置的方法，该制造方法包括工序(a)、是在衬底上形成具有上表面及侧面的第一半导体区域，和工序(b)、是在所述第一半导体区域根据等离子体掺杂法注入第一导电型杂质，由此来在所述第一半导体区域上部形成第一杂质区域并且在所述第一半导体区域侧部形成第二杂质区域；在所述工序(b)，将等离子体掺杂时的压力设定在O. 6Pa以下。换句话说，本发明的半导体装置的制造方法具有的特征是如果在使用等离子体掺杂法时对鳍形的半导体区域的蚀刻量及注入剂量加以控制；根据调整等离子体掺杂时的压力将能够抑制蚀刻量，并且，根据掺杂后实施退火(anneal)，将能够通过控制注入剂量来将薄膜电阻控制在所要的值。具体来说，在等离子体掺杂中，一旦在等离子体中供给原料气体，将会在等离子体中存在与自由基、离子或是原料气体的构成分子或该分子分解构成的分子或原子，本发明瞩目于 (I)等离子体中的离子基本上为对衬底主面垂直入射(2)等离子体中的气体分子和自由基等的中性种对衬底主面从不规则方向入射(3)在半导体中导入的杂质即使作为离子被导入或是作为中性种被导入根据热处理将被活化而有助于导电，除了这些离子、气体分子及自由基等原本所具有的本来性质⑴ (3)之外，本发明的发明人在用实验新发现对鳍形的半导体区域上施加等离子体掺杂时特有的性质为 (4)将鳍形的半导体区域的角部分(上部角)蚀刻的主要原因基本上为等离子体中的离子，通过使离子密度降低将能够抑制对角部分的蚀刻量，本发明是将以上所述性质适用到鳍形场效晶体管等的三维元件的方法，主要特征为“将等离子体掺杂时的压力设定在O. 6Pa以下”。由此，根据将等离子体掺杂时的压力充分降低使离子密度降低到极低的水准，因此鳍形的半导体区域的角部分的蚀刻量将受到抑制。并且,能够减少对衬底主面垂直入射的杂质的量,相对增加对衬底主面从不规则方向入射的杂质量。进一步地，对于离子密度降低所造成的注入剂量的下降，通过将在原料气体中的含杂质的气体的比例以对稀释气体增加来弥补注入剂量的下降，能够达成所要的注入剂量。因此，能够获得具备了在半导体区域侧部具有与在半导体区域上部相比为80%以上的注入剂量的杂质区域的半导体装置。因此，譬如即使在鳍形场效晶体管的延伸区域及源漏极区域的栅极宽度方向的宽度中在鳍形半导体区域侧部形成的杂质区域的宽度所占比例变大，也能够获得所要的晶体管特性。在本发明的半导体装置的制造方法中，在所述工序(b)中，若是将等离子体掺杂时的压力设定在O. IPa以上且O. 5Pa以下，则能够不使等离子体掺杂的通量降低，而能够确实地抑制鳍形半导体区域的角部分的蚀刻量。在本发明的半导体装置的制造方法中，在所述工序(a)和所述工序(b)之间还具备形成栅极绝缘膜使其至少覆盖在所述第一半导体区域的规定部分中的侧面及上部角的工序；在所述工序(b)之后，位在所述栅极绝缘膜外侧部分的所述第一半导体区域的上部角的曲率半径r’可以是大于位在所述栅极绝缘膜下侧部分的所述第一半导体区域的上部角的曲率半径r，并且曲率半径r’为2r以下。在本发明的半导体装置的制造方法中，在所述工序(b)，也可以是将等离子体掺杂时的电离电流密度设定为O. 5mA/cm2以下。在本发明的半导体装置的制造方法中，若是在所述工序(b)之后、第二杂质区域的注入剂量为在鳍形半导体区域上部形成的第一杂质区域的注入剂量的80% (更理想的是90% )左右以上，换句话说，在所述工序(b)之后，使所述第二杂质区域的薄膜电阻(也可以是比电阻或展布电阻)为所述第一杂质区域的薄膜电阻(也可以是比电阻或展布电阻)的I. 25倍以下(更理想的是I. I倍以下)，则与向来技术相比能够显著改善晶体管特性。在本发明的半导体装置的制造方法中，也可以是在所述工序(a)之前还具备在所述衬底上形成绝缘层的工序，在所述工序(a)，也可以是在所述绝缘层上形成所述第一半导体区域。在本发明的半导体装置的制造方法中，所述第一半导体区域的侧面也可以是相对于所述第一半导体区域上表面为垂直的面。在本发明的半导体装置的制造方法中，所述工序(b)使用由含所述杂质的气体构成的等离子体来进行，含所述杂质的气体也可以是包含由硼原子和氢原子构成的分子BmHn (m、η为自然数)。在本发明的半导体装置的制造方法中，所述工序(b)使用由含所述杂质的气体构成的等离子体进行，含所述杂质的气体是以稀有气体稀释含硼原子的分子构成的气体。在本发明的半导体装置的制造方法中，所述工序(b)使用由含所述杂质的气体构成的等离子体进行，含所述杂质的气体也可以是用氦来稀释含所述杂质的分子构成的气体。·在本发明的半导体装置的制造方法中，所述工序(b)使用由含所述杂质的气体构成的等离子体进行，含所述杂质的气体可以是B2H6和He的混合气体。这个情况时，若是在所述混合气体的B2H6的质量浓度在O. 01%以上并且在1%以下，则将变得容易在硅中导入硼，更为理想。若是B2H6气体浓度在O. 01 %以下将变得难以导入足够量的硼，若是I %以上则在半导体衬底表面将附着含硼的沉积物，变得容易沉积。在本发明的半导体装置的制造方法中，所述工序(b)使用含所述杂质的气体构成的等离子体来进行，含所述杂质的气体也可以是含bf3。由于F是与硅容易化合的元素，同样地H也容易与硅化合。B2H6和BF3是对I个B存在有与硅容易化合的3个F或H。这样地，由于F或H对B的比例同样为I : 3，因此，即使是使用BF3的情况也能够期待与使用B2H6同样的效果。在本发明的半导体装置的制造方法中，所述工序(b)用由含所述杂质的气体构成的等离子体进行，含所述杂质的气体也可以是含As或含P。由于As及P难以和硅化合，因此，和使用同样包含与硅难以化合的B的B2H6这一类的气体时相同，通过使用含As或P的气体，将能够获得特别是抑制鳍形半导体区域的角部分的蚀刻量的效果。作为包含As或P的气体，具体的能够使用含AsH3或是PH3的气体。并且，本发明的涉及其他半导体装置的制造方法是一种具备如下工序的半导体装置制造方法，该工序是根据等离子体掺杂法将第一导电型杂质注入半导体区域来在所述半导体区域形成杂质区域，在形成所述杂质区域的工序，将等离子体掺杂时的压力设定在O. 6Pa以下。本发明的其他半导体装置的制造方法，除了能够通过调整等离子体掺杂时的压力来抑制蚀刻量的外，并且能够通过实施退火来控制注入剂量将薄膜电阻控制在所要的值。发明效果若是根据本发明，将能够获得如下的半导体装置，该半导体装置具备在鳍形半导体区域侧部具有与鳍形半导体区域上部相比为同等以上的注入剂量的杂质区域，换句话说，将能够获得具备在鳍形半导体区域的侧部具有低薄膜电阻的杂质区域的半导体装置，因此，能够防止鳍形场效晶体管等三维元件的特性恶化。


图I (a) (d)是表示本发明第一实施方式的半导体装置的结构图，图I (a)为平面图，图1(b)为图1(a)的A-A线的断面图，图1(c)为图1(a)的B-B线的断面图，图1(d)为图1(a)的C-C线的断面图。图2(a) (d)是以工序顺序表示本发明第一实施方式的半导体装置的制造方法断面图。图3是说明本发明的以等离子体掺杂的掺杂方法的断面图。图4(a)是模式性地表示本发明第一实施方式的第一实施例的等离子体掺杂前的鳍形半导体区域的断面形状图，图4(b)是模式性表示本发明第一实施方式的第一实施例的等离子体掺杂后的鳍形半导体区域的断面形状图。图5(a)及(b)是模式性表示本发明第一实施方式的第一实施例的等离子体掺杂前的鳍形半导体区域的断面形状图及其扩大图，图5(c)及(d)是表示图5(a)及(b)所示 的鳍形半导体区域的斜视图及其扩大图。图6(a)是模式性表示本发明第一实施方式的第一实施例的等离子体掺杂后的鳍形半导体区域断面结构图，图6(b)是表示在图6(a)的A-A线上的展布电阻变化图，图6(c)是表示在图6(a)的B-B线上的展布电阻变化图，图6(d)是表示在本发明第一实施方式的第一实施例中所形成的第一杂质区域(鳍形上部)的SMS测量结果图。图7是模式性表示本发明第一实施方式的第一实施例的等离子体掺杂后的鳍形半导体区域的断面结构图。图8是模式性表示本发明第一实施方式的第一实施例的等离子体掺杂后的鳍形半导体区域的断面结构图。图9是表示本发明第一实施方式的第一实施例的鳍形角部能削量的时间变化图。图10(a)是表示本发明第一实施方式的第二实施例中压力和电离电流密度的关系图，图10(b)是表示本发明第一实施方式的第二实施例中压力和电子温度的关系图。图11是模式性表示本发明第一实施方式的第二实施例的等离子体掺杂后的鳍形半导体区域的断面形状图。图12是模式性表示本发明第一实施方式的半导体装置结构的一个例子的斜视图。图13是模式性表示本发明第一实施方式的半导体装置结构的其他例子的斜视图。图14是表示本发明第一实施方式的第一变形例的半导体装置的平面图。图15(a) (C)是表示本发明第一实施方式的第二变形例的半导体装置的断面结构图，图15(a)为图1(a)的A-A线的断面图，图15(b)为图1(a)的B-B线的断面图，图15(c)为图1(a)的C-C线的断面图。图16是模式性表示在第一比较例的等离子体掺杂后的鳍形半导体区域的断面形状图。图17(a) (d)是表示向来的鳍形场效晶体管的结构图，图17(a)为平面图，图17(b)为图17(a)的A-A线的断面图，图17(c)为图17(a)的B-B线的断面图，图17(d)为图17(a)的C-C线的断面图。
图18(a) (d)是以工序顺序表示向来的半导体装置制造方法的断面图。图19(a)是表示专利文献I中的鳍形场效晶体管的源漏极区域的工序断面图，图19(b)是表示形成非专利文献I中的鳍形场效晶体管的源漏极区域的工序断面图。图20 (a)是说明将专利文献2所公开的等离子体掺杂法适用在平坦的半导体区域的能削量的图，图20(b)是说明将专利文献2所公开的等离子体掺杂法适用在鳍形的半导体区域的能削量的图。图21是模式性表示向来的半导体装置结构的斜视图。
符号说明11-支撑衬底、12-绝缘层、13a 13f-鳍形半导体区域、14 (14a 14d)_栅极绝缘膜、15-栅极电极、15A-多晶硅膜、16-绝缘性侧壁间隔层、17-延伸区域、17a-第一杂质区域、17b-第二杂质区域、18a-注入离子、18b-吸附种、18c_离脱杂质、24a 24d_绝缘膜、27-源漏极区域、27a-第三杂质区域、27b-第四杂质区域、51-鳍形半导体区域、52-低电阻领域、61-鳍形半导体区域、61a-杂质区域、61b-杂质区域、62-栅极绝缘膜、63-栅极电极具体实施例方式(第一实施方式)以下参照附图来说明本发明第一实施方式所涉及的半导体装置的结构。图1(a) (d)是表示本发明第一实施方式的半导体装置，具体来说是表示具有鳍形场效晶体管的半导体装置的结构图，图1(a)为平面图，图1(b)为图1(a)的A-A线断面图，图1(c)为图1(a)的B-B线断面图，图1(d)为图1(a)的C-C线断面图。本实施方式的鳍形场效晶体管，如图1(a) (d)所示，具有譬如由硅构成的支撑衬底11、在支撑衬底11上形成的譬如由氧化硅构成的绝缘层12、在绝缘层12上形成的鳍形半导体区域13a 13d、在鳍形半导体区域13a 13d上隔着譬如由氮氧化膜构成的栅极绝缘膜14a 14d形成的栅极电极15、在栅极电极15的侧面上形成的绝缘性侧壁间隔层16、在隔着鳍形半导体区域13a 13d的栅极电极15的两侧方区域形成的延伸区域17、以及隔着在鳍形半导体区域13a 13d的栅极电极15和绝缘性侧壁间隔层16的两侧方区域形成的源漏极区域27。各个鳍形半导体区域13a 13d，在栅极宽度方向的宽度a譬如为30nm左右，栅极长度方向的宽度b譬如为200nm左右，高度(厚度)c譬如为50nm左右，在绝缘层12上的栅极宽度方向以间距d(譬如60nm左右)加以排列配置。并且，鳍形半导体区域13a 13d的上表面和侧面可以是互相垂直,也可以是互相不垂直。将栅极电极15形成为在栅极宽度方向跨过鳍形半导体区域13a 13d。延伸区域17，由在鳍形半导体区域13a 13d的每一个的上部形成的第一杂质区域17a、和在鳍形半导体区域13a 13d的每一个的侧部形成的第二杂质区域17b构成。并且，源漏极区域27由在鳍形半导体区域13a 13d的每一个的上部形成的第三杂质区域27a、和在鳍形半导体区域13a 13d的每一个的侧部形成的第四杂质区域27b构成。并且，有关口袋区域的说明及图示加以省略。本实施方式的特征在于在鳍形半导体区域侧部形成的第二杂质区域17b的注入剂量，与在鳍形半导体区域上部形成的第一杂质区域17a的注入剂量相比设定为80%以上。由此，能够将构成延伸区域17的第二杂质区域17b的薄膜电阻设定为第一杂质区域17a的薄膜电阻的I. 25倍以下，因此，即使在延伸区域17的栅极宽度方向的宽度中在鳍形半导体区域侧部所形成的第二杂质区域17b的宽度所占的比例变大，也能够获得所要的晶体管特性。同样地，将在鳍形半导体区域侧部形成的第四杂质区域27b的注入剂量设定为与在鳍形半导体区域上部形成的第三杂质区域27a的注入剂量相比为80%以上。由此，由于能够将源漏极区域27的第四杂质区域27b的薄膜电阻设定为杂质区域27a的薄膜电阻的I. 25倍以下，因此，即使在源漏极区域27的栅极宽度方向的宽度中在鳍形半导体区域侧部所形成的第四杂质区域27b的宽度所占比例变大，也能够获得所要的晶体管特性。在以上说明中，虽然将第二杂质区域17b(第四杂质区域27b)的薄膜电阻设定为第一杂质区域17a(第三杂质区域27a)的薄膜电阻的I. 25倍以下，但是，即使将第二杂质区域17b(第四杂质区域27b)的比电阻或是展布电阻设定为第一杂质区域17a(第三杂质区域27a)的比电阻或是展布电阻的I. 25倍以下，也能够获得同样的效果。这里，若使对象物的薄膜电阻为Rs、电阻率(比电阻)为P、厚度(接合深度)为t、展布电阻为pw，则Rs=P /t。并且，电阻率(比电阻)P和展布电阻P w基本上为I比I关系，因此Rs和P w/t之间的比例关系成立。在以下说明中，虽然主要使用“薄膜电阻”加以说明，有关电阻的大小关系也可以将“薄膜电阻”置换为“比电阻”或是“展布电阻”。 并且，在本实施方式中，只要是在鳍形半导体区域侧部形成的第二杂质区域17b的注入剂量为在鳍形半导体区域上部形成的第一杂质区域17a的注入剂量的80% (90%更为理想)左右以上，换句话说，第二杂质区域17b的薄膜电阻、比电阻或是展布电阻为第一杂质区域17a的薄膜电阻、比电阻或是展布电阻的I. 25倍以下(I. I倍以下更为理想)，则比起向来技术将能够显著改善晶体管特性。同样地，在鳍形半导体区域侧部形成的第四杂质区域27b的注入剂量只要是在鳍形半导体区域上部所形成的第三杂质区域27a的注入剂量的80% (90%更为理想)左右以上，换句话说，只要是在第四杂质区域27b的薄膜电阻、比电阻或是展布电阻为第三杂质区域27a的薄膜电阻、比电阻或是展布电阻的I. 25倍以下(I. I倍以下更为理想)，将能够比向来技术显著改善晶体管特性。并且，本实施方式中，若是“鳍形半导体区域的侧面的高度”/ “鳍形半导体区域的上表面的栅极宽度方向的宽度”(以下称纵横比)愈小，则即使第二杂质区域17b的注入剂量与第一杂质区域17a的注入剂量相比某个程度为小，换句话说，第二杂质区域17b的薄膜电阻、比电阻或是展布电阻比起第一杂质区域17a的薄膜电阻、比电阻或是展布电阻某个程度为大，则晶体管特性(譬如漏极电流)的恶化也少。另一方面，随着这个纵横比变大，使第二杂质区域17b的注入剂量与第一杂质区域17a的注入剂量相比为同等以上的必要性增加，换句话说，使第二杂质区域17b的薄膜电阻、比电阻或是展布电阻与第一杂质区域17a的薄膜电阻、比电阻或是展布电阻相比为同等以下的必要性增加。同样地，如果纵横比愈小，则即使第四杂质区域27b的注入剂量与第三杂质区域27a的注入剂量相比某个程度为小，换句话说，即使第四杂质区域27b的薄膜电阻、比电阻或是展布电阻比起第三杂质区域27a的薄膜电阻、比电阻或是展布电阻某个程度为大，晶体管特性的恶化也少。另一方面，随着这个纵横比变大，使第四杂质区域27b的注入剂量比第三杂质区域27a的注入剂量为同等以上的必要性增加，换句话说，使第四杂质区域27b的薄膜电阻、比电阻或是展布电阻比起第三杂质区域27a的薄膜电阻、比电阻或是展布电阻在同等以下的必要性增加。并且，前述的晶体管特性，具体来说，漏极电流特性依存鳍形半导体区域的三个表面(上表面及两侧面)的剂量，但是若根据本实施方式，即使在位于上表面的第一杂质区域17a(第三杂质区域27a)的宽度变得小于位在侧面的第二杂质区域17b (第四杂质区域27b)的宽度，由于第二杂质区域17b(第四杂质区域27b)的注入剂量为较大，因此能够使得漏极电流保持为大。以下，参照

本发明第一实施方式的半导体装置的制造方法。图2(a) (d)是依照工序顺序表示第一实施方式的半导体装置制造方法的断面图。并且，图2(a) (d)，与图1(a)的C-C线断面结构对应。并且，图2 (a) (d)中，与图1(a) (d)所示结构同样的结构要素标记同样符号，而省略重复说明。并且，在以下说明中的厚度和宽度等数值为一个例子，本发明并不受到这些数值限定，这是不用多说。首先，如图2(a)所示，准备SOI衬底，该SOI衬底在譬如由在硅构成的厚度800 μ m的支撑衬底11上设有由譬如氧化硅构成的厚度150nm的绝缘层12、并且在绝缘层12上设置由譬如硅构成的厚度50nm的半导体层。其后，将该半导体层图形化，形成由活性区域构 成的η型鳍形半导体区域13b。这里，鳍形半导体区域13b，其在栅极宽度方向的宽度a譬如为30nm左右，在栅极长度方向的宽度b譬如为200nm左右，高度(厚度)c譬如为50nm左右，与邻接的其他鳍形半导体区域以间距d(譬如以60nm左右)加以排列配置。接着，形成如图2(b)所示，在鳍形半导体区域13b表面形成由譬如氮氧化膜构成的厚度3nm的栅极绝缘膜14之后，在支撑衬底11上整面形成譬如厚度60nm的多晶硅膜15A。接着，如图2(c)所示，将多晶硅膜15A和栅极绝缘膜14依次蚀刻，在鳍形半导体区域13b上隔着栅极绝缘膜14b形成譬如栅极长度方向的宽度60nm的栅极电极15。此后，以栅极电极15为掩膜对鳍形半导体区域13b以将等离子体掺杂时的压力设定在O. 6Pa以下的等离子体掺杂条件来掺杂P型杂质。由此，形成由在鳍形半导体区域13b上部形成的P型第一杂质区域17a、和在鳍形半导体区域13b侧部形成的P型第二杂质区域17b构成的p型延伸区域17。这个情况时，将第二杂质区域17b形成为与第一杂质区域17a相比注入剂量为80%以上。由此，能够使得第二杂质区域17b的薄膜电阻、比电阻或是展布电阻为第一杂质区域17a的薄膜电阻、比电阻或是展布电阻的I. 25倍以下地来形成第二杂质区域17b。这里，等离子体掺杂条件，譬如原料气体为以He (氦)稀释的B2H6 ( 二硼烷)，在原料气体中的B2H6浓度为O. 5质量％，原料气体的总流量为IOOcm3/分(标准条件)，反应室内压力为
O.35Pa，源极电力(等离子体生成用高频电力)为500W，偏压电压(Vpp)为250V，衬底温度为30°C，等离子体掺杂时间为60秒。此后，以栅极电极15为掩膜，在半导体区域13b离子注入杂质形成η型口袋区域(图示省略)。接着，在支撑衬底11上的整面形成譬如厚度60nm的绝缘膜之后，通过使用各向异性干式蚀刻回蚀该绝缘膜，如图2(d)所示，在栅极电极15的侧面上形成绝缘性侧壁间隔层
16。此后，以栅极电极15和绝缘性侧壁间隔层16为掩膜，对鳍形半导体区域13b以将等离子体掺杂时的压力设定为O. 6Pa以下的等离子体掺杂条件来掺杂P型杂质譬如60秒钟。由此，形成由在鳍形半导体区域13b上部形成的P型第三杂质区域27a、和在鳍形半导体区域13b侧部形成的P型第四杂质区域27b构成的P型源漏极区域27。这个情况时，使第四杂质区域27b形成为与第三杂质区域27a相比注入剂量成为80%以上。由此，使得第四杂质区域27b的薄膜电阻、比电阻或是展布电阻成为第三杂质区域27a的薄膜电阻、比电阻或是展布电阻的I. 25倍以下地来形成第四杂质区域27b。
本实施方式的特征在于使用等离子体掺杂法形成鳍形场效晶体管的延伸区域17时，是使用将等离子体掺杂时的压力设定为O. 6Pa以下的等离子体掺杂条件。由此，能够获得具备有在鳍形半导体区域13b侧部形成的第二杂质区域17b与在鳍形半导体区域13b上部形成的第一杂质区域17a相比具有80%以上的注入剂量的延伸区域17的鳍形MISFET0因此，由于能够将第二杂质区域17b的薄膜电阻、比电阻或是展布电阻设定为第一杂质区域17a的薄膜电阻、比电阻或是展布电阻的I. 25倍以下，因此即使是在延伸区域17的栅极宽度方向的宽度中在鳍形半导体区域侧部形成的第二杂质区域17b的宽度所占比例变大，也能够获得所要的晶体管特性。同样的，即使在使用等离子体掺杂法形成鳍形场效晶体管的源漏极区域27时，也使用将等离子体掺杂时的压力设定在O. 6Pa以下的等离子体掺杂条件。由此，能够获得具备了在鳍形半导体区域13b侧部形成的第四杂质区域27b与鳍形半导体区域13b上部形成的第三杂质区域27a相比为80%以上的注入剂量的源漏极
区域27的鳍形MISFET。因此，由于能够将第四杂质区域27b的薄膜电阻、比电阻或是展布电阻设定为第三杂质区域27a的薄膜电阻、比电阻或是展布电阻的I. 25倍以下，因此，即使是在源漏极区域27的栅极宽度方向的宽度中在鳍形半导体区域侧部形成的第四杂质区域27b的宽度所占比例变大，也能够获得所要的晶体管特性。并且，在本实施方式，虽然是向η型鳍形半导体区域13b等离子体掺杂P型杂质来形成P型延伸区域17及源漏极区域27、也就是形成P型MISFET，但是，也可以取而代之，在P型鳍形半导体区域掺杂η型杂质形成η型延伸区域及源漏极区域、即η型MISFET。并且，在本实施方式中，由于增大了图2 (C)或图2 (d)所示的等离子体掺杂的注入剂量，因此，可以对气体浓度、源极电力或偏压力等其他参数加以控制，这是不用多说。并且，在本实施方式，为了降低第二杂质区域17b的薄膜电阻，最好是把第二杂质区域17b的接合深度设定为与第一杂质区域17a的接合深度相比为同等以上的深度。这样的结构，可以譬如以使得在鳍形半导体区域侧部形成的第二杂质区域17b的注入剂量与在鳍形半导体区域上部形成的第一杂质区域17a的注入剂量相比变大的方式通过在实施等离子体掺杂后进行适当的退火来加以实现。并且，在本实施方式，作为等离子体掺杂的原料气体，虽然使用了以He稀释的B2H6，但是原料气体只要是含有鳍形半导体区域所注入的杂质的气体，并没有特别受到限定。譬如可以使用含硼原子的其他分子(譬如BF3)、或是也可以使用由硼原子和氢原子构成的其他分子来取代B2H6,或也可以使用AsH3或是PH3等。并且，也可以根据He等稀有气体来稀释含有杂质的气体，或是也可以不稀释。并且，如本实施方式一样地，作为等离子体掺杂的原料气体使用He稀释的B2H6时，原料气体中的B2H6的质量浓度最好是在O. 01 %以上并且在1%以下。这样一来，将变得容易在硅中导入硼，更为理想。具体来说，若B2H6气体浓度为O. 01%以下则将变得难以导入足够量的硼，若是为I %以上则在半导体衬底表面附着含硼的沉积物，容易变得沉积(deposition)。[本发明的机制]以下，有关本发明的机制，参照图3加以说明。首先，如图3所示，对鳍形半导体区域13a 13d，使用等离子体掺杂法注入p型杂质。由此，在鳍形半导体区域13a 13d上部形成有第一杂质区域17a，该第一杂质区域17a的注入剂量是由注入离子18a、吸附种18b (气体分子和自由基等的中性种)、和因溅射离脱鳍形半导体区域13a 13d的杂质18c的平衡来决定。并且，在鳍形半导体区域13a 13d侧部，形成有主要根据吸附种(气体分子和自由基等的中性种)18b决定注入剂量的第二杂质区域17b。这个情况时，由于也存在有对鳍形半导体区域13a 13d侧面斜向入射的离子，因此，也存在有注入离子18a和因溅射离脱鳍形半导体区域13a 13d的杂质18c，但是与吸附种18b相比其影响非常小，吸附种18b的掺杂将成为主要。换句话说，在鳍形半导体区域13a 13d上部所掺杂的注入离子18a以及从鳍形半导体区域13a 13d上部因溅射离脱的杂质18c的数目相比，在鳍形半导体区域13a 13d侧部掺杂的注入离子18a以及与从鳍形半导体区域13a 13d侧部因溅射离脱的杂质18c的数目压倒性为少。如以上说明，在鳍形半导体区域13a 13d上部及侧部的掺杂差异在于在鳍形半导体区域13a 13d的上部，注入离子18a的影响与因溅射离脱鳍形半导体区域13a 13d的杂质18c的影响为大,相对地,在鳍形半导体区域13a 13d的侧部这些影响极小。 这里，因溅射离脱鳍形半导体区域13a 13d的杂质18c的量，也受到注入离子18a的量和注入能源的影响。换句话说，在鳍形半导体区域13a 13d上部及侧部的掺杂的根本差异是在于在鳍形半导体区域13a 13d上表面被照射的注入离子18a的量、和在鳍形半导体区域13a 13d侧面被照射的注入离子18a的量压倒性不同，换句话说，在鳍形半导体区域13a 13d的上表面被照射的注入离子18a的量与在鳍形半导体区域13a 13d侧面相比压倒性地为多。因此，通过使得在鳍形半导体区域13a 13d上表面被照射的注入离子18a的量极少，将能够使得在前述的鳍形半导体区域13a 13d上部及侧部的掺杂的根本差异几乎解消。换句话说，若是使得在鳍形半导体区域13a 13d上表面照射的注入离子18a的量极少，则在鳍形半导体区域13a 13d上部注入的注入离子18a的量变得极少，并且，从该上部离脱的杂质18c的量也变得极少。由此，在鳍形半导体区域13a 13d的上部，注入离子18a对注入剂量的影响与吸附种18b对注入剂量的影响相比相对变小，因此以吸附种18b的掺杂将成为对注入剂量带来影响的主要原因。另一方面，在鳍形半导体区域13a 13d的侧部，原本吸附种18b的掺杂就是主要。这个结果，即使是在鳍形半导体区域13a 13d的上部或是在侧部，将成为其注入剂量由以吸附种18b的掺杂量大体上加以决定。由于吸附种18b的掺杂量是根据具有不受电场影响的不规则运动方向的中性种(气体分子和自由基等)的吸附来决定，因此，即使在鳍形半导体区域13a 13d上部或是在侧部也成为相同程度。由此，能够使得第一杂质区域17a的注入剂量和第二杂质区域17b的注入剂量相等。并且，在源漏极区域27的形成中，也能够通过与形成延伸区域17的同样机制，来使得第三杂质区域(半导体区域上部)27a的注入剂量和第四杂质区域(半导体区域侧部)27b的注入剂量相等。以下，使用具体实施例来说明使鳍形上部(第一杂质区域17a)的注入剂量和鳍形侧部(第二杂质区域17b)的注入剂量相等的方法。(第一实施例)在第一实施例中，通过使等离子体掺杂时的压力为O. 6Pa以下来进行等离子体掺杂，而能够获得抑制鳍形的半导体区域上部角(鳍形角部)的能削量，获得高度的均匀掺杂特性。[鳍形角部的能削量的抑制]
首先，参照图4(a)及(b)说明有关在第一实施例的鳍形角部的能削量的抑制。图4(a)是模式性表示进行等离子体掺杂之前的鳍形半导体区域(正确来说具有鳍形的半导体区域51)的断面形状。这里，鳍形的高度及宽度是120nm及160nm，鳍形彼此之间的距离是210nm。换句话说，鳍形的宽度方向中央和隔壁的鳍形宽度方向中央的距离是370nm。并且，鳍形角部(图中虚线领域)的曲率半径是8.7nm。并且，鳍形角部在等离子体掺杂前中也并不是完全的直角形状，其成为带有曲率形状的理由在于在等离子体掺杂的前一道工序的干式蚀刻和冲洗工序中尽管非常微小使得鳍形角部受到切削。图4(b)模式性表示进行等离子体掺杂之后的鳍形半导体区域(正确来说鳍形的半导体区域51)的断面形状。等离子体掺杂条件，譬如原料气体是以He稀释的B2H6，在原料气体中的B2H6浓度是O. 5质量％，反应室内压力是O. 35Pa，源极电力(等离子体生成用高频电力)是600W，偏压电压Vpp是130V，衬底温度是20°C，等离子体掺杂时间是200秒。作为等离子体的发生方式，譬如采用了 ICP方式。并且，在第一实施例中，使得照射到鳍形上表面的注入离子量极为减少，而抑制鳍形角部的能削量，因此，使反应室内压力设定为作 为ICP方式极小的O. 35Pa。在根据以上条件实施等离子体掺杂之后的鳍形角部(图中虚线领域)的曲率半径是10. 6nm。换句话说，在第一实施例，在等离子体掺杂前后的鳍形角部的曲率半径的差异是I. 9nm，这是200秒之间的等离子体掺杂时间中所变化的量，因此可以得知每I分钟的能削量(曲率半径的增加量)为O. 6nm，是非常小。[均匀掺杂性]接着，参照附图来说明在第一实施例的第一杂质区域(鳍形上部的杂质区域)及第二杂质区域(鳍形侧部的杂质区域)的薄膜电阻。等离子体掺杂条件，譬如，原料气体是以He稀释的B2H6,在原料气体中的B2H6浓度是O. 8质量％，反应室内压力是O. 35Pa，源极电力(等离子体生成用高频电力)是500W，偏压电压Vpp是250V，衬底温度是20°C，等离子体掺杂时间是60秒。作为等离子体的发生方式，譬如采用了 ICP方式。并且，将反应室内压力设定为作为ICP方式的极小的O. 35Pa，来使得照射到鳍形上表面的注入离子的量极度减少、而在第一杂质区域(鳍形上部)的注入剂量为根据吸附种的掺杂量变成主要原因、换句话说、使得第一杂质区域(鳍形上部)的注入剂量接近原本即为根据吸附种的掺杂量为主要原因的第二杂质区域(鳍形侧部)的注入剂量。这个情况时，鳍形角部的能削量也是与前述的[鳍形角部的能削量的抑制]情况相同程度地极小。图5(a)及(b)模式性地表示进行等离子体掺杂之前的鳍形半导体区域(正确来说鳍形的半导体区域51)的断面形状图及其扩大图，图5(c)及(d)是表示图5(a)及(b)的鳍形半导体区域的斜视图及其扩大图。图5 (a) (d)所示的鳍形半导体区域中，鳍形的高度及宽度是128nm及342nm，鳍形彼此之间的距离是743nm。换句话说，鳍形的宽度方向中央和隔壁的鳍形的宽度方向中央的距离是1085nm。图6(a)是表示根据等离子体掺杂向构成鳍形半导体区域(正确来说为具有鳍形半导体区域51)的娃中注入硼之后进一步施加以1050°C的spikeRTA(rapid thermalannealing)的热处理来将在娃中电性地活化硼形成低电阻领域52的情况。如图6(a)所示，不仅是在第一杂质区域(鳍形上部)，在第二杂质区域(鳍形侧部)也形成有低电阻区域52。图6 (b)是表示在图 6 (a)的 A-A 线上的使用 SSRM (2D Scanning SpreadingResistance Microscopy)测量的展布电阻的变化。并且，在图6(b)横轴的零点意谓鳍形上表面。如图6(b)所示，第一杂质区域(鳍形上部)的展布电阻是2.9Χ104Ω。并且，随着横轴深度变大(换句话说随着进入到鳍形内部)，与第一杂质区域(鳍形上部的低电阻领域52)的距离变大。在从鳍形上表面相离大约O. 3μπι以上的区域是并未注入硼并且几乎没有因热处理带来的硼扩散的区域，在这个区域观察到衬底的展布电阻(约1.5Χ106Ω)。接着，图6(c)表示在图6(a)的B-B线上的展布电阻的变化。并且，图6(c)是表示将图6(a)所示的以SSRM观察三个鳍形排列部分的结果，在图6(c)中横轴的零点意谓左端的鳍形左侧面到B-B线左方向相离规定距离的位置。并且，在图6(c)中以粗虚线所围的区域是表示图6(a)所示的包含鳍形的半导体区域的展布电阻。若是只注目这个粗虚线所包围的区域，在横轴深度小的区域(譬如横轴深度I. 0μ m附近的区域)，观察到为了 SSRM测量而在鳍形彼此之间所设的绝缘体(图6(a)中图示省略)的展布电阻，其值极高。并且，横轴深度I. 35μπι附近的区域相当于位在图6(a)所示的鳍形左侧部的第二杂质区域，这个部分的展布电阻是3. OXlO4Ω。并且，在横轴深度I. 5μπι附近的区域相当于图6(a)所示的鳍形中央部、换句话说第一杂质区域(鳍形上部)和两个第二杂质区域(鳍形两侧部)所包围的部分，由于这个部分是没有注入硼并且因热处理带来的硼扩散并不是那 么多的区域，因此观察到作为该部分的展布电阻接近衬底的展布电阻值。并且，横轴深度
I.7μπι附近的区域相当于如图6(a)所示的鳍形右侧部的第二杂质区域，这个部分的展布电阻是3. 5 X IO4 Ω。并且，在横轴深度大于I. 7 μ m的区域(譬如横轴深度2. O μ m附近的区域)，再次观察到为了 SSRM测量在鳍形彼此之间所设的绝缘体(图6(a)中图示省略)的展布电阻，其值极高。如以上所说明地，若是读取位在图6(c)所示的三个鳍形的每一个的两侧部的6处第二杂质区域的展布电阻，从左依次是2· 1Χ104Ω、3· 0Χ104Ω、3· 0Χ104Ω、
3.5 X IO4 Ω、3. O XlO4 Ω、2. 9 XlO4 Ω，六处第二杂质区域的展布电阻平均值是2. 9 XlO4 Ω。这是相等于图6(b)所示的第一杂质区域(鳍形上部)的展布电阻。然而，为了比较第一杂质区域(鳍形上部)的薄膜电阻和第二杂质区域(鳍形侧部)的薄膜电阻，除了两者的展布电阻以外必须特定两者的接合深度。有关第一杂质区域(鳍形上部)的接合深度，使用另外的裸硅衬底以与图6(a)所示鳍形半导体区域同样条件制造的样品进行SIMS (secondary ion mass spectrometry 二次离子质谱法)测量来加以评价。图6(d)表示第一杂质区域(鳍形上部)的SMS测量结果。如图6(d)所示，将硼浓度成为5 X IO18CnT3的深度规定为接合深度时，得知第一杂质区域(鳍形上部)的接合深度为28.5nm。进一步地，有关第一杂质区域(鳍形上部)的薄膜电阻，通过使用另外的裸硅衬底以与图6(a)所示鳍形半导体区域同样条件制造的样品以四点探针法进行测量加以评价。从这个以四点探针法的测量结果，得知第一杂质区域(鳍形上部)的薄膜电阻为750Ω/口。另一方面，有关第二杂质区域(半导体区域侧部)的接合深度，使用SSRM观察结果，能够将第二杂质区域(鳍形侧部)的色调和在第一杂质区域(鳍形上部)的深度28. 5nm时的色调成为同样时的第二杂质区域(鳍形侧部)的深度加以求得。这个情况时，虽然产生SSRM照片的点(dot)大小部分测量误差，但是能够以28. 5nm±10%的精度来特定第二杂质区域(鳍形侧部)的接合深度。这里，若是使对象物的薄膜电阻为Rs、电阻率为P、厚度(接合深度)为t、展布电阻为P w,则Rs = P /t。并且，电阻率P和展布电阻P w原理上为I比I的关系，在前述的测量情况也是大体上I比I的关系，因此，Rs和P w/t之间比例关系成立。从实验中，第一杂质区域(鳍形上部)的展布电阻P w是2. 9 XlO4 Ω，厚度(接合深度)t是28. 5nm。相对于此，第二杂质区域(鳍形侧部)的展布电阻P w是2. 9 XlO4 Ω，厚度(接合深度)t是28.5nm±10%。从以上可以得知第一杂质区域(鳍形上部)的薄膜电阻和第二杂质区域(鳍形侧部)的薄膜电阻从I : I. I到I : 0.9的范围。换句话说，在第一实施例，能够以只有±10%的差相同程度地来设定第一杂质区域(鳍形上部)的薄膜电阻和第二杂质区域(鳍形侧部)的薄膜电阻，这是以向来技术不可能达成的均匀掺杂性能。图7表示向具有纵横比为O. 37、间距为1085nm的鳍形半导体区域51根据等离子体掺杂注入杂质之后、施加热处理活化杂质形成低电阻区域52的情况。并且，图8是表示向具有纵横比I. 72、间距196nm的鳍形半导体区域51根据等离 子体掺杂注入杂质之后、施加热处理活化杂质形成低电阻区域52的情况。在图7及图8的等离子体掺杂中都能达成均匀掺杂。[等离子体掺杂时的压力阈值的参数依存性]如前述般，在第一实施例是以如下情况为例子来说明通过将等离子体掺杂时压力设定在O. 6Pa以下进行等离子体掺杂能够抑制鳍形角部的能削量，该情况为原料气体是以He稀释的B2H6、在原料气体中的B2H6浓度是O. 5质量％、反应室内压力是O. 35Pa、源极电力(等离子体生成用高频电力)是600W、偏压电压Vpp是130V、衬底温度是20°C、等离子体掺杂时间作为200秒的情况。并且，在第一实施例是以如下情况为例子来说明通过将等离子体掺杂时压力设定在O. 6Pa以下来进行等离子体掺杂能够获得高的均匀掺杂性，该情况为原料气体是以He稀释的B2H6、在原料气体中的B2H6浓度是O. 8质量％、反应室内压力是O. 35Pa、源极电力(等离子体生成用高频电力)是500W、偏压电压Vpp是250V、衬底温度是20°C、等离子体掺杂时间作为60秒的情况。但是，为了在抑制鳍形角部的能削量情况下同时获得高均匀掺杂性的等离子体掺杂时的压力阈值受到其他参数的影响而变化，以下说明这一点。首先，在第一实施例，作为在半导体中电性活性的元素使用了硼，但是取而代之，说明譬如使用磷或砷的情况。这是，作为原料气体，取代以He稀释的B2H6，相当于譬如使用了以He稀释的PH3或是AsH3。由于硼的原子量是10. 8、磷的原子量是40. O、砷的原子量是74. 9，因此磷是比硼重约4倍的元素，砷是与比硼重约7倍的元素。但是，在进行等离子体掺杂时，将B2H6、PH3或是AsH3等以氢或氦这一类的稀有气体稀释为5质量％以下来加以使用。特别是，如本发明在为了形成延伸区域和源漏极区域注入元素这样的用途，理想的是将硼、磷或是砷等在剂量从5X IO14CnT2到5X IO15CnT2的范围加以注入。另一方面，若是将B2H6、PH3或AsH3以2质量％以上加以稀释使用时，硼、磷或砷等的剂量将成为5 X IO15CnT2以上而容易产生不良，因此，B2H6、PH3或是AsH3最好是以2质量％程度以下的高稀释度来加以使用。这个情况时，由于等离子体中的离子源中的98质量％以上将由来自稀释气体的离子所占有。但是，切削鳍形角部的为等离子体中的离子，其大部分是作为等离子体中的离子来自主要的稀释气体的离子。换句话说，即使是将掺杂元素从硼改变成磷或是砷时，在等离子体中的磷离子或砷离子对来自稀释气体的离子的比例与在等离子体中硼离子对来自稀释气体的离子的比例并没有太大差异。因此，即使将掺杂元素从硼改变成磷或砷，也无需大为改变等离子体掺杂时的压力阈值。但是，若是考虑磷或砷是比硼重的元素，则最好是将等离子体掺杂时的压力阈值设定成低于O. 6Pa、譬如O. 5Pa左右。并且，在第一实施例，虽然是以将原料气体以He稀释的B2H6、在原料气体中的B2H6浓度为O. 5质量％或是O. 8质量％的情况作为例子加以说明，接着说明改变B2H6浓度的情况。这个情况时也是根据氢和氦这一类的稀有气体将B2H6稀释为5质量％以下，因此B2H6浓度的变化几乎没有对等离子体掺杂时的压力阈值带来影响。如同本发明一样地，在为了形成延伸区域和源漏极区域注入元素这样的用途中，如前述一样地，最好是以2质量％程度以下的高稀释度来使用B2H6，因此，在原料气体中的B2H6浓度对鳍形角部的能削量带来的影响小。其理由在于如前述般，切削鳍形角部的是等离子体中的离子，其大部分作为等离子体中的离子是来自主要的稀释气体的离子，因此，即使是在将在稀释气体中硼所占的比例(浓度)改变为5质量％以下的范围(理想的是2质量％以下的范围)，能够考虑在等离子体中的硼离子对来自稀释气体的离子的比例也没有太大变化。如以上所述，原料气体为以He稀释的B2H6,在原料气体中的B2H6浓度为2质量％以下的范围时，能够无视B2H6浓度的变化对鳍形角部的能削量带来的影响，使等离子体掺杂时的压力阈值维持为O. 6Pa。换 句话说，由于等离子体掺杂鳍形角部被蚀刻的原因在于来自稀释气体的离子(第一实施例中为氦离子)，等离子体掺杂时的压力阈值并而不依存B2H6浓度、即硼浓度。若是取代硼，在使用譬如磷或是砷等情况中也是相同。并且，虽然在第一实施例，以偏压电压Vpp为130V和250V作为例子加以说明，接着说明有关改变偏压电压Vpp的情况。如本发明一样地，在为了形成延伸区域和源漏极区域注入元素这般用途的装置中，将偏压电压Vpp设定为1000V以下。并且，为了形成延伸区域，要求在从半导体表面深度5nm以上15nm以下的区域注入硼、磷或是砷等。在第一实施例中使用250V的偏压电压Vpp时，注入深度(以硼浓度成为I X IO18CnT3深度来定义)为9nm。为了使这个注入深度为所要求的延伸区域最大值的15nm，即使在使得偏压电压Vpp提高到500V左右时，等离子体掺杂时的压力阈值为O. 6Pa左右，而几乎没有变化。但是，如果将偏压电压Vpp提高到装置的最大输出、即1000V左右时，最好是将等离子体掺杂时的压力阈值设定为低于O. 6Pa、譬如O. 5Pa左右。并且，在第一实施例，虽然说明了以等离子体掺杂时间60秒及200秒的例子加以说明，接着，说明改变等离子体掺杂时间的情况。若是将等离子体掺杂时间加以缩短，等离子体掺杂时的压力阈值将变得高于O. 6Pa，相反地，若是增加等离子体掺杂时间，则等离子体掺杂时的压力阈值将变得低于O. 6Pa。换句话说，能够考虑在想要以高于O. 6Pa的压力领域来实施等离子体掺杂时将等离子体掺杂时间缩短低于60秒，但是，根据以下的理由，除了将等离子体掺杂时间缩短为极短时间以外这并不是有效的方法。在使用高于O. 6Pa的压力领域未满60秒来实施等离子体掺杂时，如图9所示，鳍形角部的能削量相对于时间并不以比例关系变化，而在等离子体掺杂的初期阶段的能削量将变多。这里，图9表示以O. 9Pa的压力实施60秒钟的等离子体掺杂时在鳍形角部的能削量的时间变化。并且，在图9中，以掺杂后的鳍形角部(上部角)的曲率半径对掺杂前的鳍形角部(上部角)的曲率半径比来表示鳍形角部的能削量。该比愈大则能削量大。具体来说，如图9所示，在28秒以上等离子体掺杂后的鳍形角部的曲率半径成为等离子体掺杂前的两倍以上，能削量变大。因此，在使用28秒以上的长时域的等离子体掺杂，为了抑制鳍形角部的能削量，最好是将压力设定在O. 6Pa以下。另一方面，等离子体掺杂时间在未满28秒的情况时，即使压力为O. 6Pa以上，也将能够使鳍形角部的能削量减少来进行等离子体掺杂，但是在使用这样的短时域的等离子体掺杂，将有着一个大问题是难以确保剂量的衬底面内均一性。相反地，在使等离子体掺杂时间长于200秒时，将产生生产率降低的这类问题。如以上所述般，在使用从30秒到200秒的时域的等离子体掺杂中虽然能够在不使生产率降低下来确保剂量的衬底面内均一性这样的效果，但是若根据向来所使用的压力范围将有着鳍形角部的能削量变大的这类问题。相对地，在本发明中通过将等离子体掺杂时的压力设定在O. 6Pa以下，将能够减少被认为是蚀刻原因的来自稀释气体的离子(第一实施例中为氦离子)的量，由此能够抑制鳍形角部的能削量并且获得达成高均匀掺杂性的特别效果。(第二实施例)在第二实施例中，通过将等离子体掺杂时的压力设定为0.6Pa以上、IOPa以下并且使电离电流密度Ii(mA/Cm2)和等离子体掺杂时的压力P(Pa)的关系成为Ii ( O. 52Ln(P)+0. 36的条件进行等离子体掺杂，能够一边抑制鳍形角部的能削量并且获 得高的均匀掺杂性。并且，Ln表示自然对数。在第二实施例，作为用来检查鳍形角部的能削量的鳍形半导体区域(等离子体掺杂前)，使用与图4(a)所示的第一实施例相同的样品。换句话说，鳍形的高度及宽度为120nm及160nm，鳍形彼此之间的距离是210nm。换句话说，鳍形的宽度方向的中央和隔壁鳍形的宽度方向的中央的距离是370nm。并且，鳍形角部(图中虚线区域)的曲率半径是
8.7nm。首先，使等离子体掺杂时的压力和源极电力变化而测量电子温度及电离电流密度。这里，测量时使用的装置是Scientific Systems公司制兰米尔探针(Langmuir probe)(产品名称smart probe)。并且,让测量用探针安装为通过距衬底表面上方的25mm来对其正下面的部分实施测量。作为测量数据的检测位置，设定从距300mm衬底的中心部位半径20mm范围内的21处(具体的从衬底中心部位到测量用探针的安装侧的20mm的地点之间间隔Imm的21处)，将这些21处的测量值加以平均作为测量数据。接着，使等离子体掺杂时的压力和源极电力变化，测量鳍形角部的能削量。等离子体掺杂条件为偏压力135W(偏压电压Vpp是290V)、原料气体是以He稀释的B2H6、原料气体中的B2H6浓度为O. 05质量％、气体总流量为300cc/min(标准条件)、偏压施加时间是60秒钟。并且，硼的投入深度是硼浓度成为5X IO18CnT3的深度来加以定义、大约为9nm。图10(a)及(b)表示从以上的测量数据所获得的各种特性。具体来说，图10(a)为表示在等离子体掺杂时的压力为O. 6Pa以上、IOPa以下的范围，等离子体掺杂后的鳍形角部的曲率半径为等离子体掺杂前的鳍形角部的曲率半径的未满两倍及两倍以上的分别的电离电流密度范围。在压力为O. 6Pa以上、IOPa以下的范围，等离子体掺杂后的鳍形角部的曲率半径确实未满等离子体掺杂前的鳍形角部的曲率半径的两倍的电离电流密度范围为Ii彡O. 52Ln (P) +0. 36 (关系式I :图中的y = O. 5202Ln (x) +0. 3600)。并且，图中的R2 = O. 9858表示与测量数据近似曲线(关系式I)的相关系数，R2的数值接近1，可以得知关系式I和与其对应的测量数据的相关关系极强。另一方面，等离子体掺杂后的鳍形角部的曲率半径确实为等离子体掺杂前的鳍形角部的曲率半径的两倍以上的电离电流密度范围是Ii彡O. 5 ILn (P) +0. 80(关系式2 :图中y = O. 5063Ln (x) +0. 7972)。并且，从图中的R2 = O. 9515表示与测量数近似曲线(关系式2)的相关系数，R2的数值接近1，可以得知关系式2和与其对应的测量数据的相关关系极强。并且，在图中记载了向来的PD(平面式半导体用)的曲线，是表示以在图9所说明的O. 9Pa的压力实施等离子体掺杂的电离电流密度。这里，如图9所示，在O. 9Pa的压力及以这个电离电流密度实施60秒钟的等离子体掺杂时，等离子体掺杂后的鳍形角部的曲率半径成为等离子体掺杂前的鳍形角部的曲率半径的两倍以上。并且，虽然等离子体掺杂后的鳍形角部的曲率半径严密地成为等离子体掺杂前的鳍形角部的曲率半径的两倍的电离电流密度和压力的关系存在于关系式I所示区域和关系式2所示区域之间，由于特定这个将需要花费很大工夫，因此，在第二实施例，只特定等离子体掺杂后的鳍形角部的曲率半径确实地成为等离子体掺杂前的鳍形角部的曲率半径的未满两倍的关系式I、和等离子体掺杂后的鳍形角部的曲率半径确实地成为等离子体掺杂前的鳍形角部的曲率半径的两倍以上的关 系式2。并且，图10(b)表示在等离子体掺杂时的压力为O. 6Pa以上、IOPa以下的范围中，关系式I及关系式2等式成立时的压力和电子温度的关系。如图10(a)及(b)所示，可以得知即使电子温度是同样水准，由于电离电流密度不同使得鳍形角部的能削量不同、具体来说即电离电流密度愈小愈能抑制鳍形角部的能削量。并且，鳍形角部的曲率半径只要是等离子体掺杂后的曲率半径是等离子体掺杂前的曲率半径的未满两倍则对半导体元件的性能所带来的影响将为容许范围而不成为问题。其理由如下。换句话说，通过栅极绝缘膜的下部从源极流向漏极的电流中，在第一杂质区域(鳍形上部)和第二杂质区域(鳍形侧部)的境界附近流动的电流变得难以流动的原因是栅极绝缘膜和杂质区域的间隙变大(参照图21)。因此，只要等离子体掺杂后的鳍形角部的曲率半径是等离子体掺杂前的鳍形角部的曲率半径的未满两倍，由于栅极绝缘膜和杂质区域的间隙的大小变小，对半导体元件的性能带来的影响是容许范围而不会成为问题。这里，鳍形角部的能削量，并不是就这样地相当于栅极绝缘膜和杂质区域的间隙大小，因等离子体掺杂意外产生的栅极绝缘膜和杂质区域的间隙大小，将变得小于鳍形角部的能削量。其理由在于有关实际的鳍形角部的曲率半径，随着从栅极绝缘膜(譬如参照图12的栅极绝缘膜62)的距离变远，鳍形角部在等离子体掺杂时将变得容易遭到切削，结果其曲率半径变大，另一方面，随着愈接近栅极绝缘膜(同上)鳍形角部将变得难以被切削，结果，其曲率半径变小。换句话说，鳍形角部的曲率半径，按照与栅极绝缘膜的距离而变化，随着其距离变小，鳍形角部的曲率半径倾向变小，其结果，也产生了栅极绝缘膜和杂质区域的间隙的大小成为小于鳍形角部的能削量的情况。相反地，若是等离子体掺杂后的鳍形角部的曲率半径是等离子体掺杂前的鳍形角部的曲率半径的两倍以上，即使考虑了前述鳍形角部的曲率半径按照与栅极绝缘膜的距离而变化，仍然将会产生如下的这类问题，即栅极绝缘膜和杂质区域的间隙变大，对半导体元件的性能带来的影响超过容许范围。图11是模式性地表示在第二实施例中进行等离子体掺杂之后的鳍形半导体区域(正确来说具有鳍形的半导体区域51)的断面形状。等离子体掺杂条件，譬如为原料气体以He稀释的B2H6、在原料气体中的B2H6浓度是O. 05质量％、反应室内压力是O. 9Pa、源极电力(等离子体生成用高频电力)是1000W、偏压电压Vpp是290V、衬底温度是20°C、等离子体掺杂时间是60秒。作为等离子体的发生方式，譬如采用ICP方式。并且，在第二实施例，由于尽可能降低在鳍形上表面被照射的注入离子的量来抑制鳍形角部的能削量，因此通过将反应室内压力设定为极小的O. 9Pa同时将源极电力设定为很小的1000W，将电离电流密度设定为作为ICP方式极小的O. 09mA/cm2。在实施根据以上条件进行等离子体掺杂之后的鳍形角部(图11)的曲率半径是15. 2nm。换句话说，在第二实施例，在等离子体掺杂前后的鳍形角部的曲率半径的差是6. 5nm，每I分钟的能削量(曲率半径的增加量)是6. 5nm。并且，在第二实施例，等离子体掺杂后的鳍形角部的曲率半径是使等离子体掺杂前的鳍形角部的曲率半径的未满两倍，可以得知鳍形角部的能削量小而在能够容许的程度范围。并且，如图10(a)所示，可以得知只要是等离子体掺杂时的电离电流密度为O. 5mA/cm2以下，则鳍形角部的能削量对半导体元件的性能带来的影响为容许范围将不会成为问题。从这个观点，如第一实施例所述，最好是将等离子体掺杂时的压力设定在O. 6Pa以下，此不用多说。[以第一实施例及第二实施例所获得的半导体元件的结构] 图12是模式性地表示第一实施例及第二实施例的半导体元件结构的一个例子的斜视图，具体来说，是表示在等离子体掺杂前中在具有几乎直角的上部角的鳍形半导体区域上表面隔着极绝缘膜形成栅极电极的元件结构。如图12所示，使栅极电极63形成为隔着栅极绝缘膜62跨过在上部具有杂质区域61a和在侧部具有杂质区域61b的鳍形半导体区域61。这里，a、b、C、d表示鞍马形状的栅极绝缘膜62内壁中其源极侧的角，a”、b”、c”、d”是使角a、b、C、d平行移动到鳍形半导体区域61的源极侧的端面。并且，鳍形高度譬如是10 500nm,鳍形宽度譬如是10 500nm,鳍形彼此之间的距离是20 500nm。如果将本发明适用在具有这样微小鳍形的半导体元件时，将能够实现具有以下特征的半导体元件，即具有角b”和第一杂质区域61a (鳍形上部)的距离G、换句话说角c”和第一杂质区域61a(鳍形上部)的距离G大于零并且是IOnm以下的特征，以及以第一杂质区域61a(鳍形上部)的薄膜电阻规格化的第二杂质区域61b (鳍形侧部)的薄膜电阻是I. 25以下的特征，因此能够获得本发明的效果。并且，角b”和第一杂质区域61a(鳍形上部)的距离G、或是角c”和第一杂质区域61a(鳍形上部)的距离G，若是使鞍马形状的栅极绝缘膜62内壁中源极侧的角为a、b、C、d以及对应这些漏极侧的角为a’、b’、c’、d’(图示省略)，则意谓着包含四角形a-a’ -b’ -b的平面、包含四角形b_b,-c,-c的平面或是包含四角形c_c’ _d’ _d的平面与第一杂质区域61a之间的距离的最大值，这是反映了由于等离子体掺杂而被切削的鳍形半导体区域上部角的量。并且，角b”和第一杂质区域61a(鳍形上部)的距离G、换句话说、角c”和第一杂质区域61a(鳍形上部)的距离G大于零并且为IOnm以下的这个特征相同于以下特征，即通常位在栅极绝缘膜62外侧的部分的半导体区域61的上部角的曲率半径(即等离子体掺杂后的曲率半径)r’大于位在栅极绝缘膜62下侧部分的半导体区域61的上部角的曲率半径(即等离子体掺杂前的曲率半径)r、并且为2r以下。图13是模式性表示第一实施例及第二实施例获得的半导体元件结构的其他例子的斜视图，具体来说，表示在形成栅极绝缘膜前使得鳍形角部预先具有某种程度的曲率半径来预先形成半导体区域而在其上隔着栅极绝缘膜形成栅极电极的元件结构。并且，在图13中，通过将与图12所示的结构相同要素标记上同样符号，省略重复说明。但是，当鳍形角部接近直角时，通过该鳍形角部电流难以从源极流向漏极。这是和等离子体掺杂的鳍形角部的能削有无及大小无关，而是与在栅极绝缘膜62与第一杂质区域61a (鳍形上部)的连接部分是否存在有近于直角的角部所发生的问题。这里，为了解决这个问题，最好是在形成栅极绝缘膜之前预先在鳍形角部使其具有从3nm左右到30nm左右的曲率半径。这样一来，在栅极绝缘膜62和第一杂质区域61a (鳍形上部)的连接部分不会存在有近于直角的角部，从源极流过漏极的电流在栅极绝缘膜62下将不会变得难以流动。即使将本发明适用在具有这样的鳍形的半导体元件时，将能够获得具有如下特征的半导体元件，即角b”和第一杂质区域61a (鳍形上部)的距离G、换句话说角c”和第一杂质区域61a (鳍形上部)的距离G大于零并且是IOnm以下的这个特征、以及以第一杂质区域61a(鳍形上部)的薄膜电阻来规格化的第二杂质区域61b (鳍形侧部)的薄膜电阻是I. 25以下的这个特征，因此，能够获得本发明的效果。[第一实施例及第二实施例中使用的等离子体装置]第一实施例及第二实施例采用ICP方式的等离子体装置。其理由在于能够使用ICP方式的等离子体原本来所具有的“离子入射角度大的等离子体”的性质，由此，将容易获得本发明的效果。并且，除此之外，在ICP方式，由于能够独立控制等离子体密度和注入深度，因此，电子温度不会如同ECR(electron cyclotron resonance)等离子体的方式高，即使对于譬如直径300mm的大口径衬底也容易均一地生成等离子体。因此，能够自由选择注·入深度同时抑制栅极绝缘膜的破坏，对大口径衬底的面内多个的鳍形，容易实施均一的等离子体掺杂处理。换句话说，最好是采用ICP方式的等离子体装置。以下，说明使用其他等离子体方式实施本发明时的课题。首先,说明有关RIE(reactive ion etching)等离子体方式。在RIE等离子体方式中对阴极电极施加高频电压。由此，开始生成等离子体并且进调整等离子体密度，同时也调整偏压电压。在使用RIE等离子体方式时，只有在高压才会开始生成等离子体，从在以高压使等离子体开始生成到降低至在本发明工序中所使用低压，需要长时间的调整压力，结果，产生生产率降低的这类问题。进一步地，在RIE等离子体方式，由于只以根据对阴极电极施加高频电压来进行等离子体生成，因此等离子体密度和注入深度同时变化，无法对其各自独立控制，将产生工序控制恶劣的这类问题。相对于此，在前述的ICP方式，由于是根据控制对阳极电极施加的高频电压来控制等离子体密度并且根据控制对阴极电极施加的高频电压来控制注入深度，因此，能够独立地控制等离子体密度和注入深度。并且，在前述的ICP方式，通过提高开始生成等离子体时对阳极电极施加的高频电压，使得与掺杂工序中所使用的压力相比之下不使用高压而能够开始生成等离子体。接着，说明有关ECR等离子体方式。在ECR等离子体方式中激发频率是900MHz以上。换句话说，在ECR等离子体方式中，由于激发频率极高，因此，电子温度高，而有着容易发生由此造成的栅极绝缘膜的绝缘击穿的这类问题。相对于此，在ICP方式激发频率譬如
13.56MHz与ECR等离子体方式相比小上I位以上，栅极绝缘膜的绝缘击穿较难以发生。换句话说，与ECR等离子体方式相较，ICP方式较为理想。接着，说明有关脉冲DC等离子体方式。在脉冲DC等离子体方式中，对阴极电极施加脉冲DC的高频电压。在这个方式，基本地离子的入射角近于零度(换句话说相对鳍形的上表面近于直角)，有着鳍形侧部的薄膜电阻与鳍形上部的薄膜电阻相比变高的这类问题。相对于此，在ICP方式，对阴极电极施加频率500MHz、600MHz或是13. 56MHz的交流的高频电压。由此，由于离子的入射角变大，因此，鳍形侧部的薄膜电阻容易变得与鳍形上部的薄膜电阻相等。换句话说，与脉冲DC等离子体方式相较，ICP方式较为理想。接着，说明有关螺旋波等离子体(helicon wave plasma)方式。该方式具有如下特征对等离子体施加至少10高斯以上的磁场的特征、以及等离子体源和衬底距离长的特征。在这个方式，由于等离子体源和衬底的距离长，难以获得对直径300mm的晶片等大口径衬底的等离子体良好的均一性的这类问题。相对于此，ICP方式，不需要对等离子体施加磁场、等离子体源和衬底的距离短，因此对直径300mm的晶片等大口径衬底能够容易获得等离子体良好均一性。换句话说，与螺旋波等离子体方式相比，ICP方式较为理想。(第一实施方式的第一变形例)以下，参照

本发明第一实施方式(包含第一实施例及第二实施例)的第一变形例的半导体装置结构。图14是表示本变形例的半导体装置，具体来说，为具有鳍形场效晶体管的半导体装置平面图。并且，在图14中，与图1(a) (d)所示的第一实施方式的结构相同的构成要 素标记同样符号而省略重复说明。如图14所示，本变形例与图1(a) (d)所示的第一实施方式的不同点在于鳍形半导体区域13a 13d的每一个的栅极长度方向的两端部连接了其他鳍形半导体区域13e和 13f0根据本变形例，将能够获得与第一实施方式同样的效果，并且能够根据鳍形半导体区域13a 13f构成一个鳍形场效晶体管。(第一实施方式的第二变形例)以下，参照附图来说明有关本发明第一实施方式(包含第一实施例及第二实施例)的第二变形例的半导体装置结构。本变形例的半导体装置，具体来说，是表示具有鳍形场效晶体管的半导体装置的结构平面图，与第一实施方式平面图的图1(a)相同。并且，图15(a) (C)是表示本变形例的半导体装置的断面结构图，图15(a)是图1(a)的A-A线的断面图，图15 (b)是图1(a)的B-B线的断面图，图15(c)是图1(a)的C-C线的断面图。如图15(a) (C)所不,本变形例和图1(a) (d)所不的第一实施方式的不同点如下。换句话说，在第一实施方式中，在鳍形半导体区域13a 13d上表面及侧面上形成譬如由氮氧化膜构成的厚度3nm的栅极绝缘膜14a 14d。并且，相对于此，本变形例中，栅极绝缘膜14a 14d只在鳍形半导体区域13a 13d的侧面上来形成，在鳍形半导体区域13a 13d上表面形成譬如由氧化硅膜构成的厚度20nm的绝缘膜24a 24d。换句话说，在本变形例中，只将鳍形半导体区域13a 13d侧部作为通道领域来使用。即使是以这样结构，只要是纵横比(“鳍形半导体区域侧面的高度”/ “鳍形半导体区域上表面的栅极宽度方向的宽度”)大，则能够获得与第一实施方式同样效果。(第一比较例)在第一比较例中，将等离子体掺杂时的压力设定在O. 6Pa以上IOPa以下、并且电离电流密度Ii (mA/cm2)和等离子体掺杂时的压力P (Pa)的关系成为Ii彡O. 51Ln (P)+0.80(参照图10(a))的条件进行等离子体掺杂。并且，Ln表示自然对数。在第一比较例中，作为用来检查鳍形角部的能削量的鳍形半导体区域(等离子体掺杂前)，使用与图4(a)所示的第一实施例同样的样品。换句话说，等离子体掺杂前的鳍形尺寸及形状等与第二实施例相同，等离子体掺杂前的鳍形角部的曲率半径是8. 7nm。并且，电子温度及电离电流密度等的测量方法及评价方法与第二实施例相同。首先，使等离子体掺杂时的压力和源极电力变化，来测量鳍形角部的能削量。等离子体掺杂条件为偏压力135W(偏压电压Vpp为290V)，原料气体为以He稀释的B2H6,在原料气体中的B2H6浓度是O. 05质量％，气体的总流量是300cc/min (标准条件)，偏压施加时间是60秒钟。并且，硼的投入深度以硼浓度成为5X IO18CnT3的深度来定义、大约为9nm。以这样条件进行等离子体掺杂后的鳍形角部被大为切削。具体来说，鳍形角部的能削量，换算成每I分钟的等离子体掺杂处理为8. 7nm/分以上。因此，可以得知等离子体掺杂后的鳍形角部的曲率半径成为等离子体掺杂前的鳍形角部的曲率半径的两倍以上，鳍形角部的能削量超越容许范围。图16是模式性地表示在第一比较例中进行等离子体掺杂后的鳍形半导体区域(正确来说是具有鳍形的半导体区域71)断面形状的典型例子。等离子体掺杂条件为偏压力135W(偏压电压Vpp是290V)，原料气体为以He稀释的B2H6,在原料气体中的B2H6浓 度是O. 05质量％，气体的总流量是300cc/min (标准条件)，偏压施加时间是200秒钟，压力是O. 9Pa，电离电流密度是O. 9mA/cm2。在实施根据以上条件的等离子体掺杂后的鳍形角部(图中虚线领域)的曲率半径达到46. 6nm。由于等离子体掺杂前的鳍形角部的曲率半径是8. 7nm，换算成每I分钟的等离子体掺杂处理换算的鳍形角部的能削量是11. 4nm/分。这是根据I分钟的等离子体掺杂处理、在等离子体掺杂后的鳍形角部的曲率半径对等离子体掺杂前的鳍形角部的曲率半径达到两倍以上的大的能削量。换句话说，由于在第一比较例中，栅极绝缘膜和杂质区域的间隙变大，电流通过栅极绝缘膜下部从源极向漏极流动时，电流将变得难以流过第一杂质区域(鳍形上部)和第二杂质区域(鳍形侧部)的境界附近，其结果，将无法获得本发明的效果。(第二比较例)在第二比较例中，使等离子体掺杂时的压力为IOPa以上来进行等离子体掺杂。这个情况时，即使通过将源极电力设定为低来使得电离电流密度设定为极小，也无法使得等离子体掺杂后的鳍形角部的曲率半径对等离子体掺杂前的鳍形角部的曲率半径成为两倍以下地来抑制鳍形角部的能削量。并且，若是通过向装置加上负担勉强地降低电离电流密度，则将变得无法维持等离子体使得等离子体掺杂的实施变得困难。因此，在第二比较例中也无法获得本发明的效果。产业实用性本发明是有关半导体装置及其制造方法，特别是对于在衬底上具有鳍形的半导体区域的三维结构半导体装置来获得所要的特性这方面相当有用。
权利要求
1.一种半导体装置，其特征在于 该半导体装置具备 在衬底上形成并且具有上表面及侧面的第一半导体区域， 在所述第一半导体区域的上部形成的第一导电型的第一杂质区域， 在所述第一半导体区域的侧部形成的第一导电型的第二杂质区域，以及形成为至少覆盖所述第一半导体区域的规定部分中的侧面及上部角的栅极绝缘膜；位于所述栅极绝缘膜外侧部分的所述第一半导体区域的上部角的曲率半径r’大于位于所述栅极绝缘膜下侧部分的所述第一半导体区域的上部角的曲率半径r、并且曲率半径r，为2r以下。
2.根据权利要求I所述的半导体装置，其特征在于 所述第二杂质区域的薄膜电阻是所述第一杂质区域的薄膜电阻的I. 25倍以下。
3.根据权利要求I所述的半导体装置，其特征在于 所述第二杂质区域的比电阻是所述第一杂质区域的比电阻的I. 25倍以下。
4.根据权利要求I所述的半导体装置，其特征在于 所述第二杂质区域的展布电阻是所述第一杂质区域的展布电阻的I. 25倍以下。
5.根据权利要求I所述的半导体装置，其特征在于 所述第二杂质区域的接合深度与所述第一杂质区域的接合深度相比是同等以上。
6.根据权利要求I所述的半导体装置，其特征在于 所述第一半导体区域具有鳍形。
7.根据权利要求I所述的半导体装置，其特征在于 所述第一半导体区域形成在所述衬底上所形成的绝缘层上。
8.根据权利要求I所述的半导体装置，其特征在于 还具备在所述栅极绝缘膜上形成的栅极电极， 所述第一杂质区域及所述第二杂质区域形成在所述第一半导体区域的所述规定部分以外的其他部分。
9.根据权利要求8所述的半导体装置，其特征在于 所述栅极绝缘膜也被形成在所述第一半导体区域的所述规定部分的上表面上。
10.根据权利要求8所述的半导体装置，其特征在于 所述第一杂质区域及所述第二杂质区域是P型延伸区域。
11.根据权利要求8所述的半导体装置，其特征在于 该半导体装置还具备 在所述栅极电极侧面上形成的绝缘性侧壁间隔层， 在所述第一半导体区域的上部形成的第一导电型的第三杂质区域，以及 在所述第一半导体区域的侧部形成的第一导电型的第四杂质区域； 所述第四杂质区域的薄膜电阻为所述第三杂质区域的薄膜电阻的I. 25倍以下，所述第三杂质区域及所述第四杂质区域是形成在位于所述第一半导体区域的所述其他部分中的所述绝缘性侧壁间隔层外侧的部分。
12.根据权利要求11所述的半导体装置，其特征在于 所述第三杂质区域及所述第四杂质区域是P型源漏极区域。
13.根据权利要求8所述的半导体装置，其特征在于 还具备在所述栅极电极侧面上形成的绝缘性侧壁间隔层， 所述第一杂质区域及所述第二杂质区域形成在位于所述第一半导体区域的所述其他部分中的所述绝缘性侧壁间隔层的外侧的部分。
14.根据权利要求8所述的半导体装置，其特征在于 所述第一杂质区域及所述第二杂质区域是P型源漏极区域。
15.根据权利要求8所述的半导体装置，其特征在于 所述第一半导体区域的侧面高度比所述第一半导体区域上表面的栅极宽度方向的宽度大。
16.一种半导体装置，其特征在于 该半导体装置具备 在衬底上形成并且各自具有上表面及侧面的多个半导体区域， 在所述多个半导体区域每一个的上部形成的第一导电型的第一杂质区域， 在所述多个半导体区域每一个的侧部形成的第一导电型的第二杂质区域，以及 形成为至少覆盖所述多个半导体区域的规定部分中的侧面及上部角的多个栅极绝缘膜； 位于所述多个栅极绝缘膜外侧部分的所述多个半导体区域的上部角曲率半径r’大于位于所述多个的栅极绝缘膜下侧部分的所述多个半导体区域的上部角的曲率半径r，并且曲率半径r’为2r以下。
17.根据权利要求16所述的半导体装置，其特征在于 所述第二杂质区域的薄膜电阻是所述第一杂质区域的薄膜电阻的I. 25倍以下。
18.根据权利要求16所述的半导体装置，其特征在于 所述第二杂质区域的比电阻是所述第一杂质区域的比电阻的I. 25倍以下。
19.根据权利要求16所述的半导体装置，其特征在于 所述第二杂质区域的展布电阻是所述第一杂质区域的展布电阻的I. 25倍以下。
20.根据权利要求16所述的半导体装置，其特征在于 该半导体装置还具备在所述多个半导体区域的每一个上隔着所述多个栅极绝缘膜形成的栅极电极， 所述栅极电极在栅极宽度方向跨过所述多个半导体区域。
21.根据权利要求20所述的半导体装置，其特征在于 所述第一杂质区域及所述第二杂质区域是P型延伸区域。
22.根据权利要求20所述的半导体装置，其特征在于 所述第一杂质区域及所述第二杂质区域是P型源漏极区域。
23.根据权利要求16所述的半导体装置，其特征在于 该半导体装置还具备第三半导体区域，该第三半导体区域连接在所述多个半导体区域的每一个的栅极长度方向的两端部。
全文摘要
本发明提供一种半导体装置及其制造方法，在鳍形半导体区域的半导体装置中能够获得所要的特性。使栅极绝缘膜(62)形成为跨过在上部具有杂质区域(61a)和在侧部具有杂质区域(61b)的鳍形半导体区域(61)。在位于栅极绝缘膜(62)外侧部分的鳍形半导体区域(61)的上部角的曲率半径r’大于位于栅极绝缘膜(62)下侧部分的鳍形半导体区域(61)的上部角的曲率半径r、并且为2r以下。
文档编号H01L29/78GK102723366SQ201210249289
公开日2012年10月10日 申请日期2008年2月22日 优先权日2007年7月27日
发明者中本圭一, 佐佐木雄一朗, 冈下胜己, 水野文二, 金田久隆 申请人:松下电器产业株式会社