一种半导体器件的电可编程熔丝结构的制作方法
【专利摘要】本发明涉及一种半导体器件的电可编程熔丝结构，包括：熔丝元件；与所述熔丝元件互连的第一端部和第二端部；所述第一端部和所述第二端部与所述熔丝元件的连接部位呈三角形状，且连接部位处所述第一端部和第二端部边缘与所述熔丝元件的边缘形成的钝角为135°，其中所述第一端部和第二端部上各具有四个矩形接触孔，形成2×2的接触阵列，用于电连接。本发明所述的熔丝结构能够非常容易的获得高而且一致的最终电阻，由此避免了断裂或者凝聚的有害影响并避免了相邻器件之间的损害，本发明所述结构有利于允许较低的编程电压、电流和/或编程时间。
【专利说明】—种半导体器件的电可编程熔丝结构
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件的电可编程熔丝结构。
【背景技术】
[0002]在包括CMOS的集成电路中，通常希望能够永久的存储信息，后者在制造后形成集成电路的永久连接。通常可以选用可熔连接的熔丝或者器件实现所述目的。例如，熔丝也可以用于编程冗余元件，以替代同一失效元件。此外，熔丝可用于存储芯片标识或其他这样的信息，或用于通过调节通路的电阻来调节电路速度。
[0003]所述熔丝器件中的一类是通过激光编程或烧断的，以在半导体器件被处理和钝化之后断开连接，此类熔丝器件需要激光精确对准熔丝器件上，精度要求很高，不然则会造成相邻器件的损坏；此外，该类熔丝器件不能和许多最新工艺技术一起使用。
[0004]目前，在半导体器件中所使用的大都为电编程熔丝结构(ElectricallyProgrammable Fuse Structure, E-fuse), E-fuse的一次性电编程熔丝由于其提供的电路和系统设计灵活性被普遍应用。甚至在将集成电路芯片封装和安装在系统中之后也可以对E-fuse编程。E-fuse还可以提供对电路设计的自由改变，后者解决产品寿命中可能出现的各种问题。相对于烧蚀型熔丝E-fuse更小，因而具有电路密度优势。尽管E-fuse具有上述种种优点，但是也存在有弊端，例如现在E-fuse通常需要超过标准电源电压的电压来编程，但随着技术发展工作电压迅速减小，所以获得编程E-fuse的太高的电压会加重技术中的电工作限制，而且目前E-fuse的电阻也会发生变化，给E-fuse的应用带来很多问题。
[0005]为了使E-fuse更好的在芯片产业中得到更广泛的应用，目前需要解决的问题是需要降低E-fuse的编程电压以及电流。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题，提供了一种半导体器件的电可编程熔丝结构，包括:
[0008]熔丝元件；
[0009]与所述熔丝元件互连的第一端部和第二端部；
[0010]所述第一端部和所述第二端部与所述熔丝元件的连接部位呈三角形状，且连接部位处所述第一端部和第二端部边缘与所述熔丝元件的边缘形成的钝角为135°，其中所述第一端部和第二端部上各具有四个矩形接触孔，形成2X2的接触阵列，用于电连接。
[0011]作为优选,所述熔丝元件包括:
[0012]绝缘层，位于半导体衬底上；[0013]栅氧化层，位于所述绝缘层上；
[0014]多晶硅层，位于所述栅氧化层上；
[0015]硅化物层，位于所述多晶硅层上；
[0016]氮化物覆层，位于所述硅化物层上。
[0017]作为优选，所述绝缘层为氧化物层。
[0018]作为优选，所述硅化物层为硅化钴层。
[0019]作为优选，所述多晶硅层为P型掺杂或N型掺杂。
[0020]作为优选，所述熔丝元件中用于连接所述第一端部和所述第二端部的区域的宽度为 60_100nm。
[0021]作为优选，所述熔丝元件中用于连接所述第一端部和所述第二端部的区域的长度是所述宽度的4-10倍。
[0022]作为优选，所述第一端部为阴极或阳极，所述第二端部对应的为阳极或者阴极。
[0023]在未编程状态下，所述熔丝连接的电阻由栅氧化层、多晶硅层以及上面的硅化物层各自的电阻并联而成，在本发明的一【具体实施方式】中所提供的初始电阻为80-150欧姆，一般优选小于100欧姆，小于现有的相当尺寸的熔丝可获得电阻，然后通过接触孔104在导电熔丝连接区域101上施加电位，所述电压一般为0.9-2.5伏，同时也会在所述熔丝上产生能耗，熔丝元件连接上的能耗增加了熔丝连接的电阻。由于例如晶体硅的多晶硅层没有例如晶界的缺陷，因此可以非常有效的实现编程，从而也使得本发明的E-fuse非常具有能效，由此需要较小的面积支持电路。
[0024]本发明所述的熔丝结构能够非常容易的获得高而且一致的最终电阻，由此避免了断裂或者凝聚的有害影响并避免了相邻器件之间的损害，本发明所述结构有利于允许较低的编程电压、电流和/或编程时间。
【专利附图】
【附图说明】
[0025]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0026]图1为本发明中所述电可编程熔丝俯视图；
[0027]图2为本发明所述电可编程熔丝截面图。
【具体实施方式】
[0028]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0029]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的电可编程熔丝结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0030]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0031]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0032]本发明提供了一种半导体器件的电可编程熔丝结构，包括:
[0033]熔丝元件；
[0034]与所述熔丝元件互连的第一端部和第二端部；
[0035]所述第一端部和所述第二端部与所述熔丝元件的连接部位呈三角形状，且连接部位处所述第一端部和第二端部边缘与所述熔丝元件的边缘形成的钝角为135°，其中所述第一端部和第二端部上各具有四个矩形接触孔，形成2X2的接触阵列，用于电连接。
[0036]具体地，如图1所示，所述电可编程熔丝结构包括第一端部102和第二端部103，并通过所述熔丝元件101连接；其中所述第一端部102和第二端部103中具有多个接触孔104，所述接触孔用于与所述第一端部102和第二端部103底部的多晶硅电连接，其中所述接触孔规则排列形成接触孔阵列，例如图1中所示第一端部102和第二端部103中具有两排矩形接触孔，每排两个，形成2X2的接触孔阵列；所述设置仅仅是示例性的，本发明并不仅仅局限于所述设置。作为优选，由于所述第一端部102和第二端部103上由于设置多个接触孔，因此，所述第一端部102和第二端部103的宽度要大于所述熔丝元件。
[0037]作为优选，在本发明中所述第一端部和所述第二端部与所述熔丝元件连接部位呈三角形状，而远离熔丝元件的一端为矩形，为了方便理解可以将所述第一端部和第二端部看成是一个矩形加上一个三角形而形成的图形，其中所述三角形的一段与所述熔丝元件相连接，并且在所述第一端部、第二端部与所述熔丝元件相接触的地方，所述第一端部和第二端部边缘与所述熔丝元件的边缘形成的钝角为135° ,如图1中所示。
[0038]作为优选，其中所述第一端部可以为阳极，则所述第二端部为阴极，相应地，如果所述第一端部为阴极，则所述第二端部为阳极。
[0039]在图1中，所述熔丝元件中用于连接所述第一端部和所述第二端部的区域成为连接区域，图中所标示出来的区域I即为连接区域，所述连接区域的宽度为60-100nm，优选为80-90nm，所述连接区域的长度可以为所述宽度的4_10倍，在本发明中优选为6_8倍。
[0040]图2为本发明所述电可编程熔丝截面图，所述熔丝元件包括:绝缘层201，位于半导体衬底上；栅氧化层206位于所述绝缘层201上；多晶硅层204，位于所述栅氧化层206上；硅化物层205，位于所述多晶硅层上；氮化物覆层202，位于所述硅化物层上。
[0041]具体地，如图2所示，位于底层的为半导体衬底(所述图中并未标示出)，所述半导体衬底可以为硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为优选，还可以在所述半导体衬底下设置一绝缘层。[0042]所述熔丝元件还包括位于半导体衬底上的绝缘层201，所述绝缘层201可以为氧化物绝缘层，所述氧化物绝缘层可以为浅沟槽隔离氧化物，所述浅沟槽隔离氧化物的形成可以选用本领域常用方法，所以在此不再做详细说明。
[0043]位于该绝缘层201上方的可以为栅氧化层206，所述栅氧化层可以为二氧化硅层，可以通过沉积或者高温氧化等方法形成。
[0044]位于栅氧化层206上方的为多晶硅层204，所述多晶硅层可以为P型掺杂或N型掺杂，例如利用硼或砷的掺杂剂注入晶体硅，具体地，可以在晶体硅的一侧注入硼，在另一侧注入砷，还可以选用其他方式，并不局限于该实施例。
[0045]位于所述多晶娃层上方的为娃化物层205,作为优选所述娃化物层为娃化钴层。
[0046]所述熔丝元件还包括氮化物覆层，位于所述硅化物层上。
[0047]作为优选，在本发明中所述熔丝元件中晶体半导体主体的侧壁基本上被填充介质所包围，所述填充介质优选基本上不在所述晶体半导体主题上施加额外应力，也优选填充介质最小化掺杂剂从晶体半导体主体的向外扩散，在本发明中优选为氮化物，例如氮化硅
坐寸ο
[0048]在本发明的所述衬底可以为300微米的硅衬底，所述绝缘层201的厚度可以为50-300纳米范围内，所述栅氧化层的厚度可以为20-100nm，所述多晶硅层204的厚度优选为50-100纳米，位于所述绝缘层上的氮化物覆层202的厚度优选为30-100纳米。
[0049]在未编程状态下，所述熔丝连接的电阻由栅氧化层、多晶硅层以及上面的硅化物层各自的电阻并联而成，在本发明的一【具体实施方式】中所提供的初始电阻为80-150欧姆，一般优选小于100欧姆，小于现有的相当尺寸的熔丝可获得电阻，然后通过接触孔104在导电熔丝连接区域101上施加电位，所述电压一般为0.9-2.5伏，同时也会在所述熔丝上产生能耗，熔丝元件连接上的能耗增加了熔丝连接的电阻。由于例如晶体硅的多晶硅层没有例如晶界的缺陷，因此可以非常有效的实现编程，从而也使得本发明的E-fuse非常具有能效，由此需要较小的面积支持电路。
[0050]本发明所述的熔丝结构能够非常容易的获得高而且一致的最终电阻，由此避免了断裂或者凝聚的有害影响并避免了相邻器件之间的损害，本发明所述结构有利于允许较低的编程电压、电流和/或编程时间。
[0051]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件的电可编程熔丝结构，包括:熔丝元件；与所述熔丝元件互连的第一端部和第二端部；所述第一端部和所述第二端部与所述熔丝元件的连接部位呈三角形状，且连接部位处所述第一端部和第二端部边缘与所述熔丝元件的边缘形成的钝角为135°，其中所述第一端部和第二端部上各具有四个矩形接触孔，形成2 X 2的接触阵列，用于电连接。
2.根据权利要求1所述的电可编程熔丝结构，其特征在于，所述熔丝元件包括:绝缘层，位于半导体衬底上；栅氧化层，位于所述绝缘层上；多晶硅层，位于所述栅氧化层上；硅化物层，位于所述多晶硅层上；氮化物覆层，位于所述硅化物层上。
3.根据权利要求2所述的电可编程熔丝结构，其特征在于，所述绝缘层为氧化物层。
4.根据权利要求2所述的电可编程熔丝结构，其特征在于，所述硅化物层为硅化钴层。
5.根据权利要求2所述的电可编程熔丝结构，其特征在于，所述多晶硅层为P型掺杂或N型掺杂。
6.根据权利要求1所述的电可编程熔丝结构，其特征在于，所述熔丝元件中用于连接所述第一端部和所述第二端部的区域的宽度为60-100nm。
7.根据权利要求6所述的电可编程熔丝结构，其特征在于，所述熔丝元件中用于连接所述第一端部和所述第二端部的区域的长度是所述宽度的4-10倍。
8.根据权利要求1所述的电可编程熔丝结构，其特征在于，所述第一端部为阴极或阳极，所述第二端部对应的为阳极或者阴极。
【文档编号】H01L23/525GK103594450SQ201210287397
【公开日】2014年2月19日 申请日期:2012年8月13日 优先权日:2012年8月13日
【发明者】陈建奇, 何学缅, 吴永玉 申请人:中芯国际集成电路制造(上海)有限公司