半导体结构的形成方法
【专利摘要】一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有掩膜层，且所述半导体衬底内具有相互隔离的第一开口；在所述第一开口侧壁形成保护层；以所述保护层和掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一开口底部，形成第二开口；刻蚀所述第二开口的侧壁，使所述第二开口的侧壁向半导体衬底内凹陷；在刻蚀所述第二开口的侧壁之后，去除所述保护层和掩膜层，相邻第一开口和第二开口之间的半导体衬底形成鳍部。所述半导体结构的形成工艺简单，节约成本。
【专利说明】半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及一种半导体结构的形成方法。
【背景技术】
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。
[0003]为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，请参考图1，是现有技术的鳍式场效应管的立体结构示意图，包括:
[0004]半导体衬底10 ;位于所述半导体衬底10上凸出的鳍部14，所述鳍部14 一般是通过对半导体衬底10刻蚀后得到的；覆盖所述半导体衬底10表面以及鳍部14侧壁的一部分的介质层11，所述介质层11的表面低于所述鳍部14的顶部；横跨所述鳍部14的顶部和侧壁的栅极结构12，所述栅极结构12包括栅介质层(未示出)和位于所述栅介质层上的栅电极(未示出)。需要说明的是，对于鳍式场效应管，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
[0005]随着工艺节点的进一步缩小，现有技术的鳍式场效应管短沟道效应日趋明显，性能不良；为了进一步抑制鳍式场效应管的短沟道效应，现有技术提出了一种“ Ω ”形鳍式场效应管(Ω-fin FET);所述“ Ω ”形鳍式场效应管的鳍部包括第一子鳍部、和位于所述第一子鳍部表面的第二子鳍部，所述第一子鳍部的侧壁向鳍部内凹陷，使第一子鳍部的宽度小于所述第二子鳍部的宽度，从而增加了栅极结构与鳍部的接触面积，以抑制短沟道效应。
[0006]然而，现有技术的“ Ω ”形鳍式场效应管形成工艺复杂，不利于推广。
[0007]更多鳍式场效应管及形成方法请参考专利号为US 7868380 B2的美国专利文件。
【发明内容】
[0008]本发明解决的问题是提供一种半导体结构的形成方法，提高鳍式场效应管的性能，并简化“ Ω ”形鳍式场效应管的形成工艺。
[0009]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底表面具有掩膜层，且所述半导体衬底内具有相互隔离的第一开口 ；在所述第一开口侧壁形成保护层；以所述保护层和掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一开口底部，形成第二开口 ；刻蚀所述第二开口的侧壁，使所述第二开口的侧壁向半导体衬底内凹陷；在刻蚀所述第二开口的侧壁之后，去除所述保护层和掩膜层，相邻第一开口和第二开口之间的半导体衬底形成鳍部。
[0010]可选地，所述刻蚀第二开口的侧壁的工艺为各向同性的干法刻蚀或各向同性的湿法刻蚀。[0011 ] 可选地，刻蚀后，所述第二开口的侧壁和底部表面呈圆弧型，且表面光滑。
[0012]可选地，所述刻蚀第二开口的侧壁的工艺为各向异性的湿法刻蚀。
[0013]可选地，所述各向异性的湿法刻蚀的刻蚀液为四甲基氢氧化铵。
[0014]可选地，所述第二开口侧壁表面的晶面为(100 )。
[0015]可选地，刻蚀后的所述第二开口的侧壁垂直于半导体衬底表面。
[0016]可选地，所述第二开口侧壁表面的晶面为(110 )。
[0017]可选地，刻蚀后的所述第二开口的侧壁与半导体衬底表面呈“ Σ ”型。
[0018]可选地，所述掩膜层的材料为氮化硅，厚度为5-30纳米。
[0019]可选地，所述保护层的材料为氧化硅，厚度为5-10纳米。
[0020]可选地，所述第二开口的深度为20-40纳米。
[0021]可选地，刻蚀所述第二开口侧壁的最大厚度为10-50埃。
[0022]可选地，所述第一开口的深度为10-30纳米。
[0023]可选地，所述第一开口的形成工艺包括:在所述半导体衬底表面形成掩膜层，所述掩膜层暴露部分半导体衬底表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述半导体衬底，形成第一开口。
[0024]可选地，还包括:在所述鳍部的顶部和侧壁表面形成栅极结构；在所述栅极结构两侧的鳍部内形成源/漏区。
[0025]可选地，所述栅极结构包括横跨所述第一子鳍部的顶部和侧壁的栅介质层、以及位于所述栅介质层表面的栅电极层。
[0026]可选地，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶
娃或金属。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]在半导体衬底内形成第一开口，并在第一开口侧壁形成保护层；以所述保护层为掩膜，刻蚀所述第一开口底部，形成第二开口，并刻蚀所述第二开口侧壁，使所述侧壁向半导体衬底内凹陷，形成“Ω”形的鳍部；所述“Ω”形的鳍部中，第二开口之间的鳍部向鳍部内凹陷，使第一开口之间的鳍部宽度大于所述第二开口之间的鳍部宽度，从而增加了栅极结构与鳍部的接触面积，进而增加了沟道区的长度，在不增大器件尺寸的情况下，抑制了短沟道效应；所述“Ω”形的鳍部形成方法简单，从而节约时间，节省成本，适宜在生产中推广。
【专利附图】
【附图说明】
[0029]图1是现有技术的鳍式场效应管的立体结构示意图；
[0030]图2至图6是现有技术的“ Ω ”形鳍式场效应管的形成过程的剖面结构示意图；
[0031]图7是本发明实施例的半导体结构的形成方法的流程示意图；
[0032]图8至图17是本实施例的半导体结构的形成过程的剖面结构示意图。
【具体实施方式】
[0033]如【背景技术】所述，现有技术的“ Ω ”形鳍式场效应管形成工艺复杂，不利于推广。
[0034]具体地，图2至图6是现有技术的一种“ Ω ”形鳍式场效应管的形成过程的剖面结构示意图。
[0035]请参考图2，提供半导体衬底100，所述半导体衬底100表面具有鳍部层101。
[0036]请参考图3，刻蚀所述鳍部层101，形成鳍部102。
[0037]请参考图4，在所述半导体衬底100表面形成覆盖部分鳍部102侧壁的绝缘层
103。
[0038]请参考图5，在所述绝缘层103表面、以及所述鳍部102的侧壁和顶部表面形成掩月旲层104。
[0039]请参考图6，去除所述绝缘层103 (如图5所述)，以所述掩膜层104为掩膜刻蚀所述鳍部102侧壁，使靠近半导体衬底100的鳍部102侧壁向内凹陷，形成“ Ω ”形的鳍部102。
[0040]在形成“ Ω ”形的鳍部102后，去除所述掩膜层104，并在形成横跨所述鳍部的侧壁和顶部表面的栅极结构(未示出)。
[0041 ] 如上所述，现有形成“ Ω ”形鳍式场效应管的工艺复杂，为了简化工艺，本发明的发明人经过研究，提出了一种半导体结构的形成方法:在半导体衬底内形成第一开口，并在所述第一开口侧壁形成保护层；以所述保护层为掩膜，刻蚀所述第一开口底部，形成第二开口 ；刻蚀所述第二开口侧壁，使所述侧壁向半导体衬底内凹陷，最终形成“Ω”形的鳍部。所述“ Ω ”形鳍部的形成方法简单，能够简化工艺步骤，节约生产时间，并节省成本，适宜再生产中推广。
[0042]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0043]请参考图7，是本发明实施例的半导体结构的形成方法的流程示意图，包括步骤:
[0044]步骤S201，提供半导体衬底，所述半导体衬底表面具有掩膜层，所述掩膜层暴露部分半导体衬底表面；
[0045]步骤S202，以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述半导体衬底，形成第一开口 ；
[0046]步骤S203，在所述第一开口侧壁形成保护层；
[0047]步骤S204，以所述保护层和掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一开口底部，形成第二开口 ；
[0048]步骤S205，刻蚀所述第二开口的侧壁，使所述第二开口的侧壁向半导体衬底内凹陷；
[0049]步骤S206，在刻蚀所述第二开口的侧壁之后，去除所述保护层和掩膜层，相邻第一开口和第二开口之间的半导体衬底形成鳍部。
[0050]以下将结合附图对本发明实施例的半导体结构的形成方法进行说明，图8至图17是本实施例的半导体结构的形成过程的剖面结构示意图。
[0051]请参考图8，提供半导体衬底200，所述半导体衬底200表面具有掩膜层201，所述掩膜层201暴露部分半导体衬底200表面。
[0052]所述半导体衬底200用于为后续工艺提供工作平台，所述半导体衬底200的材料为硅、硅锗、碳化硅、绝缘体上硅或II1-V族化合物(例如氮化硅或砷化镓等)。
[0053]所述掩膜层201的材料为氮化硅，厚度为5-30纳米，所述掩膜层201用于在后续形成第一开口和第二开口的过程中，保护半导体衬底200的顶部不受损伤，而相邻第一开口之间半导体衬底200形成鳍部，从而所形成的鳍部顶部的损伤较小，有利于减少漏电流。
[0054]所述掩膜层201的形成工艺为:在所述半导体衬底200表面形成掩膜薄膜；在所述掩膜薄膜表面形成光刻胶层，所述光刻胶层覆盖后续形成的鳍部的对应位置；以所述光刻胶层为掩膜，刻蚀所述掩膜薄膜，形成掩膜层201。
[0055]请参考图9，以所述掩膜层201为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述半导体衬底200，形成第一开口 202。
[0056]相邻第一开口 202之间的半导体衬底200在后续工艺中构成鳍部的一部分；后续工艺在所述第一开口 202的侧壁形成保护层后，再刻蚀所述第一开口 202的底部形成第二开口，简化了工艺步骤，节约成本。
[0057]所述第一开口 202的深度为10-30纳米，采用各项异性的干法刻蚀能够形成侧壁与半导体衬底200表面垂直的第一开口 202 ;所述各向异性干法刻蚀的刻蚀气体为氯气、溴化氢或氯气和溴化氢的混合气体，工艺参数为:溴化氢的流量为200-800sCCm，氯气的流量为20-100sccm，惰性气体的流量为50-1000sccm，刻蚀腔室的压力为2_200mTorr，刻蚀时间为15-60秒。
[0058]请参考图10，在所述第一开口 202侧壁形成保护层203。
[0059]所述保护层203的材料为氧化硅，厚度为5-10纳米；所述保护层203的形成方法为:在所述第一开口 202的侧壁和底部表面、以及掩膜层201表面沉积保护薄膜(未示出)，较佳的是化学气相沉积工艺；采用各向异性的干法刻蚀工艺去除所述第一开口 202底部、以及掩膜层201表面的保护薄膜，形成保护层203 ;所述保护层203和掩膜层201作为后续形成第二开口时，以及刻蚀所述第二开口侧壁时的掩膜，用于保护所形成的鳍部表面不受损伤。
[0060]所述保护层203的形成过程中，无需如现有技术所述，额外形成绝缘层103 (如图5所述)，在所述绝缘层103和鳍部102 (如图5所述)表面形成掩膜层104 (如图5所述)，并在后续刻蚀第二开口鳍部102 (如图6所示)侧壁之前去除所述绝缘层103，从而简化了
工艺步骤。
[0061]请参考图11，以所述保护层203和掩膜层201为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一开口 202底部，形成第二开口 204。
[0062]相邻第一开口 202和第二开口 204之间的半导体衬底200在后续工艺中构成鳍部；所述第二开口 204的深度为20-40纳米，所述第二开口 204的形成工艺与形成第一开口202相同，在此不作赘述。
[0063]请参考图12，刻蚀所述第二开口 204 (如图11所示)的侧壁，使所述第二开口 204的侧壁向半导体衬底200内凹陷。
[0064]刻蚀所述第二开口 204侧壁的工艺为各向同性的干法刻蚀或湿法刻蚀，其中，所述湿法刻蚀为各向异性的湿法刻蚀或各向同性的湿法刻蚀；刻蚀所述第二开口 204侧壁的最大厚度为10-50埃。
[0065]在本实施例中，所述刻蚀工艺为各向同性的干法刻蚀或各向同性的湿法刻蚀；如图12所示，刻蚀后的第二开口 204的侧壁和底部表面呈圆弧型，且表面光滑；所述各向同性的干法刻蚀的刻蚀气体为SF6、HBr、HCUC2F6和CF4中的一种或多种，功率为100W?500W，偏置电压为mTlOV，温度为40°C?60°C，并通过调整刻蚀功率以及等离子的方向实现各向同性刻蚀；所述各向同性的湿法刻蚀的刻蚀液为酸性，包括氢氟酸；本实施例中，在刻蚀工艺之后，所述第二开口 204的侧壁和底部表面呈圆弧形，则向半导体衬底200内凹陷的侧壁顶点到第一开口 202侧壁的水平距离为10-50埃；而且，第二开口 204圆弧形的侧壁和底部有利于在后续工艺中，通过沉积工艺在鳍部表面形成栅极结构，同时，由于所述第二开口 204的侧壁凹陷，使后续形成的栅极结构与鳍部的接触面积增加，有效的减小了短沟道效应。
[0066]在另一实施例中，请参考图13，所述刻蚀工艺为各向异性的湿法刻蚀，且所述第二开口 204的侧壁表面的晶面为(110 );由于所述各向异性的湿法刻蚀在(111)晶面的刻蚀速率最慢，从而所形成的第二开口 204的侧壁向半导体衬底200内凹陷，且与半导体衬底200表面呈“Σ”形；而且，所述侧壁上向半导体衬底200内凹陷的顶角到第一开口 202侧壁的水平距离为10-50埃；所述各向异性的干法刻蚀的刻蚀液包括碱性溶液和有机溶液，其中，所述碱性溶液包括:氢氧化钾(Κ0Η)、氢氧化钠(NaOH)、氢氧化锂(LiOH)、氨水(NH4OH)或四甲基氢氧化铵(TMAH)，所述有机溶液包括异丙醇。
[0067]在其他实施例中，请参考图14，所述刻蚀工艺为各向异性的湿法刻蚀，且所述第二开口 204的侧壁表面的晶面为(100 );由于所述各向异性的湿法刻蚀除了在(111)晶面的刻蚀速率最慢外，对于其他晶面的刻蚀速率均较快；因此，刻蚀后的第二开口 204的侧壁向半导体衬底200内减薄10-50埃，且所述侧壁依旧与半导体衬底200表面垂直。
[0068]请参考图15、图16和图17，图15是基于图12的后续步骤，图16是基于图13的后续步骤，图17是基于图14的后续步骤，在刻蚀所述第二开口 204 (如图11所示)的侧壁之后，去除所述保护层203 (如图12、图13或图14所示)和掩膜层201 (如图12、图13或图14所示)，相邻第一开口 202和第二开口 204之间的半导体衬底200形成鳍部。
[0069]所述去除保护层203和掩膜层201的工艺为湿法刻蚀工艺，所采用的刻蚀液包括磷酸溶液和氢氟酸溶液；其中，所述磷酸溶液用于刻蚀掩膜层201，所述氢氟酸溶液用于刻蚀保护层203。
[0070]需要说明的是，在去除所述保护层203和掩膜层201之后，在所述鳍部的顶部和侧壁表面形成栅极结构；在所述栅极结构两侧的鳍部内形成源/漏区；从而形成“Ω”形鳍式场效应管。
[0071]所述栅极结构包括:横跨所述鳍部的顶部和侧壁的栅介质层、以及位于所述栅介质层表面的栅电极层。
[0072]所述栅电极层的材料为多晶硅或金属；当所述栅电极层的材料为多晶硅时，所述栅介质层为氧化硅；当所述栅电极层的材料为金属时，所述栅介质层为高K材料。
[0073]所述源/漏区的形成工艺为，以所述栅极结构为掩膜，在所述栅极结构两侧的鳍部内进行离子注入形成源/漏区；需要说明但是，当需要形成PMOS晶体管时，所述鳍部的材料为掺杂砷或磷的硅，则在所述栅极结构两侧的鳍部内离子注入P型离子:硼离子或铟离子；当需要形成NMOS晶体管时，所述鳍部的材料为掺杂硼或铟的硅，则在所述栅极结构两侧的鳍部内离子注入η型离子:磷离子或砷离子。
[0074]本实施例所述半导体结构的形成方法，在形成第一开口 202后，在所述第一开口202侧壁形成保护层203 ;再以所述保护层203为掩膜，形成第二开口 204，并刻蚀所述第二开口 204的侧壁，使所述侧壁向半导体衬底200内凹陷，从而形成“ Ω ”形鳍部；所形成的鳍部与栅极结构的接触面积变大，从而能够抑制短沟道效应；所述鳍部的形成工艺简单，能够节约时间，节省成本，适宜在大规模生产中推广。
[0075]综上所述，在半导体衬底内形成第一开口，并在第一开口侧壁形成保护层；以所述保护层为掩膜，刻蚀所述第一开口底部，形成第二开口，并刻蚀所述第二开口侧壁，使所述侧壁向半导体衬底内凹陷，形成“Ω”形的鳍部；所述“Ω”形的鳍部中，第二开口之间的鳍部向鳍部内凹陷，使第一开口之间的鳍部宽度大于所述第二开口之间的鳍部宽度，从而增加了栅极结构与鳍部的接触面积，进而增加了沟道区的长度，在不增大器件尺寸的情况下，抑制了短沟道效应；所述“ Ω ”形的鳍部形成方法简单，从而节约时间，节省成本，适宜在生产中推广。
[0076]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种半导体结构的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底表面具有掩膜层，且所述半导体衬底内具有相互隔离的第一开口； 在所述第一开口侧壁形成保护层； 以所述保护层和掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一开口底部，形成第二开口 ； 刻蚀所述第二开口的侧壁，使所述第二开口的侧壁向半导体衬底内凹陷； 在刻蚀所述第二开口的侧壁之后，去除所述保护层和掩膜层，相邻第一开口和第二开口之间的半导体衬底形成鳍部。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述刻蚀第二开口的侧壁的工艺为各向同性的干法刻蚀或各向同性的湿法刻蚀。
3.如权利要求2所述半导体结构的形成方法，其特征在于，刻蚀后，所述第二开口的侧壁和底部表面呈圆弧型，且表面光滑。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述刻蚀第二开口的侧壁的工艺为各向异性的湿法刻蚀。
5.如权利要求4所述半导体结构的形成方法，其特征在于，所述各向异性的湿法刻蚀的刻蚀液为四甲基氢氧化铵。
6.如权利要求4所述半导体结构的形成方法，其特征在于，所述第二开口侧壁表面的晶面为(100)。
7.如权利要求6所述半导体结构的形成方法，其特征在于，刻蚀后的所述第二开口的侧壁垂直于半导体衬底表面。
8.如权利要求4所述半导体结构的形成方法，其特征在于，所述第二开口侧壁表面的晶面为(110)。
9.如权利要求8所述半导体结构的形成方法，其特征在于，刻蚀后的所述第二开口的侧壁与半导体衬底表面呈“ Σ ”型。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述掩膜层的材料为氮化硅，厚度为5-30纳米。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述保护层的材料为氧化硅，厚度为5-10纳米。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二开口的深度为20-40纳米。
13.如权利要求1所述半导体结构的形成方法，其特征在于，刻蚀所述第二开口侧壁的最大厚度为10-50埃。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一开口的深度为10-30纳米。
15.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一开口的形成工艺包括:在所述半导体衬底表面形成掩膜层，所述掩膜层暴露部分半导体衬底表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述半导体衬底，形成第一开口。
16.如权利要求1所述半导体结构的形成方法，其特征在于，还包括:在所述鳍部的顶部和侧壁表面形成栅极结构；在所述栅极结构两侧的鳍部内形成源/漏区。
17.如权利要求16所述半导体结构的形成方法，其特征在于，所述栅极结构包括横跨所述第一子鳍部的顶部和侧壁的栅介质层、以及位于所述栅介质层表面的栅电极层。
18.如权利要求16所述半导体结构的形成方法，其特征在于，所述栅介质层的材料为氧化硅或高K介质，所述 栅电极层的材料为多晶硅或金属。
【文档编号】H01L21/336GK103594361SQ201210287367
【公开日】2014年2月19日 申请日期:2012年8月13日 优先权日:2012年8月13日
【发明者】焦明洁, 刘佳磊 申请人:中芯国际集成电路制造(上海)有限公司