专利名称：一种基于体硅材料的无结硅纳米线晶体管及其制备方法
技术领域：
本发明涉及半导体器件制作技术领域，具体涉及一种基于体硅材料的无结硅纳米线晶体管及其制备方法。
背景技术：
随着集成电路制造技术的不断进步，当前金属-氧化物-半导体场效应晶体管(MOSFET)技术节点已进入22nm，器件物理栅长已经小于20nm。伴随器件尺寸持续缩小，其面临的首要问题便是受短沟道效应的影响日益严重。硅纳米线晶体管因能从多个方向控制沟道，能有效抑制短沟道效应，因此有望解 决受短沟道效应的影响日益严重的问题，使器件尺寸能够得以继续减小。但对于传统的反型模式场效应晶体管，沟道区与源漏区掺杂类型不同，当器件栅长减小到IOnm量级时，要在沟道两端几个纳米内实现掺杂浓度以及掺杂类型的突变，要实现非常高的掺杂浓度梯度，给离子注入工艺及其后的退火带来了巨大挑战，整个器件制备工艺热预算低，器件制备成本高，难度大。随着半导体工艺的不断进步，MOSFET的沟道硅厚度已能实现IOnm甚至更小，无结(Junctionless)娃纳米线晶体管越来越成为研究的热点。无结娃纳米线晶体管沟道区与源漏区均实现统一重掺杂，能够通过沟道区的全耗尽实现器件的关断，能实现很高的电流开关比。其器件工艺制备不存在高的掺杂浓度梯度的问题，且器件制备工艺与传统体硅CMOS工艺兼容，器件制备工艺简单，在降低工艺成本的同时能实现更小尺寸的场效应晶体管。目前诸多研究组已在绝缘体上的硅(SOI)衬底上成功实现无结硅纳米线晶体管，能得到与传统反型模式场效应晶体管相比拟甚至更好的性能，非常具有研究价值，但基于体硅的无结硅纳米线晶体管尚未见报道。
发明内容
(一 )要解决的技术问题有鉴于此，本发明的主要目的在于提供一种基于体硅材料的无结硅纳米线晶体管及其制备方法，以在体硅衬底上实现无结硅纳米线晶体管。( 二 )技术方案为达到上述目的，本发明提供了一种基于体硅材料的无结硅纳米线晶体管，包括一体硅衬底；一第一掺杂层，该第一掺杂层通过离子注入形成于该体硅衬底的上部，且该第一掺杂层的掺杂类型是P型或N型；一第二掺杂层，该第二掺杂层通过离子注入形成于该体硅衬底的上部，且位于该第一掺杂层之上，该第二掺杂层的掺杂类型与该第一掺杂层的掺杂类型相反；一源区、一漏区和一硅纳米线，该源区、漏区和硅纳米线制作于该第二掺杂层上；
一绝缘介质层，该绝缘介质层制作于该硅纳米线以及源区、漏区的表面；一多晶硅栅条，该多晶硅栅条制作于该源区与漏区之间，并完全包裹该硅纳米线.
-^4 ，一漏电极，该漏电极制作于该漏区上；一源电极，该源电极制作于该源区上；以及一栅电极，该栅电极制作于该多晶硅栅条上。为达到上述目的，本发明还提供了一种基于体硅材料的无结硅纳米线晶体管的制备方法，包括
·
步骤I :从体硅衬底表面采用离子注入方式对体硅衬底进行掺杂，掺杂类型为N型或P型，然后进行快速热退火处理；步骤2 :再次从体硅衬底表面采用离子注入方式对体硅衬底进行掺杂，掺杂类型为P型或N型，然后进行快速热退火处理；步骤3 :采用低压化学气相沉积在体硅衬底表面覆盖一层氮化硅硬掩膜；步骤4 :通过光刻和氮化硅刻蚀，在体硅衬底表面定义出源漏区，并露出沟道区硅；步骤5 :通过热氧化，在露出的沟道硅表面生成SiO2，源区和漏区在氮化硅硬掩膜的阻挡下未被氧化，氧化消耗沟道表面的硅，漂除氧化生成的SiO2，形成源区、沟道区、漏区的凹状结构；步骤6 :通过电子束光刻和硅电感耦合等离子体(ICP)刻蚀定义出沟道区硅纳米线.步骤7 :通过热氧化，在硅纳米线表面生成SiO2,热氧化对硅的消耗使硅纳米线的横截面尺寸减小；步骤8 :采用磷酸溶液去除硅片表面氮化硅硬掩膜；步骤9 :通过热氧化或化学气相沉积在源区、漏区和硅纳米线的表面生长绝缘介质层；步骤10 :通过化学气相沉积在绝缘介质层上覆盖多晶硅栅层；步骤11 :通过光刻和刻蚀在导电材料层上定义出多晶硅栅条；步骤12 :在源区、漏区和多晶硅栅条上分别制作源电极、漏电极和栅电极，完成器件的制备。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果(I)本发明提供的基于体硅材料的无结硅纳米线晶体管及其制备方法，通过引入不同类型的掺杂层构成PN结起到电学隔离的作用，能够在体硅衬底上实现无结硅纳米线晶体管，在显著降低器件制备成本的同时能够获得性能优良的无结硅纳米线晶体管器件。(2)本发明提供的基于体硅材料的无结硅纳米线晶体管及其制备方法，能够通过控制离子注入的结深来实现较厚的有效源漏区，不需要额外的源漏区硅外延生长，能够实现小的源漏接触电阻。(3)本发明提供的基于体硅材料的无结硅纳米线晶体管及其制备方法，通过局部热氧化减薄方式能控制沟道区的有效硅厚度，能够实现无结硅纳米线晶体管的制备。
(4)本发明提供的基于体硅材料的无结硅纳米线晶体管及其制备方法，器件制备工艺简单，与传统CMOS体硅工艺兼容，在通过浅槽隔离工艺实现体硅衬底上单个晶体管的隔离后，便能实现CMOS电路的集成。
为进一步说明本发明的技术内容，结合实施例和附图详细说明如下，其中图I、图2为本发明提供的基于体硅材料的无结硅纳米线晶体管的三维示意图，其中，为使所设计结构更加清楚明白，在图2中特意露出了部分硅纳米线12 ；‘图3为本发明提供的基于体硅材料的无结硅纳米线晶体管通过引入不同类型的掺杂层而构成PN结示意图；其中图3A为N型无结硅纳米线晶体管示意图，图3B为P型无结硅纳米线晶体管示意图；图4为低压化学气相沉积在硅片表面生长氮化硅硬掩膜8后示意图；图5为光刻和刻蚀氮化娃后,露出沟道娃11不意图；图6为通过对硅沟道区进行热氧化以及漂除硅表面生成的SiO2后在源区4、沟道区11、漏区5形成的凹状结构示意图；图7为电子束光刻和硅ICP刻蚀定义出沟道区硅纳米线12并去除硅片表面氮化硅硬掩膜后示意图；图8为通过热氧化或化学气相沉积在源区4、硅纳米线12和漏区5的表面生长绝缘介质层15后，沿A-A’的剖面图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。请参阅图I至图6所示，本发明提供的基于体硅材料的无结硅纳米线晶体管，包括一体娃衬底I ;一第一掺杂层2,该第一掺杂层2通过离子注入形成于该体娃衬底I的上部，且该第一掺杂层2的掺杂类型是P型或N型；一第二掺杂层3，该第二掺杂层3通过离子注入形成于该体硅衬底I的上部，且位于该第一掺杂层2之上，该第二掺杂层3的掺杂类型与该第一掺杂层2的掺杂类型相反，不同类型的掺杂层构成PN结起到电学隔离的作用；一源区4、一漏区5和一硅纳米线12，该源区4、漏区5和硅纳米线12制作于该第二掺杂层3上；硅纳米线12连接源区4与漏区5构成导电沟道；一绝缘介质层15，该绝缘介质层15制作于该硅纳米线12以及源区4、漏区5的表面；一多晶硅栅条13，该多晶硅栅条13制作于该源区4与漏区5之间，并完全包裹该硅纳米线12 漏电极7，该漏电极7制作于该漏区5上；一源电极6，该源电极6制作于该源区4上；以及一栅电极14，该栅电极14制作于该多晶硅栅条13上。其中，该第一掺杂层2与该第二掺杂层3在该体硅衬底内部构成PN结，该PN结起到电学隔离的作用。该第一掺杂层2在距离该体硅衬底I上表面1-2 μ m内采用P型或N型掺杂，掺杂浓度为1015-1017cm_3。该第二掺杂层3在距离该体硅衬底I上表面50-400nm内采用N型或P型掺杂，掺杂浓度为1019-102°cm_3，且该第二掺杂层3的掺杂类型与该第一掺杂层2的掺杂类型相反。该硅纳米线12连接该源区4与漏区5构成导电沟道。该源区4、漏区5以及连接源区4与漏区5的该硅纳米线12为同一掺杂类型。该绝缘介质层15采用的材料为 SiO2、氮氧化物、HfO2, Si3N4, ZrO2, Ta2O5, BST 或 PZT。请参阅图3至图8所示，本发明提供的一种基于体硅的无结准纳米线晶体管的制备方法，包括如下步骤步骤I :参考图3，选用体硅衬底1，通过离子注入对体硅衬底I表面进行掺杂，注入后在1000°c温度下快速热退火处理10秒，激活杂质离子。掺杂类型为N型或P型，掺杂浓度为1015-1017cm_3，离子注入结深为1-2 μ m ;得到N型或P型的第一掺杂层2 ；步骤2 :参考图3，再次通过离子注入对体硅衬底I表面进行掺杂，注入后在1000°c温度下快速热退火处理10秒，激活杂质离子。掺杂类型与步骤I中掺杂类型相反，掺杂浓度为1019-102°Cm_3，离子注入结深为50-400nm ;得到与步骤I中类型相反的第二掺杂层3;步骤3 :参考图4，通过低压化学气相沉积在体硅衬底I表面覆盖一层氮化硅硬掩 膜8 ;其中氮化硅硬掩膜的厚度为50-200nm。步骤4 :参考图5与6，通过光刻和氮化硅刻蚀，定义出器件源区4和漏区5，并露出沟道区硅11 ；步骤5 :参考图6，通过热氧化，在露出的沟道硅表面生成SiO2，源区和漏区在氮化硅硬掩膜的阻挡下未被氧化，漂除氧化生成的SiO2，形成源区4、沟道区11、漏区5的凹状结构；选用900°C干法氧化，氧化时间依所需消耗的硅的厚度而定，而需消耗沟道硅厚度依步骤2中离子注入浓度结深而定，比步骤2中离子注入结深小30-100nm，也即得到沟道区11有效硅厚度d为30-100nm，；步骤6 :参考图7，通过电子束光刻和电感耦合等离子体(ICP)刻蚀定义出沟道区硅纳米线12，刻蚀深度为30-80nm，依情况比步骤5中的沟道区11有效硅厚度d小20_40nm。刻蚀得到硅纳米线12为30-100nm，宽度也与步骤5中沟道区有效硅厚度d —致；步骤7 :通过热氧化,在娃纳米线12表面生成SiO2,热氧化对娃的消耗使娃纳米线12的横截面尺寸减小，其中热氧化消耗硅的厚度不能超过步骤6中有效硅厚度与刻蚀深度的差值。选取900°C干法氧化90分钟，并用5%稀氢氟酸(DHF)漂除生成的SiO2，在消除步骤6中引入刻蚀损伤的同时减小硅纳米线的尺寸，得到硅纳米线的宽度为10-30nm，厚度为10_30nmo步骤8 :采用磷酸溶液去除硅片表面氮化硅硬掩膜9、10 ;步骤9 :参考图8，通过热氧化或化学气相沉积在源区4、漏区5和硅纳米线12的表面生长绝缘介质层15 ;绝缘介质层15的材料为SiO2、氮氧化物、HfO2、Si3N4、ZrO2、Ta205、BST 或 PZT ；步骤10 :通过化学气相沉积在绝缘介质层15上覆盖多晶硅层；步骤11 :通过光刻和刻蚀在导电材料层上定义出多晶硅栅条13 ；步骤12 :在源区4、漏区5和多晶硅栅条13上分别制作源电极6、漏电极7和栅电极14，完成器件的制备。本发明提供的这种基于体硅材料的无结硅纳米线晶体管及其制备方法，通过引入不同类型的掺杂层构成PN结起到电学隔离的作用，能够在体硅衬底上实现无结硅纳米线晶体管；另外，本发明提供的这种基于体硅材料的无结硅纳米线晶体管，器件制备工艺简单，与传统体硅工艺兼容，易于实现CMOS电路的集成。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体 实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种基于体硅材料的无结硅纳米线晶体管，其特征在于，包括 一体娃衬底； 一第一掺杂层，该第一掺杂层通过离子注入形成于该体硅衬底的上部，且该第一掺杂层的掺杂类型是P型或N型； 一第二掺杂层，该第二掺杂层通过离子注入形成于该体娃衬底的上部，且位于该第一掺杂层之上，该第二掺杂层的掺杂类型与该第一掺杂层的掺杂类型相反； 一源区、一漏区和一硅纳米线，该源区、漏区和硅纳米线制作于该第二掺杂层上； 一绝缘介质层，该绝缘介质层制作于该硅纳米线以及源区、漏区的表面； 一多晶硅栅条，该多晶硅栅条制作于该源区与漏区之间，并完全包裹该硅纳米线； 一漏电极，该漏电极制作于该漏区上； 一源电极，该源电极制作于该源区上；以及 一栅电极，该栅电极制作于该多晶硅栅条上。
2.根据权利要求I所述的基于体硅材料的无结硅纳米线晶体管，其特征在于，该第一掺杂层与该第二掺杂层在该体硅衬底内部构成PN结，该PN结起到电学隔离的作用。
3.根据权利要求I所述的基于体硅材料的无结硅纳米线晶体管，其特征在于，该第一掺杂层在距离该体硅衬底上表面1-2 μ m内采用P型或N型掺杂，掺杂浓度为1015-1017cm_3。
4.根据权利要求3所述的基于体硅材料的无结硅纳米线晶体管，其特征在于，该第二掺杂层在距离该体硅衬底上表面50-400nm内采用N型或P型掺杂，掺杂浓度为1019-102°cm_3，且该第二掺杂层的掺杂类型与该第一掺杂层的掺杂类型相反。
5.根据权利要求I所述的基于体硅材料的无结硅纳米线晶体管，其特征在于，该源区、漏区以及连接源区与漏区的该硅纳米线为同一掺杂类型。
6.根据权利要求I所述的基于体硅材料的无结硅纳米线晶体管，其特征在于，该硅纳米线的表面制作有一绝缘介质层。
7.根据权利要求I所述的基于体硅材料的无结硅纳米线晶体管，其特征在于，该绝缘介质层采用的材料为SiO2、氮氧化物、HfO2, Si3N4, ZrO2, Ta2O5, BST或PZT。
8.一种基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，包括 步骤I :从体硅衬底表面采用离子注入方式对体硅衬底进行掺杂，掺杂类型为N型或P型，然后进行快速热退火处理； 步骤2 :再次从体硅衬底表面采用离子注入方式对体硅衬底进行掺杂，掺杂类型为P型或N型，然后进行快速热退火处理； 步骤3 :采用低压化学气相沉积在体硅衬底表面覆盖一层氮化硅硬掩膜； 步骤4 :通过光刻和氮化硅刻蚀，在体硅衬底表面定义出源漏区，并露出沟道区硅；步骤5 :通过热氧化，在露出的沟道硅表面生成SiO2，源区和漏区在氮化硅硬掩膜的阻挡下未被氧化，氧化消耗沟道表面的硅，漂除氧化生成的SiO2，形成源区、沟道区、漏区的凹状结构； 步骤6 :通过电子束光刻和硅电感耦合等离子体(ICP)刻蚀定义出沟道区硅纳米线；步骤7 :通过热氧化,在娃纳米线表面生成SiO2,热氧化对娃的消耗使娃纳米线的横截面尺寸减小； 步骤8 :采用磷酸溶液去除硅片表面氮化硅硬掩膜；步骤9 :通过热氧化或化学气相沉积在源区、漏区和硅纳米线的表面生长绝缘介质层； 步骤10 :通过化学气相沉积在绝缘介质层上覆盖多晶硅栅层； 步骤11 :通过光刻和刻蚀在导电材料层上定义出多晶硅栅条； 步骤12 :在源区、漏区和多晶硅栅条上分别制作源电极、漏电极和栅电极，完成器件的制备。
9.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤I中所述对体娃衬底进行掺杂，掺杂浓度为1015-1017cnT3,离子注入结深为1-2 μ m。
10.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤2中所述对体硅衬底进行掺杂，掺杂浓度为1019-102°cm_3，离子注入结深为50_400nm。
11.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤3中所述氮化硅硬掩膜厚度为50-200nm。
12.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤4中所述露出沟道区硅长度为50-1000nm。
13.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤5中所述热氧化消耗的沟道硅厚度依步骤2中离子注入结深而定，比步骤2中离子注入结深小50_100nm。
14.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤6中所述定义出的硅纳米线宽度为30-100nm，高度为30_80nm。
15.根据权利要求8所述的基于体硅材料的无结硅纳米线晶体管的制备方法，其特征在于，步骤9中所述绝缘介质层的材料为SiO2、氮氧化物、Hf02、Si3N4、Zr02、Ta205、BST或PZT。
全文摘要
本发明公开了一种基于体硅材料的无结硅纳米线晶体管及其制备方法。该无结硅纳米线晶体管包括一体硅衬底，在体硅衬底上制作一P型或N型掺杂层，在该P型或N型掺杂层上制作一掺杂类型与之相反的N型或P型掺杂层，不同类型的掺杂层构成PN结起到电学隔离的作用；在N型或P型掺杂层上制作晶体管的源区、漏区和硅纳米线，硅纳米线连接源区与漏区构成导电沟道；一绝缘介质层制作在整个硅纳米线以及源、漏区表面；一多晶硅栅条，制作在源区与漏区之间，并完全包裹硅纳米线；一漏电极，该漏电极制作在硅的漏区上；一源电极，该源电极制作在硅的源区上；一栅电极，该栅电极制作在多晶硅栅条上。利用本发明，能够在体硅衬底上实现无结硅纳米线晶体管。
文档编号H01L29/10GK102916048SQ20121040861
公开日2013年2月6日 申请日期2012年10月24日 优先权日2012年10月24日
发明者李小明, 韩伟华, 张严波, 颜伟, 杜彦东, 陈燕坤, 杨富华 申请人:中国科学院半导体研究所