一种半导体器件的制造方法
【专利摘要】本发明提供一种半导体器件的制造方法，涉及半导体【技术领域】。该方法包括如下步骤：步骤S101：在形成有目标膜层的半导体衬底上形成核心材料层和位于其上的硬掩膜；步骤S102：在所述半导体衬底上形成间隔材料薄膜；步骤S?103：对所述间隔材料薄膜进行刻蚀以形成位于所述核心材料层侧壁的间隔层；步骤S104：在所述半导体衬底上形成覆盖所述目标膜层的牺牲层；步骤S105：对所述半导体衬底进行刻蚀，在去除部分所述牺牲层的同时去除所述硬掩膜；步骤S106：去除所述核心材料层和所述牺牲层。该方法由于在形成间隔层的步骤与去除硬掩膜的步骤间增加了形成牺牲层的步骤，因而避免了目标膜层被不当刻蚀，易于控制间隔层的高度和厚度，保证了制造的半导体器件的良率。
【专利说明】一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，具体而言涉及一种半导体器件的制造方法。
【背景技术】
[0002]随着半导体制造技术的不断发展，对光刻技术的精度要求越来越高。水基型的193nm波长的浸入式光刻技术可以实现工艺节点在45nm及以下的半导体集成电路的制造，但是，当工艺节点发展到45nm以下，该技术已经难以满足对更高的分辨率的要求。双重图形技术(double patterning technology,简称DPT)由于可以满足半导体工艺对精度的要求，可以实现工艺节点在45nm及以下的半导体器件的制造，而在逐渐得到越来越广泛的应用。
[0003]在现有技术中，双重图形技术一般可以分为:自对准双重图形技术(英文全称self-aligned double patterning,简称SADP ;也称间隔层图形技术，英文全称为spacerpatterning technology,简称 SPT)和二次刻蚀双重图形技术(double litho and etch,简称LELE)。自对准双重图形(SADP)作为DPT技术的一种，因可以避免LELE技术中的两次光刻过程的对准这一主要难题，因而在半导体器件尤其是存储器(memory)的制造中，被广泛应用。
[0004]然而，传统的自对准双重图形技术(SADP)，在形成间隔层的过程(SADP的关键步骤之一)中，由于需要通过刻蚀来去除核心材料层上方的硬掩膜，因而存在如下问题:第一、会造成对目标膜层(targetlayer)(具体指目标膜层未被覆盖的区域)的刻蚀，导致目标膜层出现奇偶不同的台阶；第二、间隔层的高度和其厚度不容易控制。
[0005]下面，结合图1A至图1E，对传统的利用SADP技术制造半导体器件的方法进行简要说明。其中，图1A至图1E为各工艺完成后形成的图案的剖视图。传统的利用自对准双重图形技术制造半导体器件的方法，一般包括如下步骤:
[0006]步骤El:形成核心材料层和硬掩膜的图形。
[0007]具体地，提供形成有目标膜层(target layer)100的半导体衬底(图中仅示出了目标材料层100，未示出半导体衬底)，在目标膜层100上形成核心材料层101以及位于核心材料层101上方的硬掩膜102，如图1A所示。其中，目标膜层，是指需要进行构图处理以形成图案的膜层。
[0008]其中，核心材料层101,也称核心结构(core structure),主要用于保证后续的间隔层的形成，其在形成间隔层的过程中需要被去除。硬掩膜102用于保护核心材料层101，在后续形成间隔层的过程中亦需要被去除。在现有技术中，硬掩膜102—般为在通过光刻工艺形成核心材料层101的图形过程中，所使用的光刻胶的底部抗反射层。
[0009]步骤E2:在所述半导体衬底上形成一层间隔材料薄膜。
[0010]在所述半导体衬底上形成一层用于形成间隔层的间隔材料薄膜1030，所述间隔材料薄膜1030覆盖目标膜层100、硬掩膜102以及核心材料层101与硬掩膜102的侧壁，如图1B所示。[0011]步骤E3:对间隔材料薄膜1030进行刻蚀，形成间隔层103。
[0012]具体地，对间隔材料薄膜1030进行刻蚀处理(干法刻蚀或湿法刻蚀等)，去除间隔材料薄膜位于目标膜层100以及硬掩膜102正上方的部分，即保留了间隔材料薄膜位于核心材料层101与硬掩膜102的侧壁位置的部分，形成间隔层103，形成的图形如图1C所示。
[0013]步骤E4:对所述半导体衬底进行刻蚀，去除硬掩膜102。
[0014]具体地，继续对所述半导体衬底进行刻蚀，去除硬掩膜102，由于此时目标膜层100的上方已经没有间隔材料薄膜1030的保护，因而在刻蚀去除硬掩膜102的过程中，目标膜层100亦在一定程度上被刻蚀，导致目标膜层出现奇偶不同的台阶。并且，间隔层103也会在一定程度上被刻蚀，因而造成间隔层的高度(指垂直于半导体衬底的方向)和厚度(指平行于半导体衬底的方向)均有一定程度的减小，这亦造成了间隔层的高度和厚度不容易被控制。形成的图形，如图1D所示。
[0015]步骤E5:去除核心材料层101，形成的图形如图1E所示。
[0016]在上述应用自对准双重图形技术的半导体器件制造方法中，在通过刻蚀去除核心材料层上方的硬掩膜的步骤(即步骤E4)中，存在如下问题:第一、会造成对目标膜层100的刻蚀，导致目标膜层100出现奇偶不同的台阶；第二、间隔层103的高度和其厚度不容易被控制。
[0017]因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。
【发明内容】
[0018]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:
[0019]步骤SlOl:在形成有目标膜层的半导体衬底上形成核心材料层和位于其上的硬掩膜；
[0020]步骤S102:在所述半导体衬底上形成间隔材料薄膜；
[0021]步骤S103:对所述间隔材料薄膜进行刻蚀以形成位于所述核心材料层侧壁的间
隔层；
[0022]步骤S104:在所述半导体衬底上形成覆盖所述目标膜层的牺牲层；
[0023]步骤S105:对所述半导体衬底进行刻蚀，在去除部分所述牺牲层的同时去除所述硬掩膜；
[0024]步骤S106:去除所述核心材料层和所述牺牲层。
[0025]进一步的，所述步骤SlOl包括:
[0026]步骤S1001:在形成有目标膜层的半导体衬底上形成一层核心材料薄膜；
[0027]步骤S1002:在所述核心材料薄膜上形成一层硬掩膜层；
[0028]步骤S1003:在所述硬掩膜层上形成一层光刻胶；
[0029]步骤S1004:对所述光刻胶进行曝光、显影处理，去除要形成核心材料层的区域之外的光刻胶；
[0030]步骤S1005:以所述显影后的光刻胶为掩膜对所述硬掩膜层和核心材料薄膜进行刻蚀，形成核心材料层和硬掩膜的图形。
[0031]进一步的，所述核心材料层的材料为光刻胶、底部抗反射层、有机薄膜、无定形碳、电介质薄膜、金属薄膜中的任意一种或者任意两种以上的组合。[0032]进一步的，形成所述核心材料层的方法为:光刻工艺、等离子体刻蚀、湿法刻蚀、灰化、剥离、纳米压印或定向自组装构图工艺。
[0033]进一步的，所述硬掩膜为有机薄膜、电介质薄膜、金属薄膜中的任意一种或者任意两种以上的组合。
[0034]进一步的，形成所述硬掩膜的方法为涂布、CVD、PVD、ALD或EPI。
[0035]进一步的，在所述步骤S103中采用高刻蚀选择比，以使所述刻蚀停止于目标膜层的上方。
[0036]进一步的，在所述步骤S104中所形成的牺牲层完全覆盖所述目标膜层、所述硬掩膜和所述间隔层。
[0037]进一步的，在所述步骤S104中所形成的牺牲层为光刻胶、底部抗反射层、有机薄膜、无定形碳、电介质薄膜中的一种或至少两种的组合。
[0038]进一步的，在所述步骤S105中所采用的刻蚀方法为回刻蚀工艺。
[0039]进一步的，在所述步骤S106中所采用的方法为干法刻蚀、湿法刻蚀、剥离、灰化工艺中的至少一种。
[0040]进一步的，在所述步骤S106之后还包括步骤S107:以所述间隔层为掩模，对所述目标膜进行刻蚀，形成拟实现的最终的图形。
[0041]本发明实施例的半导体器件的制造方法，在形成间隔层的步骤与去除硬掩膜的步骤之间增加了形成牺牲层的步骤，在去除硬掩膜的工艺中通过牺牲层对目标膜层进行保护，避免了目标膜层被不当刻蚀的问题，也保证了形成的间隔层的高度和厚度比较容易被控制，因而保证了所制造的半导体器件的良率。
【专利附图】
【附图说明】
[0042]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0043]附图中:
[0044]图1A-图1E为现有技术中半导体器件的制造方法各步骤形成的图形的剖视图；
[0045]图2A-图2F为本发明提出的半导体器件的制造方法各步骤形成的图形的剖视图；
[0046]图3为本发明提出的一种半导体器件的制造方法的流程图。
【具体实施方式】
[0047]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0048]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。[0049]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0050]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之
上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0051]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0052]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0053]除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
[0054]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0055]下面，参照图2A-图2F和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图2A-图2F示出了本发明提出的半导体器件的制造方法的各步骤的形成的图形的示意性剖面图；图3为本发明提出的一种半导体器件的制造方法的流程图。[0056]本发明提出的半导体器件的制造方法，具体包括如下步骤:
[0057]步骤1:形成核心材料层和硬掩膜的图形。
[0058]具体地，提供形成有目标膜层(target layer) 200的半导体衬底(图2A-图2F中仅示出了目标材料层200，未示出半导体衬底)，在该半导体衬底上(具体地，在目标膜层200上)形成核心材料层201以及位于核心材料层201上方的硬掩膜202，如图2A所示。其中，目标膜层200，是指需要进行构图处理以形成图案的膜层。
[0059]其中，核心材料层201,也可称为核心结构(core structure),用于保证后续的间隔层的形成，其在形成间隔层的过程中需要被去除。硬掩膜202用于保护核心材料层201，在后续形成间隔层的过程中亦需要被去除。
[0060]在本发明实施例中，核心材料层201的可以是光刻胶、底部抗反射层(BARC)、有机薄膜、无定形碳、电介质薄膜、金属薄膜等中的任意一种或者其中任意两者以上的组合，优选的，其材料为无定形碳。即，在本实施例中，核心材料层可以是单层结构，也可以使多层结构。
[0061]形成核心材料层201的方法，可以为光刻工艺(指狭义的曝光显影，针对核心材料层201为光刻胶的情况)、等离子体刻蚀、湿法刻蚀、灰化、剥离、纳米压印、定向自组装构图工艺(DSA patterningprocess)等工艺中的一种或任意两者以上的组合。
[0062]在本发明实施例中，硬掩膜202可以是有机薄膜、电介质薄膜、金属薄膜等中的任意一种或者其中任意两者以上的组合，优选的，其材料为无定形碳。形成硬掩膜202的工艺方法，可以为涂布、CVD (化学气相沉积)、PVD (物理气相沉积)、ALD (原子层沉积)、EPI (外延沉积)等。
[0063]在本发明实施例中，核心材料层201和硬掩膜202可以分别形成，也可以一起形成。示例性的，形成核心材料层201和硬掩膜202的方法，可以包括如下步骤:
[0064]步骤101:在所述半导体衬底(具体的，为目标膜层200)上形成(比如沉积)一层核心材料薄膜；其中，核心材料薄膜可以为无定形碳薄膜。
[0065]步骤102:在所述核心材料薄膜上形成(比如涂布)一层硬掩膜层。
[0066]步骤103:在所述硬掩膜层上形成一层光刻胶。
[0067]步骤104:对所述光刻胶进行曝光、显影处理，去除要形成核心材料层的区域之外的光刻胶。
[0068]步骤105:以所述显影后的光刻胶为掩膜对所述核心材料薄膜和硬掩膜层进行刻蚀，形成核心材料层和硬掩膜的图形。
[0069]当然，还可以通过其他可行的方式形成核心材料层201和硬掩膜202，本发明实施例对实现步骤I的方式并不以此为限。
[0070]作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
[0071]步骤2:在所述半导体衬底上形成一层间隔材料薄膜。
[0072]在所述半导体衬底上形成一层用于形成间隔层的间隔材料薄膜2030，所述间隔材料薄膜2030覆盖目标膜层200、硬掩膜202以及核心材料层201与硬掩膜202的侧壁，如图2B所示。
[0073]其中，所述间隔材料薄膜2030用于后续形成间隔层。间隔材料薄膜2030的材料，可以为氧化物、氮化物等，优选为氮化物(比如氮化硅)。形成间隔材料薄膜2030的方法，可以为涂布、CVD (化学气相沉积)、PVD (物理气相沉积)、ALD (原子层沉积)、EPI (外延沉积)
坐寸ο
[0074]步骤3:对间隔材料薄膜2030进行刻蚀，形成间隔层103。
[0075]具体地，对间隔材料薄膜2030进行刻蚀处理，去除间隔材料薄膜位于目标膜层200以及硬掩膜202正上方的部分，保留间隔材料薄膜2030位于核心材料层201的侧壁位置的部分，形成间隔层203，形成的图形如图2C所示。在本发明实施例中，形成的间隔层203可以仅位于核心材料层201的侧壁，也可以在位于核心材料层201的侧壁的同时位于硬掩膜202的侧壁，在此并不进行限定。
[0076]其中，进行的刻蚀处理方式为全面刻蚀(blanket etch)，所采用的刻蚀方法可以为干法刻蚀或湿法刻蚀等。
[0077]在本步骤中，应通过控制刻蚀时间，或选择高刻蚀选择比的方式，避免对目标膜层200造成刻蚀(B卩，保证刻蚀停止于目标膜层200的上方)。优选地，选用高刻蚀选择比的刻蚀方法(比如通过选择合适的高刻蚀选择比的刻蚀气体或刻蚀液)进行刻蚀，以避免对目标膜层200造成刻蚀。
[0078]完成本步骤后，目标膜层200未被不当地刻蚀，如图2C所示。
[0079]步骤4:在所述半导体衬底上形成牺牲层204。
[0080]在所述半导体衬底上形成一层牺牲层204，牺牲层204应至少覆盖间隔层203之间的目标膜层(即应至少覆盖经前述步骤后暴露出的目标膜层)，当然，间隔层可以完全覆盖目标膜层200、硬掩膜202以及间隔层203，如图2D所示。
[0081]其中，牺牲层204可以是光刻胶、底部抗反射层(BARC)、有机薄膜、无定形碳、电介质薄膜等任意一种或者其中任意两者以上的组合。
[0082]形成牺牲层204的方法，可以为光刻工艺、等离子体刻蚀、湿法刻蚀、灰化、剥离、纳米压印、定向自组装构图工艺(DSA patterningprocess)等工艺。
[0083]步骤5:对所述牺牲层204和硬掩膜202进行刻蚀，在去除一部分牺牲层204的同时去除硬掩膜202。
[0084]具体地，对所述半导体衬底进行刻蚀，去除牺牲层204的一部分，同时去除硬掩膜202，形成的图形如图2E所示。其中，所采用的刻蚀方法可以为干法刻蚀或湿法刻蚀。并且，这一刻蚀过程，可以米用回刻蚀工艺(etch back process)。
[0085]在本步骤中，由于目标膜层100的上方具有牺牲层204的保护，因而在刻蚀去除硬掩膜202的过程中，目标膜层200不会被刻蚀，也就不会出现现有技术中因目标膜层被不当刻蚀而导致目标膜层出现奇偶不同的台阶的问题。并且，由于牺牲层204的存在，间隔层203的厚度(指平行于半导体衬底的方向)在刻蚀过程中几乎不会发生变化，间隔层203的高度受到的影响也很小，因此，相对于现有技术，本实施例的方案使得间隔层的高度和厚度可以比较容易地被控制。
[0086]步骤6:去除核心材料层201和剩余的牺牲层204，形成的图形如图2F所示。[0087]具体地，通过湿法刻蚀、干法刻蚀、剥离、或灰化等工艺，一并去除核心材料层201和剩余的牺牲层204，即在目标膜层200上仅仅保留间隔层203，形成的图形如图2F所示。
[0088]示例性地，去除核心材料层201和剩余的牺牲层204的具体方法，可以为:使用磷酸(H3PO4)浸泡所述半导体衬底，以去除核心材料层202和剩余的牺牲层204。
[0089]至此，完成了根据本发明示例性实施例的方法实施的半导体器件制造的关键步骤。解决了现有技术中在自对准双重图形技术中，通过刻蚀去除核心材料层上方的硬掩膜的过程中，存在的目标膜层被不当刻蚀以及间隔层的高度和厚度不容易被控制的问题。本领域的技术人员可以理解，在这些步骤(步骤I至6)之前还可以包括:形成目标膜层的步骤、形成其他部件(图形的步骤)等；在这些步骤(步骤I至6)之后还包括:利用间隔层202对目标膜层200进行构图的步骤、并且还可以包括形成其他部件(图形)的步骤，在此不再--赘述。
[0090]示例性的，简要介绍利用间隔层202对目标膜层200进行构图的步骤如下。
[0091]步骤7:对目标膜层200进行图形化。
[0092]以间隔层203作为掩模，对目标膜层200进行刻蚀处理，形成拟实现的最终的图形。其中，该刻蚀处理的方法，可以为干法刻蚀、湿法刻蚀等，在此不作限定。
[0093]对目标膜层200进行图形化之后，一般还包括去除所述间隔层203的步骤，去除的方法可以为刻蚀、剥离等工艺，在此不再赘述。
[0094]本发明实施例的半导体器件的制造方法，相对于现有技术中的应用自对准双重图形技术的半导体器件的制 造方法，在形成间隔层的步骤与去除硬掩膜的步骤之间增加了形成牺牲层的步骤，在去除硬掩膜的工艺中对目标膜层进行保护，避免了目标膜层被不当刻蚀从而导致目标膜层出现奇偶不同的台阶的问题，也使得形成的间隔层的高度和厚度比较容易被控制。因而，在一定程度上保证了半导体器件的良率。
[0095]图3示出了本发明提出的半导体器件的制造方法的流程图，用于简要示出整个制造工艺的流程。
[0096]步骤SlOl:在形成有目标膜层的半导体衬底上形成核心材料层和位于其上的硬掩膜；
[0097]步骤S102:在所述半导体衬底上形成间隔材料薄膜；
[0098]步骤S103:对所述间隔材料薄膜进行刻蚀以形成位于所述核心材料层侧壁的间
隔层；
[0099]步骤S104:在所述半导体衬底上形成覆盖所述目标膜层的牺牲层；
[0100]步骤S105:对所述半导体衬底进行刻蚀，在去除部分所述牺牲层的同时去除所述硬掩膜；
[0101]步骤S106:去除所述核心材料层和所述牺牲层。
[0102]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤: 步骤SlOl:在形成有目标膜层的半导体衬底上形成核心材料层和位于其上的硬掩膜； 步骤S102:在所述半导体衬底上形成间隔材料薄膜； 步骤S103:对所述间隔材料薄膜进行刻蚀以形成位于所述核心材料层侧壁的间隔层； 步骤S104:在所述半导体衬底上形成覆盖所述目标膜层的牺牲层； 步骤S105:对所述半导体衬底进行刻蚀，在去除部分所述牺牲层的同时去除所述硬掩膜； 步骤S106:去除所述核心材料层和所述牺牲层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤SlOl包括: 步骤S1001:在形成有目标膜层的半导体衬底上形成一层核心材料薄膜； 步骤S1002:在所述核心材料薄膜上形成一层硬掩膜层； 步骤S1003:在所述硬掩膜层上形成一层光刻胶； 步骤S1004:对所述光刻胶进行曝光、显影处理，去除要形成核心材料层的区域之外的光刻胶； 步骤S1005:以所述显影后的光刻胶为掩膜对所述硬掩膜层和核心材料薄膜进行刻蚀，形成核心材料层和硬掩膜的图形。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述核心材料层的材料为光刻胶、底部抗反射层、有机薄膜、无定形碳、电介质薄膜、金属薄膜中的任意一种或者任意两种以上的组合。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述核心材料层的方法为:光刻工艺、等离子体刻蚀、湿法刻蚀、灰化、剥离、纳米压印或定向自组装构图工艺。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜为有机薄膜、电介质薄膜、金属薄膜中的任意一种或者任意两种以上的组合。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述硬掩膜的方法为涂布、CVD、PVD、ALD 或 EPI。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中采用高刻蚀选择比，以使所述刻蚀停止于目标膜层的上方。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中所形成的牺牲层完全覆盖所述目标膜层、所述硬掩膜和所述间隔层。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中所形成的牺牲层为光刻胶、底部抗反射层、有机薄膜、无定形碳、电介质薄膜中的一种或至少两种的组合。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中所采用的刻蚀方法为回刻蚀工艺。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中所采用的方法为干法刻蚀、湿法刻蚀、剥离、灰化工艺中的至少一种。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106之后还包括步骤S107:以所述间隔层为掩模，对所述目标膜进行刻蚀，形成拟实现的最终的图形。
【文档编号】H01L21/033GK103779191SQ201210415044
【公开日】2014年5月7日 申请日期:2012年10月26日 优先权日:2012年10月26日
【发明者】张翼英, 何其旸 申请人:中芯国际集成电路制造(上海)有限公司