一种半导体器件及其制备方法
【专利摘要】本发明涉及一种半导体器件及其制备方法，所述方法包括提供半导体衬底，所述衬底包括基底、氧化物层以及半导体材料层；在所述衬底上形成图案化的硬掩膜层，所述硬掩膜层具有多个开口；以所述硬掩膜层为掩膜蚀刻所述半导体材料层，以形成Σ形凹槽；在所述凹槽中外延生长SiGe层，以形成鳍片；去除所述硬掩膜层，以露出所述半导体材料层；蚀刻所述半导体材料层，以露出所述鳍片。本发明所述方法首先在本发明中在SOI衬底上形成硬掩膜层后，控制蚀刻条件形成Σ形凹槽，然后外延生长SiGe层，得到菱形的鳍片，最后形成周围栅极（gate?all?around,GAA），使得鳍片下表面完全用作沟道区，可以进一步在增大工作电流，进一步提高器件的集成度和性能。
【专利说明】 一种半导体器件及其制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。
【背景技术】
[0002]集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。
[0003]相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能，平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出；同时又更加紧凑，提高了器件的集成度，因此在模拟电路(analog circuits)和静态存储器(SRSMs)中得到广泛应用。
[0004]随着CMOS技术的不断发展，半导体器件制备技术中已经出现多栅极结构，例如三栅极(Tr1-gate)、双栅极(Dual gate)、周围栅极(gate all around, GAA)、Ω -栅极(Ω-gate)以及-栅极(π -gate),甚至已经出现无节点(junction-less)的晶体管,来增强器件的性能和集成度。
[0005]现有技术中在形成周围栅极(gate all around，GAA)的鳍片大都为柱形，鳍片下表面未完全用作沟道区，在增大工作电流上存在限制。
[0006]因此，虽然现有技术中存在周围栅极(gate all around, GAA)的晶体管，但是目前制备方法以及得到的晶体管的工作电流较小，同时随着尺寸的减小，集成度也受到影响，使半导体器件性能受到限制，因此需要对目前的制备方法进行改进，以消除上述问题。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]本发明提供了一种半导体器件的制备方法，包括:
[0009]提供半导体衬底，所述衬底包括基底、氧化物层以及半导体材料层；
[0010]在所述衬底上形成图案化的硬掩膜层，所述硬掩膜层具有多个开口 ；
[0011]以所述硬掩膜层为掩膜蚀刻所述半导体材料层，以形成Σ形凹槽；
[0012]在所述凹槽中外延生长SiGe层，以形成鳍片；
[0013]去除所述硬掩膜层，以露出所述半导体材料层；
[0014]蚀刻所述半导体材料层，以露出所述鳍片。
[0015]作为优选，所述方法还包括在所述鳍片上形成周围栅极的步骤。
[0016]作为优选，所述周围栅极为高K金属栅极。[0017]作为优选，在形成所述周围栅极之前，在所述鳍片上形成界面层。
[0018]作为优选，蚀刻去除的所述半导体材料层的厚度为5_50nm。
[0019]作为优选，所述SiGe层中Si和Ge的含量比为10:1-6:4。
[0020]作为优选，所述SiGe层中形成所述鳍片的厚度为l_5nm。
[0021]作为优选，所述SiGe层掺杂有B、P或As。
[0022]作为优选，所述掺杂浓度为Iel4_8e21原子/cm3。
[0023]作为优选，湿法蚀刻所述半导体材料层，以露出所述鳍片。
[0024]作为优选，选用TMAH溶液蚀刻所述半导体材料层。
[0025]作为优选，所述TMAH溶液的质量分数为0.1%_10%。
[0026]作为优选，所述湿法蚀刻温度为25-90 V。
[0027]作为优选，所述湿法蚀刻时间为lOs-lOOOs。
[0028]作为优选，先干法蚀刻、后湿法蚀刻所述半导体材料层，以形成Σ形凹槽。
[0029]作为优选，选用TMAH、NH3H2O或KOH蚀刻所述半导体材料层，以形成Σ形凹槽。
[0030]作为优选，所述鳍片为菱形鳍片。
[0031]作为优选，所述半导体器件为GAA鳍片场效应晶体管。
[0032]本发明还提供了一种上述的方法制备得到的器件。本发明提供了一种含有周围栅极(gate all around，GAA)的鳍片场效应晶体管(FINFET)及其制备方法，在本发明中在SOI衬底上形成硬掩膜层后，控制蚀刻条件形成Σ形凹槽，然后外延生长SiGe层，得到菱形的鳍片，接着蚀刻所述半导体材料层露出部分鳍片，最后形成周围栅极(gate allaround, GAA),使得鳍片下表面完全用作沟道区,可以进一步在增大工作电流,进一步提高器件的集成度和性能。
【专利附图】
【附图说明】
[0033]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0034]图1为半导体器件中不同晶面上的蚀刻结果示意图；
[0035]图2-6为本发明所述半导体器件的制备过程剖面示意图；
[0036]图7为制备本发明的半导体器件的工艺流程图。
【具体实施方式】
[0037]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0038]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0039]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0040]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0041]下面结合图2-6对本发明所述半导体器件的制备方法做进一步的说明:
[0042]首先，参照图2，提供半导体衬底；
[0043]具体地,所述半导体衬底为绝缘体上娃(SOI)、绝缘体上层叠娃(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明中优选为绝缘体上硅(SOI )，所述绝缘体上硅(SOI)由下往上依次为基底101、氧化物层102以及半导体材料层103，其中所述半导体材料层优选为Si。
[0044]其中，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了简化附图，在所示图形中所述有源器件均并没有标示。
[0045]继续参照图2，在所述衬底上形成图案化的硬掩膜层104 ；
[0046]具体地，在所述衬底上沉积硬掩膜层，所述硬掩膜层可以为TiN、TaN, Ti和Ta、SiN, SiC, NDC中的一种或者多种的组合。
[0047]所述掩膜层的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。在本发明中优选原子层沉积(ALD)法。
[0048]然后，图案化所述硬掩膜层，具体地，在所述硬掩膜层上沉积光刻胶层，然后蚀刻光刻形成多个开口，以所述光刻胶为掩膜蚀刻所述硬掩膜层，形成多个开口，用于蚀刻所述半导体材料层。
[0049]参照图3，以所述硬掩膜层为掩膜蚀刻所述半导体材料层，以形成Σ形凹槽；
[0050]具体地，在本发明中可以选用湿法蚀刻或者先干法蚀刻然后湿法蚀刻来形成所述凹槽，在本发明中选用TMAH、NH3H2O或KOH蚀刻所述半导体材料层，以形成Σ形凹槽。
[0051]在本发明中优选采用TMAH溶液进行蚀刻，并且所述TMAH溶液中TMAH的质量分数为 5%-10%。
[0052]表1不同浓度的TMAH溶液在不同晶面的蚀刻速率
【权利要求】
1.一种半导体器件的制备方法,包括: 提供半导体衬底，所述衬底包括基底、氧化物层以及半导体材料层； 在所述衬底上形成图案化的硬掩膜层，所述硬掩膜层具有多个开口 ； 以所述硬掩膜层为掩膜蚀刻所述半导体材料层，以形成Σ形凹槽； 在所述凹槽中外延生长SiGe层，以形成鳍片； 去除所述硬掩膜层，以露出所述半导体材料层； 蚀刻所述半导体材料层，以露出所述鳍片。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述鳍片上形成周围栅极的步骤。
3.根据权利要求1所述的方法，其特征在于，所述周围栅极为高K金属栅极。
4.根据权利要求2或3所述的方法，其特征在于，在形成所述周围栅极之前，在所述鳍片上形成界面层。
5.根据权利要求1所述的方法，其特征在于，蚀刻去除的所述半导体材料层的厚度为5_50nmo
6.根据权利要求1所述的方法，其特征在于，所述SiGe层中Si和Ge的含量比为10:1-6:4。
7.根据权利要求1所述的方法，其特征在于，所述SiGe层中形成所述鳍片的厚度为l-5nm。
8.根据权利要求1所述的方法，其特征在于，所述SiGe层掺杂有B、P或As。
9.根据权利要求8所述的方法，其特征在于，所述掺杂浓度为Iel4-8e21原子/cm3。
10.根据权利要求1所述的方法，其特征在于，湿法蚀刻所述半导体材料层，以露出所述轄片。
11.根据权利要求10所述的方法，其特征在于，选用TMAH溶液蚀刻所述半导体材料层。
12.根据权利要求11所述的方法，其特征在于，所述TMAH溶液的质量分数为0.1%-10%。
13.根据权利要求10所述的方法，其特征在于，所述湿法蚀刻温度为25-90°C。
14.根据权利要求10所述的方法，其特征在于，所述湿法蚀刻时间为lOs-lOOOs。
15.根据权利要求1所述的方法，其特征在于，先干法蚀刻、后湿法蚀刻所述半导体材料层，以形成Σ形凹槽。
16.根据权利要求15所述的方法，其特征在于，选用ΤΜΑΗ、ΝΗ3Η20或KOH蚀刻所述半导体材料层，以形成Σ形凹槽。
17.根据权利要求1所述的方法，其特征在于，所述鳍片为菱形鳍片。
18.根据权利要求1所述的方法，其特征在于，所述半导体器件为GAA鳍片场效应晶体管。
19.一种权利要求1至18之一所述的方法制备得到的器件。
【文档编号】H01L21/336GK103794498SQ201210422427
【公开日】2014年5月14日 申请日期:2012年10月29日 优先权日:2012年10月29日
【发明者】禹国宾 申请人:中芯国际集成电路制造(上海)有限公司