一种半导体器件中的铜线键接结构及其制造方法
【专利摘要】本发明涉及一种封装有金属片的半导体器件中铜线键接的结构及其制作方法，通过键接金线在芯片表面的第二镀层上形成一个金的凸块，以增加覆盖在第一镀层上方、作为铜线键接缓冲层的厚度，因此，在焊接金属片和芯片时的高温回流焊过程中，能够有效防止下方镍的第一镀层扩散到上方金的第二镀层及凸块上，从而在铜线键接至凸块上时保证铜线连接的可靠性。并且，当便清洗由于助焊剂挥发在芯片表面产生的污染物。因此，本发明能够有效解决铜线键接时的NSOP第一焊点问题，保证半导体器件的产品质量。
【专利说明】一种半导体器件中的铜线键接结构及其制造方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种封装有金属片的半导体器件中的铜线键接结构及其制作方法。
【背景技术】
[0002]在半导体器件的金属片封装(clip package)工艺中，原本需要在芯片(die)的相应电极上先形成金属的镀层，再将铜的金属片焊接在镀层上，用以实现芯片电极与其他器件之间的电性连接。
[0003]这种在芯片的电极上使用的铜镀层，因为厚度太大使得制造成本高昂而被摒弃。而现有技术中，往往是在芯片的电极上形成Ni/Au (镍金)、Ni/Pd (镍钯)或Ni/Pd/Au (镍钯金)的若干个镀层来取代上述的铜镀层。
[0004]如在图1所示的一种现有的半导体器件中，芯片I’的底部电极(例如是漏极)上经过背面金属化处理，并且将该芯片I’的底部电极通过焊接方式固定连接在一个引线框架41’上。该芯片I’还具有若干个顶部电极(例如是栅极和源极)，芯片的每个顶部电极上形成有铝(Al)的金属层11’、12’，再铝的金属层11’、12’上形成有若干个镀层。以Ni/Au镀层为例，就是先形成镍镀层21’、22’，再在镍镀层21’、22’上形成金镀层31’、32’。芯片I’上两个相邻的顶部电极(包括上面的铝金属层、镍和金的镀层)之间，都相互隔开并形成有钝化层20’来保证绝缘。则，在其中一些顶部电极的金镀层32’上通过焊接方式固定连接一个铜的金属片50’(clip),而在另一些顶部电极的金镀层31’上通过键接方式(wirebonding)连接一个铜的引线60’，通过金属片50’及引线60’将这些顶部电极分别与其他的引线框架42’、43’或者外部器件等进行电性连接。
[0005]图2是图1所示半导体器件的制作方法流程图。S卩，首先在步骤101中，在一个晶圆上形成若干个上述的芯片I’，包括在这些芯片I’的底部电极上进行背面金属化处理，并在顶部电极上对应形成铝的金属层11’、12’、镍和金的镀层21’、22’和31’、32’，以及在顶部电极之间形成钝化层20’等的相关处理。见步骤102，对晶圆进行切割使各个芯片I’分离；见步骤103，使用焊锡71’和助焊剂将芯片I’的背面金属层13’连接在引线框架71’上；见步骤104，又使用焊锡73’和助焊剂将铜的金属片50’连接在芯片I’正面的其中一些顶部电极的金镀层32’上。见步骤105，再经过高温的回流焊工艺及清洁处理之后，见步骤106将铜的引线60’键接到芯片I’正面另一些顶部电极的金镀层31’上。见步骤107，最后对半导体器件进行塑封和划片等处理。
[0006]通过一些实验可以发现，在进行回流焊处理之前，金镀层能够很好地覆盖在镍镀层的表面上，若此时将铜线键接到金镀层上，不会有不良的影响产生。然而，当器件在进行回流焊的处理时，一般处在300°C以上(例如是380°C)的高温下，这会造成镀层中位于下方的镍有一部分向上扩散到金镀层的顶面之上，则不能够保证键接的铜线具体是连接在金镀层上，还是连接在扩散出来的镍镀层上，因此，会出现NSOP (non-stick on pad)的第一焊点问题，可以出现由于焊接力不足致使铜线脱落的问题。这种问题不仅仅在Ni/Au镀层中会发生，在其他的Ni/Pd或Ni/Pd/Au的镀层中都会发生，镍层在回流焊的高温作用下，扩散到顶部其他镀层的表面，影响铜线键接的可靠性。另外，在高温的回流焊时，由于助焊剂挥发而在芯片上镍金混杂的镀层表面产生污染物，难以清洗去除，也会产生上述NSOP的第一焊点问题，影响半导体器件的成品质量。
【发明内容】
[0007]本发明的目的是提供一种金属片封装半导体器件中新型的铜线键接结构，以及具有该铜线键接结构的半导体器件的制造方法，通过在芯片表面的镀层上形成较厚的金的凸块，与金的镀层一起作为铜线键接时的缓冲层，则在焊接金属片时的高温回流焊过程中，能够有效防止下方的镍扩散到上方金的镀层及凸块上，从而保证铜线键接时的可靠性，确保半导体器件的产品质量。
[0008]为了达到上述目的，本发明的一个技术方案是提供一种半导体器件，其包含: 一个安装在一个引线框架载片台上的芯片，该芯片的正面设有相互隔开的第一顶部电
极和第二顶部电极，每个所述的第一和第二顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；
在所述第二顶部电极的第二镀层上焊接有铜的金属片，所述金属片的一端焊接在所述第二顶部电极的第二镀层上，所述金属片的另一端焊接在一个第一引线框架引脚上，所述第二顶部电极通过该金属片与外部器件电性连接；
在所述第一顶部电极的第二镀层上形成有金的凸块，在所述凸块上键接有铜线，所述铜线的一端键接在所述凸块上，另一端连接在一个第二引线框架引脚上，所述第一顶部电极通过该铜线与外部器件电性连接；
其中所述金的凸块的厚度，大于所述第二镀层的厚度且小于所述金属片的厚度。
[0009]在一些实施例中，在所述芯片的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层或钯层。
[0010]在另一些实施例中，在所述芯片的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层，还在第一镀层和第二镀层之间设有钯的中间镀层。
[0011]所述第一顶部电极和第二顶部电极上还分别形成有铝的金属层，所述第一顶部电极和第二顶部电极的第一镀层分别形成在所述铝的金属层上。
[0012]所述芯片的正面形成有钝化层，所述钝化层填充在所述第一顶部电极的金属层、第一镀层、第二镀层，与所述第二顶部电极的金属层、第一镀层、第二镀层之间，对所述第一顶部电极和第二底部电极进行绝缘分隔。
[0013]所述芯片的背面还设有底部电极，在所述底部电极上形成有背面金属层；所述芯片的背面金属层，焊接在一个引线框架载片台表面形成的第一焊锡层上。
[0014]本发明的另一个技术方案是提供一种半导体器件的制作方法，其包含以下步骤: 步骤201，在一个晶圆上形成与若干个芯片相对应的半导体结构，其中在每个芯片的正
面形成相互隔开的若干个顶部电极，并且在每个顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；其中一些顶部电极为第一顶部电极，另一些为第二顶部电极；
步骤202，在所述晶圆上形成若干个金的凸块，每个所述凸块对应设置于每个芯片的第一顶部电极的第二镀层上；步骤203，切割所述晶圆，形成各个独立的芯片；
步骤204，对于任意一个所述芯片来说，将该芯片的背面焊接在一个引线框架载片台
上；
步骤205，将铜的金属片焊接在所述芯片的第二顶部电极的第二镀层上；
步骤206，进行回流焊，从而将所述芯片与引线框架载片台的连接固化，并将所述金属片与芯片的连接固化；之后对所述芯片表面进行清洗；
步骤207，将铜线键接在所述芯片的第一顶部电极的凸块上；
步骤208，进行封装并切割，以形成各个独立的半导体器件。
[0015]在所述步骤201中，还在所述晶圆正面形成若干钝化层，将两个相邻的顶部电极的第一镀层、第二镀层进行绝缘分隔；
被钝化层分隔的两个顶部电极分别属于该晶圆上的两个相邻的芯片；则在步骤203中，从相邻芯片之间的钝化层位置进行切割，以分离各个芯片。
[0016]优选的，步骤201中，使用无氰化学镀工艺，在第一顶部电极上形成厚度为10-100nm的所述第二镀层。
[0017]步骤202中，用直径为f2mil的金线进行键接，形成厚度为0.5^5mil的所述凸块，以使所述凸块的厚度大于所述第一顶部电极的第二镀层的厚度。
[0018]步骤202中，进行金线键接以形成所述芯片的凸块的过程中，保持温度<160°C。
[0019]所述步骤205中，`在所述第二顶部电极的第二镀层上形成有第三焊锡层(73)，使所述金属片的一端焊接在所述第三焊锡层上；所述金属片的另一端焊接在一个第一引线框架引脚表面形成的第二焊锡层上。
[0020]优选的，步骤206中，回流焊过程中的温度>300°C。
[0021]所述步骤207中，将铜线的一端连接在所述芯片的凸块上，另一端固定连接在一个第二引线框架引脚上。
[0022]本发明所述半导体器件及其制作方法，其优点在于:与现有技术中仅仅在镍的第一镀层上覆盖无氰化学镀金的第一镀层作为铜线键接的缓冲层相比，本发明中于160°C以下的较低温度键接金线，进一步在芯片表面金的第二镀层上形成一个金的凸块，增加了覆盖在第一镀层上、作为缓冲层的厚度，因此，在焊接金属片和芯片时的高温回流焊过程中，能够有效防止下方镍的第一镀层扩散到上方金的第二镀层及凸块上，从而在后续铜线键接至凸块上时保证铜线连接的可靠性；由于采用无氰化学镀金，避免了剧毒物质氰化物的使用，由利于环境的保护。并且，在高温回流焊时，由于助焊剂挥发在芯片表面产生的污染物，相比现有技术中污染物产生在镍/金混杂的镀层表面来说，本发明中即使有污染物，也是产生在金的第二镀层和凸块上，清洗起来比较方便。上述凸点也可以形成在Ni/Pd，或Ni/Pd/Au的镀层表面。因此，本发明能够有效解决铜线键接时的NSOP第一焊点问题，保证半导体器件的产品质量。
【专利附图】
【附图说明】
[0023]图1是现有一种半导体器件的示意图，其中铜线键接在芯片表面金的镀层上；
图2是图1所示现有半导体器件的制作方法流程图。
[0024]图3是本发明所述一种半导体器件的示意图，其中铜线键接在芯片表面金的凸块上；
图4是图3中虚线部分的结构放大图；
图5是图3所示本发明半导体器件的制作方法流程图；
图图10是与图5所示制作方法中各个步骤相对应的结构示意图。
【具体实施方式】
[0025]以下结合【专利附图】
【附图说明】本发明的【具体实施方式】。
[0026]如图3所示，本发明所述的半导体器件中，包含一个芯片I (die)，该芯片I的背面设有底部电极，在所述底部电极上经过背面金属化处理形成有背面金属层13 (backmetal),在一个引线框架载片台41 (lead frame)的表面上形成第一焊锡层71 (solder),用于对芯片I的背面金属层13进行焊接固定。
[0027]所述芯片I的正面设有第一顶部电极和第二顶部电极，第一顶部电极上依次形成有铝(Al)的金属层11，镍的第一镀层21、金(Au)的第二镀层31 ;另外，在第二顶部电极上也依次形成有铝的金属层12，镍(Ni)的第一镀层22，和金的第二镀层32。在芯片I表面形成有钝化层20,将第一、第二顶部电极及其金属层11、12,第一镀层21、22和第二镀层31、32相互分隔，确保第一、第二顶部电极相互绝缘。
[0028]其中，在所述第二顶部电极的金的第二镀层32上形成第三焊锡层73，用于对铜(Cu)金属片50的一端进行焊接固定；在一个第一引线框架引脚42上形成第二焊锡层72，用于对所述金属片50的另 一端进行焊接固定，以此实现芯片I第二顶部电极与外部器件的电性连接。
[0029]配合参见图3、图4所述，在所述芯片I的第一顶部电极的金的第二镀层31上，进一步形成有金的凸块90 (stud bump),使得该凸块90的厚度大于第二镀层31的厚度。在一个优选的实施方式中，该凸块90的厚度小于金属片50的厚度。将金的凸块90与第二镀层31 —起作为缓冲层来进行铜线键接，使得铜线60的一端连接在所述金的凸块90上，铜线60的另一端连接至一个第二引线框架引脚43上，以此实现芯片I第一顶部电极与外部器件的电性连接。最后在上述半导体结构的表面形成有封装用的外壳80。
[0030]在一个优选的实施例中，具体是使用直径广2 mil (密耳)的金线通过键接工艺，在所述第一顶部电极的金的第二镀层31上形成厚度h2在0.5^5mil的所述凸块90。凸块90的该厚度h2=0.5~5mil，要大于原先在第一顶部电极上所述金的第二镀层31的厚度hl=l(Tl00 nm (纳米),但是小于金属片50的厚度。在焊接金属片50时的高温回流焊过程中，第一顶部电极的镍的第一镀层21不会向上扩散到金的第二镀层31和所述凸块90上，因此，在后续进行铜线键接时能够保证该铜线60是确实可靠地连接在金的凸块90上。
[0031]并且，在高温回流焊时，若助焊剂(solder paste，或称焊膏)挥发在芯片I表面产生污染物，相比现有技术中污染物产生在镍/金混杂的镀层表面来说，本发明中即使有污染物，也是产生在金的第二镀层31、32和凸块90上，清洗起来比较方便。因此，本发明能够有效解决铜线键接时的NSOP第一焊点问题，保证半导体器件的产品质量。
[0032]另外，根据实际的应用需要，进行相关的前期工艺制程，使得在一些实施例中，芯片I是一个金属氧化物半导体晶体管(MOSFET)芯片，芯片I的底部电极是漏极，第一顶部电极是栅极，第二顶部电极是源极；而在另一些实施例中，芯片I的底部电极是源极，第一顶部电极是栅极，第二顶部电极是漏极，等等。
[0033]以下请配合参见图5所示的流程图，及图6~图10所示各步骤下的结构示意图，介绍上述半导体器件的制作方法。
[0034]参见图6所示，在步骤201中，经过前期的相关工艺，已经在一个晶圆100上形成了对应若干个芯片的半导体结构，包括:每个芯片中底部电极上的背面金属层13，第一顶部电极上依次形成的铝金属层11、镍的第一镀层21、金的第二镀层31，第二顶部电极上依次形成的铝金属层12、镍的第一镀层22、金的第二镀层32 ;还包括该晶圆100上，任意两个相邻的顶部电极(及上面的铝金属层及Ni/Au镀层)之间用于分隔绝缘的钝化层20，例如是形成在每个芯片的第一顶部电极和第二顶部电极之间，和任意一个芯片的顶部电极与相邻的另一个芯片的顶部电极之间。
[0035]例如，使用无氰化学镀的方式来形成镍的第一镀层21、22，和金的第二镀层31、32。优选的，使其中所述金的第二镀层31的厚度hi为1(T100 nm。
[0036]参见图7所示，在步骤202中，在所述晶圆100上对应每个芯片的表面，分别形成位于第一顶部电极第二镀层31上的金的凸块90。
[0037]例如，可以使用直径广2 mil的金线在第一镀层31上进行键接，来形成厚度h2在
0.5^5mil的所述凸块90，使得该凸块90的厚度h2大于其下方金的第二镀层31的厚度hi。
[0038]并且，不同于原先在>200°C的温度下进行金线键接的传统方法，在本发明中分别进行金线键接，以形成一个晶圆100上所有芯片的凸块90过程中，温度应当控制在<160°C的范围内，因而能够保证在这一个晶圆100上形成第一个芯片的凸块90开始，到历经约4小时后键接形成最后一个芯片的凸块90的过程中，位于下方的镍的第一镀层21、22不会扩散到金的第二镀层31、32及凸块90的表面上。
[0039]上述的步骤20广202都是在一个晶圆100上对应多个芯片进行的晶圆级处理。参见图疒图8所示，在步骤203中，从任意两个相邻芯片I之间的钝化层20处开始，对晶圆100进行切割，以形成各个独立的芯片I。后续步骤开始，就是对其中任意一个芯片I进行的芯片级处理。
[0040]参见图8所示，在步骤204中，引线框架设置引线框架载片台41和相互分隔开的第一、第二引线框架引脚42、43，将芯片I背面焊接在其中的引线框架载片台41上，即，在芯片I的背面金属层13与引线框架载片台41的表面之间形成第一焊锡层71。则芯片I的底部电极能够通过背面金属层13，与外部连接在引线框架载片台41上的其他器件实现电性连接。
[0041]参见图9所示，在步骤205中，在芯片I第二顶部电极的金的第二镀层32形成第三焊锡层73，使铜的金属片50 —端焊接在该第三焊锡层73上。还在第一引线框架引脚42上形成第二焊锡层72，使得铜的金属片50的另一端焊接在该第二焊锡层72上。则，芯片I的第二顶部电极，能够依次通过该电极上铝的金属层12、镍的第一镀层22、金的第二镀层32和铜的金属片50，与外部连接到第一引线框架引脚42的其他器件实现电性连接。在一个优选的实施方式中，铜的金属片50的厚度大于凸块90的厚度。
[0042]在步骤206中，在>300°C (如380°C )的高温下进行回流焊，确保芯片I与引线框架载片台41上固定连接，并且铜的金属片50两端与第二顶部电极的第二镀层32，和第一引线框架引脚42分别 固定连接。之后，对芯片I表面进行清洗，去除在回流焊过程中因助焊剂挥发而产生的污染物。
[0043]参见图10所示，在步骤207中，将芯片I第一顶部电极上金的凸块90与第二镀层31 一起作为缓冲层进行铜线键接，使得铜线60的一端固定连接在所述金的凸块90上，另一端固定连接在第二引线框架引脚43上。因此，芯片I的第一顶部电极，能够依次通过该电极上铝的金属层11、镍的第一镀层21、金的第二镀层31、金的凸块90和铜线50，与外部连接到第二引线框架引脚43的其他器件实现电性连接。
[0044]最后参见图3所示，在步骤208中，进行封装并切割，以形成一个独立的半导体器件。即，将芯片I及其电极上的金属层、若干镀层，若干引线框架引脚，金属片，凸块及铜线等，全部封装在一个塑封的外壳80内。
[0045]至此，完成对本发明所述半导体器件的制作。
[0046]本发明中在芯片I表面金的第二镀层31上键接金线形成凸块90，由于金线键接时的温度较低，保持在160°C以下，则下方镍的第一镀层21扩散较慢；当形成一个金的凸块90后，金的凸块90加上第二镀层31—起增加了缓冲层的厚度，则在焊接金属片和芯片时的高温回流焊过程中，能够进一步防止下方镍的第一镀层21扩散到上方金的第二镀层31及凸块90上，从而在铜线键接至凸块90上时，有效解决了 NSOP的第一焊点问题，从而保证铜线50连接的可靠性，确保半导体器件的产品质量。
[0047]另外，在芯片I的第一、第二顶部电极的铝金属层11、12上，除了形成上述实施例描述的Ni/Au镀层以外，在其他的实施例中也可以依次形成Ni/Pd的镀层，或依次形成Ni/Pd/Au的镀层，则使得本发明上述金的凸块90形成在最上方的镀层表面，也都能够有效阻止高温回流焊时下方的镍层扩散至其他镀层的表面或凸块90上。
[0048]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种半导体器件，其特征在于，包含: 一个安装在一个引线框架载片台(41)上的芯片(1)，该芯片(1)的正面设有相互隔开的第一顶部电极和第二顶部电极，每个所述的第一和第二顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层； 在所述第二顶部电极的第二镀层(32)上焊接有铜的金属片(50)，所述金属片(50)的一端焊接在所述第二顶部电极的第二镀层(32)上，所述金属片(50)的另一端焊接在一个第一引线框架引脚(42)上，所述第二顶部电极通过该金属片(50)与外部器件电性连接； 在所述第一顶部电极的第二镀层(31)上形成有金的凸块(90)，在所述凸块(90)上键接有铜线(60)，所述铜线(60)的一端键接在所述凸块(90)上，另一端连接在一个第二引线框架引脚(43 )上，所述第一顶部电极通过该铜线(60 )与外部器件电性连接； 其中所述金的凸块(90)的厚度，大于所述第二镀层的厚度且小于所述金属片(50)的厚度。
2.如权利要求1所述的半导体器件，其特征在于，在所述芯片(1)的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层或钯层。
3.如权利要求1所述的半导体器件，其特征在于，在所述芯片(1)的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层，还在第一镀层和第二镀层之间设有钯的中间镀层。
4.如权利要求1所述的半导体器件，其特征在于，所述第一顶部电极和第二顶部电极上还分别形成有铝的金属层(11、12)，所述第一顶部电极和第二顶部电极的第一镀层(21、22)分别形成在所述铝的金属层(11、12)上。
5.如权利要求4所述的半导体器件，其特征在于，所述芯片(1)的正面形成有钝化层(20)，所述钝化层(20)填充在所述第一顶部电极的金属层(11)、第一镀层(21)、第二镀层(31)，与所述第二顶部电极的金属层(12)、第一镀层(22)、第二镀层(32)之间，对所述第一顶部电极和第二底部电极进行绝缘分隔。
6.如权利要求1所述的半导体器件，其特征在于，所述芯片(1)的背面还设有底部电极，在所述底部电极上形成有背面金属层(13);所述芯片(1)的背面金属层(13)，焊接在一个引线框架载片台(41)表面形成的第一焊锡层(71)上。
7.一种半导体器件的制作方法，其特征在于，包含以下步骤: 步骤201，在一个晶圆(100)上形成与若干个芯片(1)相对应的半导体结构，其中在每个芯片(1)的正面形成相互隔开的若干个顶部电极，并且在每个顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；其中一些顶部电极为第一顶部电极，另一些为第二顶部电极； 步骤202，在所述晶圆(100)上形成若干个金的凸块(90)，每个所述凸块(90)对应设置于每个芯片(1)的第一顶部电极的第二镀层(31)上； 步骤203，切割所述晶圆(100)，形成各个独立的芯片(1); 步骤204，对于任意一个所述芯片(1)来说，将该芯片(1)的背面焊接在一个引线框架载片台(41)上； 步骤205，将铜的金属片(50)焊接在所述芯片(1)的第二顶部电极的第二镀层(32)上；步骤206，进行回流焊，从而将所述芯片(I)与引线框架载片台(41)的连接固化，并将所述金属片(50)与芯片(I)的连接固化；之后对所述芯片(I)表面进行清洗； 步骤207，将铜线(60)键接在所述芯片(I)的第一顶部电极的凸块(90)上； 步骤208，进行封装并切割，以形成各个独立的半导体器件。
8.如权利要求7所述半导体器件的制作方法，其特征在于，步骤201中，还在所述晶圆(100)正面形成若干钝化层(20)，将两个相邻的顶部电极的第一镀层、第二镀层进行绝缘分隔; 被钝化层(20)分隔的两个顶部电极分别属于该晶圆(100)上的两个相邻的芯片(I)；则在步骤203中，从相邻芯片(I)之间的钝化层(20)位置进行切割，以分离各个芯片(I)。
9.如权利要求7所述半导体器件的制作方法，其特征在于，步骤201中，使用无氰化学镀工艺，在第一顶部电极上形成厚度为1(T100 nm的所述第二镀层(31)。
10.如权利要求9所述半导体器件的制作方法，其特征在于，步骤202中，用直径为1~2πι?1的金线进行键接，形成厚度为0.5^5mil的所述凸块(90)，以使所述凸块(90)的厚度大于所述第一顶部电极的第二镀层(31)的厚度。
11.如权利要求7或9所述半导体器件的制作方法，其特征在于，步骤202中，进行金线键接以形成所述芯片(I)的凸块(90)的过程中，保持温度<160°C。
12.如权利要求13 所述半导体器件的制作方法，其特征在于，步骤205中，在所述第二顶部电极的第二镀层(32 )上形成有第三焊锡层(73)，使所述金属片(50)的一端焊接在所述第三焊锡层(73)上；所述金属片(50)的另一端焊接在一个第一引线框架引脚(42)表面形成的第二焊锡层(72)上。
13.如权利要求13所述半导体器件的制作方法，其特征在于，步骤206中，回流焊过程中的温度>300°C。
14.如权利要求13所述半导体器件的制作方法，其特征在于， 步骤207中，将铜线(60)的一端连接在所述芯片(I)的凸块(90)上，另一端固定连接在一个第二引线框架引脚(43)上。
【文档编号】H01L21/60GK103811446SQ201210459713
【公开日】2014年5月21日 申请日期:2012年11月15日 优先权日:2012年11月15日
【发明者】潘华, 何约瑟, 鲁军, 鲁明朕, 牛志强, 哈姆扎·依玛兹 申请人:万国半导体(开曼)股份有限公司