发光二极管结构及其制造方法
【专利摘要】本发明公开一种发光二极管结构及其制造方法。此发光二极管结构包含绝缘基板、数个发光二极管芯片以及数个内连线层。每一发光二极管芯片包含依序堆叠在绝缘基板的表面上的外延层以及介电层。每一发光二极管芯片设有第一电性接触孔与第二电性接触孔贯穿介电层，以及第一隔离沟槽位于外延层中且介于发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中，以电连接这些发光二极管芯片。
【专利说明】发光二极管结构及其制造方法
【技术领域】
[0001]本发明涉及一种发光结构，且特别是涉及一种发光二极管(LED)结构及其制造方法。
【背景技术】
[0002]请参照图1，其绘示一种传统串联的发光二极管结构的局部剖视图。传统的串联发光二极管结构100包含设置在绝缘基板102的表面104上的数个串联的发光二极管芯片，例如发光二极管芯片106a与106b。相邻的二发光二极管芯片106a与106b之间以隔尚沟槽122隔开。每个发光二极管芯片106a与106b包含依序堆叠在绝缘基板102的表面上的未掺杂半导体层108、第一电性半导体层110、有源层112、第二电性半导体层114与透明导电层116。
[0003]每个发光二极管芯片106a与106b具有平台结构128与第一电性半导体层110的暴露部分130。发光二极管芯片106a的第一电性电极垫118a与第二电性电极垫120a分别设于第一电性半导体层110的暴露部分130与平台结构128上。同样地,发光二极管芯片106b的第一电性电极垫118b与第二电性电极垫120b分别设于第一电性半导体层110的暴露部分130与平台结构128上。
[0004]在发光二极管结构100中，绝缘层124覆盖在隔离沟槽122内，且延伸于隔离沟槽122的开口外侧的发光二极管芯片106a的第一电性半导体层110、与发光二极管芯片106b的透明导电层116上，以电性隔离相邻的二发光二极管芯片106a与106b。而为了串联相邻的两个发光二极管芯片106a与106b,发光二极管结构100具有内连线层(interconnectionlayer) 126。内连线层126自发光二极管芯片106a的第一电性电极垫118a上,经由第一电性半导体层110的暴露部分130上、与隔离沟槽122内的绝缘层124，而延伸至相邻发光二极管芯片106b上的绝缘层124与第二电性电极垫120b上，以电性串联相邻的发光二极管芯片106a与106b。
[0005]一般而言，由于此种串联式的发光二极管结构100利用较高的电压来加以驱动，因此驱动电路具有较高的效率。其次，相较于多个独立的发光二极管芯片，串联式的发光二极管结构100的接合垫面积小，因此发光二极管结构100具有较大的出光面积。另外，由于串联式的发光二极管结构100的电流可分散流动于每个小发光二极管芯片，因此电流分布较单一个大面积的发光二极管芯片均匀，故串联式的发光二极管结构100的发光效率较佳。
[0006]然而，由于这种传统的串联式发光二极管结构100的隔离沟槽122的底部需向下延伸至绝缘基板102的表面104。因此，隔离沟槽122的深宽比过高，导致绝缘层124的材料不易填入，而容易产生沉积不连续的情形，使得绝缘层124中易有破孔生成。故，后续沉积导电的内连线层126时，内连线层126的导电材料可能会填入绝缘层124的破孔中，而造成短路现象。
[0007]在串联式发光二极管结构100中，只要有其中一个发光二极管芯片106a或106b有短路现象，整个串联的发光二极管结构100就无法运转。因此，串联式发光二极管结构100的生产良率不佳。
[0008]此外，隔离沟槽122的深宽比过高也容易使内连线层126的沉积不连续，如此一来将造成内连线层126断线。在串联式发光二极管结构100中，只要有其中一个发光二极管芯片106a或106b有断线现象，整个串联的发光二极管结构100同样无法运转。因此，串联式发光二极管结构100的生产良率不佳。
[0009]另外，对于单一发光二极管芯片，欲检测其是否有短路现象时，可通过对此发光二极管芯片施加逆向电压，再量测是否有逆向漏电流的方式来进行检测。然而，由于串联式发光二极管结构100由多个发光二极管芯片106a与106b等互相串联而成，因此只要其中一个发光二极管芯片106a或106b有短路现象、或者其中一个发光二极管芯片106a或106b的内连线层126断线，整个串联的发光二极管结构100便无法量测到逆向漏电流。故，串联式发光二极管结构100若具有短路缺陷将无法经由量测的方式来加以确认。
【发明内容】
[0010]因此，本发明的一的目的在于提供一种发光二极管结构及其制造方法，其内连线层直接从相邻发光二极管芯片之一者上方的介电层中的接触孔经由介电层上方延伸至另一者上方的介电层中的接触孔。故，导电材料可不需要填充在相邻二发光二极管芯片之间的隔离沟槽中，因而可解决内连线层断线的问题。
[0011]本发明的另一目的在于提供一种发光二极管结构及其制造方法，其相邻二发光二极管芯片之间的隔离沟槽中仅填充绝缘层而无导电材料。因此，纵使隔离沟槽内的绝缘层沉积不连续，在隔离沟槽内无导电材料的情况下，发光区域中也不会有短路的问题产生。
[0012]本发明的又一目的在于提供一种发光二极管结构及其制造方法，其可有效解决短路与断线的问题，因此可大幅提升串联发光二极管结构的生产良率，进而可降低制作成本。
[0013]本发明的再一目的在于提供一种发光二极管结构及其制造方法，其可有效解决短路与断线的问题，因此可无需仰赖逆向漏电流的检测手段。
[0014]根据本发明的上述目的，提出一种发光二极管结构。此发光二极管结构包含一绝缘基板、多个发光二极管芯片以及多个内连线层。每一发光二极管芯片包含依序堆叠在绝缘基板的一表面上的一外延层以及一介电层。每一发光二极管芯片设有一第一电性接触孔与一第二电性接触孔贯穿介电层；以及一第一隔离沟槽位于外延层中，且介于发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中，以电连接这些发光二极管芯片。
[0015]依据本发明的一实施例，上述每一外延层包含依序堆叠在绝缘基板的表面的一未掺杂半导体层、一第一电性半导体层、一有源层以及一第二电性半导体层，第一电性半导体层的电性不同于第二电性半导体层。
[0016]依据本发明的另一实施例，上述每一发光二极管芯片还包含一透明导电层介于介电层与外延层之间；第一电性接触孔的一底部暴露出第一电性半导体层；以及第二电性接触孔的一底部暴露出透明导电层。
[0017]依据本发明的又一实施例，上述每一发光二极管芯片还包含至少一电流阻障层介于第二电性接触孔的底部与外延层之间。
[0018]依据本发明的再一实施例，在上述每一发光二极管芯片中，外延层具有一凹槽，此凹槽的一底部暴露出第一电性半导体层，第一电性接触孔暴露出凹槽的底部的一部分，且介电层覆盖在凹槽的一侧壁上。
[0019]依据本发明的再一实施例，上述每一发光二极管芯片还包含一绝缘层，此绝缘层填入第一隔离沟槽中，以封住第一隔离沟槽的一开口。
[0020]依据本发明的再一实施例，上述每一发光二极管芯片还包含至少一绝缘衬层覆盖在第一电性接触孔的一侧壁上。
[0021]根据本发明的上述目的，另提出一种发光二极管结构的制造方法，其包含下列步骤。提供一绝缘基板。形成一外延结构于绝缘基板的一表面上。形成多个第一隔离沟槽与多个第二隔离沟槽于外延结构中，以定义出多个发光二极管芯片的多个外延层。其中，前述的第一隔离沟槽分别与第二隔离沟槽邻接。形成多个介电层分别覆盖在外延层上。在每一发光二极管芯片中形成一第一电性接触孔与一第二电性接触孔贯穿介电层。其中，每一发光二极管芯片中的第一隔离沟槽介于发光二极管芯片的第二电性接触孔与相邻的发光二极管芯片的第一电性接触孔之间。形成多个内连线层。其中，每一内连线层由每一发光二极管芯片的第二电性接触孔中经由第一隔离沟槽上方而延伸至相邻的发光二极管芯片的第一电性接触孔中，以电连接这些发光二极管芯片。
[0022]依据本发明的一实施例，上述每一外延层包含依序堆叠在绝缘基板的表面的一未掺杂半导体层、一第一电性半导体层、一有源层以及一第二电性半导体层，第一电性半导体层的电性不同于第二电性半导体层。
[0023]依据本发明的另一实施例，于形成介电层的步骤前，上述发光二极管结构的制造方法还包含形成多个第一绝缘层与多个第二绝缘层分别填入第一隔离沟槽与第二隔离沟槽中。
[0024]依据本发明的又一实施例，形成第一绝缘层与第二绝缘层的步骤后，上述发光二极管结构的制造方法还包含:形成多个电流阻障层分别位于外延层与第二电性接触孔之间；以及形成多个透明导电层分别介于介电层与外延层之间。其中，在上述每一发光二极管芯片中，第一电性接触孔的一底部暴露出第一电性半导体层，且第二电性接触孔的一底部暴露出透明导电层。
[0025]依据本发明的再一实施例，在形成内连线层的步骤前，上述发光二极管结构的制造方法还包含形成多个绝缘衬层分别覆盖在第一电性接触孔的多个侧壁上。
[0026]依据本发明的再一实施例，在上述每一发光二极管芯片中形成第一电性接触孔的步骤包含:移除部分的第二电性半导体层、部分的有源层与部分的第一电性半导体层，以在外延层中形成一凹槽；使介电层填入凹槽中；以及移除部分的介电层，以形成第一电性接触孔而暴露出凹槽的一底部的一部分,其中介电层覆盖在凹槽的一侧壁上。
【专利附图】
【附图说明】
[0027]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0028]图1是一种传统串联的发光二极管结构的局部剖视图；[0029]图2是本发明的一实施方式的一种发光二极管结构的上视图；
[0030]图3A是沿着图2的AA’剖面线所获得的发光二极管结构的剖视图；
[0031]图3B是本发明的另一实施方式的一种发光二极管结构的剖视图；
[0032]图4是沿着图2的BB’剖面线所获得的发光二极管结构的剖视图；
[0033]图5A至图5J是本发明的一实施方式的一种发光二极管结构的制作工艺剖视图；
[0034]图6A至图6D是本发明的另一实施方式的一种发光二极管结构的制作工艺剖视图。
[0035]主要元件符号说明
[0036]100:发光二极管结构102:绝缘基板
[0037]104:表面106a:发光二极管芯片
[0038]106b:发光二极管芯片108:未掺杂半导体层
[0039]110:第一电性半导体层112:有源层
[0040]114:第二电性半导体层116:透明导电层
[0041]118a:第一电性电极垫118b:第一电性电极垫
[0042]120a:第二电性电极垫120b:第二电性电极垫
[0043]122:隔离沟槽124:绝缘层
[0044]126:内连线层128:平台结构
[0045]130:暴露部分200:发光二极管结构
[0046]200a:发光二极管结构202:绝缘基板
[0047]204:表面206:未掺杂半导体层
[0048]208:第一电性半导体层210:有源层
[0049]212:第二电性半导体层214:外延层
[0050]214a:外延结构216:隔离沟槽
[0051]218:绝缘层220:孔洞
[0052]222:电流阻障层224:透明导电层
[0053]226:内连线层228:发光二极管芯片
[0054]228a:发光二极管芯片230:介电层
[0055]230a:介电层232:发光区域
[0056]234:第一电性接触孔236:第二电性电极垫
[0057]238:第一电性电极垫240:隔离沟槽
[0058]242:绝缘层244:第二电性接触孔
[0059]246:底部248:开口
[0060]250:开口252:蚀刻停止层
[0061]254:硬掩模层256:光致抗蚀剂层
[0062]258:图案结构262:绝缘衬层
[0063]260:底部264:绝缘衬层
[0064]266:上表面268:底部
[0065]270:接触插塞 272:接触插塞
[0066]274:底部276:凹槽[0067]278:底部280:光致抗蚀剂层
[0068]282:光致抗蚀剂层α..夹角
[0069]Θ:夹角【具体实施方式】
[0070]请参照图2、图3Α与图4，其中图2是绘示依照本发明的一实施方式的一种发光二极管结构的上视图，图3Α是绘示沿着图2的ΑΑ’剖面线所获得的发光二极管结构的剖视图，图4是绘示沿着图2的ΒΒ’剖面线所获得的发光二极管结构的剖视图。在本实施方式中，发光二极管结构200可为高压发光二极管(High Voltage LED ；HV LED)。
[0071]发光二极管结构200是由数个发光二极管芯片228相互串联而成。在图2所示的实施例中，发光二极管结构200是由12个以阵列方式排列的发光二极管芯片228所串接而成。每个发光二极管芯片228的周围均设有隔离沟槽216与240，以电性隔离这些发光二极管芯片228。此外，相邻的二发光二极管芯片228之间则通过导电的内连线层226来电连接，以将所有的发光二极管芯片228予以串联。
[0072]在一实施例中，请一并参照图2与图3A，发光二极管结构200主要包含绝缘基板202、数个发光二极管芯片228、以及数个内连线层226。绝缘基板202的材料可例如为蓝宝石。在一些例子中，绝缘基板202可为一图案化蓝宝石基板(Pattern Sapphire Substrate ；PSS)。在此绝缘基板202的表面204上，形成有多个图案结构258。通过这些图案结构258的设置，可提升发光二极管芯片228的光取出效率。
[0073]发光二极管芯片228设置在绝缘基板202的表面204上。每个发光二极管芯片228包含外延层214与介电层230。在每个发光二极管芯片228中，外延层214设置在绝缘基板202的表面204上，而介电层230则叠设在外延层214上。在此实施例中，外延层214包含依序成长堆叠在绝缘基板202的表面204上的未掺杂半导体层206、第一电性半导体层208、有源层210与第二电性半导体层212。在本发明中，第一电性与第二电性为不同的电性。例如，第一电性与第二电性的其中一者为η型，另一者则为P型。在另一实施例中，外延层214也可没有包含未掺杂半导体层206。
[0074]有源层210可例如为多组相互交替堆叠的量子井层(quantum well layer)和阻障层(barrier layer)所组成的多重量子井(Multiple Quantum Well ；MQff)结构。在一例子中，未掺杂半导体层206、第一电性半导体层208、有源层210与第二电性半导体层212的材料可例如为氮化镓系列材料。介电层230又可称为层间介电(Interlayer Dielectric ；ILD)层。介电层230的材料为绝缘材料，例如二氧化硅与氮化硅(SiNx)等。
[0075]每个发光二极管芯片228还可选择性地包含透明导电层224。透明导电层224的材料可例如为氧化铟锡(ITO)。透明导电层224可覆盖在外延层214上。通过此透明导电层224的设置，可将输入发光二极管芯片228的电流有效扩散，而可避免电流拥挤效应。
[0076]每个发光二极管芯片228具有第一电性接触孔234与第二电性接触孔244。第一电性接触孔234与第二电性接触孔244均贯穿介电层230。第一电性接触孔234从介电层230的上表面266延伸至外延层214的第一电性半导体层208。亦即，第一电性接触孔234的底部246暴露出部分的第一电性半导体层208。
[0077]另一方面，在发光二极管芯片228无透明导电层的实施例中，第二电性接触孔244从介电层230的上表面266延伸至外延层214的第二电性半导体层212。亦即，第二电性接触孔244的底部260暴露出部分的第二电性半导体层212。而在发光二极管芯片228具有透明导电层224的实施例中，如图3A所示，第二电性接触孔244从介电层230的上表面266仅延伸至透明导电层224。也就是说，第二电性接触孔244的底部260暴露出部分的透明导电层224。
[0078]请再次参照图3A，在每个发光二极管芯片228中，隔离沟槽216设置在外延层214中，且介于此发光二极管芯片228的第二电性接触孔244与相邻的发光二极管芯片228的第一电性接触孔234之间。在一实施例中，隔离沟槽216自外延层214的第二电性半导体层212朝未掺杂半导体层206延伸。因此，隔离沟槽216的底部268位于未掺杂半导体层206中。在图3A所示的实施例中，隔离沟槽216的底部268也可直接延伸至绝缘基板202的表面204，而暴露出绝缘基板202的表面204。在外延层214没有包含未掺杂半导体层206的实施例中，隔离沟槽216自第二电性半导体层212朝绝缘基板202的表面204延伸。因而，此时隔离沟槽216的底部268暴露出绝缘基板202的表面204的一部分。如图3A所示，隔离沟槽216暴露出绝缘基板202的表面204上的图案结构258。
[0079]在一些实施例中，每个发光二极管芯片228还可包含绝缘层218。绝缘层218填入隔离沟槽216中，并覆盖绝缘基板202的图案结构258，且较佳是封住隔离沟槽216的开口248。绝缘层218可完全填满隔离沟槽216。但在一实施例中，如图3A所示,绝缘层218也可不填满隔离沟槽216，而在隔离沟槽216中形成孔洞220。
[0080]在一实施例中，如图3A所示，隔离沟槽216的剖面形状为倒梯形，以利绝缘层218沉积于隔离沟槽216中。在一示范例子中，隔离沟槽216与绝缘基板202的表面204之间的夹角Θ可例如为从30°至90°。然而，在另一实施例中，隔离沟槽216的剖面形状也可为矩形。此外，绝缘层218的材料可例如为二氧化硅或氮化硅(SiNx)。
[0081]在图3A所示的实施例中，为了使发光二极管芯片228可以正常操作，每个发光二极管芯片228还包含绝缘衬层262。绝缘衬层262覆盖在第一电性接触孔234的侧壁上，以电性隔离后续填入第一电性接触孔234的内连线层226、和第一电性接触孔234的侧壁所暴露出的透明导电层224、第二电性半导体层212、有源层210与第一电性半导体层208。由此，可避免第一电性接触孔234内的电流流经电阻值较小的透明导电层224而到达第二电性接触孔244，进而造成短路而无法发光。也就是说，通过绝缘衬层262的设置，可避免同一发光二极管芯片228或相邻的发光二极管芯片228的第一电性半导体层208与第二电性半导体层212通过透明导电层224而直接导通。
[0082]每个发光二极管芯片228还可包含绝缘衬层264。此绝缘衬层264覆盖在第二电性接触孔244的侧壁上，以提高发光二极管芯片228的电性可靠度。然，在一实施例中，发光二极管芯片228可仅包含绝缘衬层262，而无需设置绝缘衬层264。绝缘衬层262与264的材料可例如为二氧化硅或氮化硅(SiNx)。
[0083]在另一实施方式中，发光二极管结构也可不包含绝缘衬层。请先参照图3B，其是绘不依照本发明的另一实施方式的一种发光二极管结构的剖视图。在本实施方式中，发光二极管结构200a的架构大致上与上述实施方式的发光二极管结构200的架构相同，二者的差异在于发光二极管结构200a的发光二极管芯片228a的第一电性接触孔234与第二电性接触孔244内并未设有绝缘衬层。[0084]在发光二极管结构200a中，每个发光二极管芯片228a的外延层214设有凹槽276。此凹槽276自外延层214的第二电性半导体层212朝第一电性半导体层208延伸。凹槽276的底部278位于第一电性半导体层208中，亦即凹槽276的底部278暴露出第一电性半导体层208。第一电性接触孔234与凹槽276相接。而且，如图3B所示，介电层230a的一部分覆盖在凹槽276的侧壁上，且第一电性接触孔234的底部246暴露出凹槽276的底部278的一部分。
[0085]通过设计使介电层230a延伸覆盖在外延层214的凹槽276的侧壁上，发光二极管结构200a无需另外设置绝缘衬层于第一电性接触孔234的侧壁上，即可达到使内连线层226与凹槽276的侧壁所暴露出的外延层214和透明导电层224电性绝缘的效果。
[0086]请再次参照图3A，在发光二极管结构200中，内连线层226分别连接相邻的发光二极管芯片228，以电性串联这些发光二极管芯片228。内连线层226分别对应填入一发光二极管芯片228的第二电性接触孔244中，并经由隔离沟槽216上方的介电层230的上表面266，而延伸至相邻的发光二极管芯片228的第一电性接触孔234，且填入此第一电性接触孔234中。其中，内连线层226填入第一电性接触孔234与第二电性接触孔244中的部分也可分别称为接触插塞(contact plug)270与272。内连线层226可经由与一发光二极管芯片228的第二电性接触孔244所暴露出的透明导电层224或第二电性半导体层212、以及相邻的发光二极管芯片228的第一电性接触孔234所暴露出的第一电性半导体层208接合的方式，而电连接相邻的此二发光二极管芯片228。
[0087]在每一内连线层226中，位于二接触插塞270与272的上方、且位于介电层230的上表面266上的部分，则相当于一发光二极管芯片228的第二电性电极和相邻的发光二极管芯片228的第一电性电极。内连线层226的材料为导电材料,可例如为金属。在一实施例中，内连线层226可为依序堆叠的铬层、钼层与金层所构成的铬/钼/金(Cr/Pt/Au)堆叠结构。
[0088]在一实施例中，每个发光二极管芯片228也可选择性地包含电流阻障层222。如图3A所示，在每个发光二极管芯片228中，电流阻障层222设于部分的外延层214上，且位于第二电性接触孔244的底部260的下方。也就是说，电流阻障层222介于第二电性接触孔244的底部260与外延层214之间。而且，透明导电层224覆盖住电流阻障层222。
[0089]通过电流阻障层222的设置，可避免大量电流经由内连线层226的接触插塞272而直接向下灌注至发光二极管芯片228中而造成电流拥塞情形，进而可强迫电流经由透明导电层224而流至发光区域232中。由此，可大幅增进发光二极管芯片228的发光效率。在一实施例中，电流阻障层222较佳是大于接触插塞272的底部的面积，亦即垫流阻障层222的范围较佳是涵盖接触插塞272的整个底部，以获得更佳的电流阻障效果。
[0090]在另一实施例中，绝缘层218可仅填入隔离沟槽216的一部分深度，而无需使绝缘层218的上表面与外延层214等高。而在此实施例中，电流阻障层222可从第二电性接触孔244的底部260的下方延伸至邻近的绝缘沟槽216的开口 248，并使电流阻障层222覆盖住绝缘沟槽216的开口 248。通过电流阻障层222的设置，可进一步增加绝缘效果，以避免透明导电层224覆盖到外延层214而造成短路。
[0091]请一并参照图2与图4，在每个发光二极管芯片228中，另一隔离沟槽240设于发光区域232外侧的外延层214中，且与隔离沟槽216邻接。如图2所示，隔离沟槽240可电性隔离相邻两行的发光二极管芯片228。因此，不同于隔离沟槽216，隔离沟槽240上方并未覆盖有透明导电层或内连线层等导电材料，如图4所示。
[0092]隔离沟槽240自外延层214的第二电性半导体层212延伸至未掺杂半导体层206。在一实施例中，隔离沟槽240的底部274可位于未掺杂半导体层206中。在图4所示的实施例中，隔离沟槽240的底部274直接延伸至绝缘基板202的表面204，而暴露出绝缘基板202的部分表面204。在外延层214并未包含未掺杂半导体层206的实施例中，隔离沟槽240自第二电性半导体层212朝绝缘基板202的表面204延伸，且隔离沟槽240的底部274暴露出绝缘基板202的表面204的一部分。
[0093]在一些实施例中，每个发光二极管芯片228还可包另一绝缘层242。绝缘层242填入隔离沟槽240中，且较佳是封住隔离沟槽240的开口 250。绝缘层242可完全填满隔离沟槽240。但在另一实施例中，绝缘层242也可不填满隔离沟槽240。在一实施例中，如图4所示，隔离沟槽240剖面形状可呈倒梯形，以利绝缘层242沉积于隔离沟槽240中。在一示范例子中，隔离沟槽240与绝缘基板202的表面204之间的夹角α可例如为从30°至90°。然而，在另一实施例中，隔离沟槽240的剖面形状也可为矩形。绝缘层242的材料可例如为二氧化硅或氮化硅(SiNx)。在一实施例中，每个发光二极管芯片228也可选择性地包含电流阻障层(图中未绘示)。电流阻障层位于隔离沟槽240的上方，且覆盖住隔离沟槽240内的绝缘层242、与隔离沟槽240的开口 250外围的第二电性半导体层212上。
[0094]请再次参照图2，发光二极管结构200的前端与后端可分别设置第二电性电极垫236与第一电性电极垫238。第一电性电极垫238与第二电性电极垫236的材料为导电材料，例如金属。在一实施例中，第一电性电极垫238与第二电性电极垫236均可为依序堆叠的铬层、钼层与金层所构成的铬/钼/金堆叠结构。
[0095]请参照图5Α至图5J，其是绘示依照本发明的一实施方式的一种发光二极管结构的制作工艺剖视图。在此实施方式中，制造发光二极管结构200时，先提供绝缘基板202，例如蓝宝石基板。在一实施例中，绝缘基板202可为一图案化蓝宝石基板，而其表面204上设有多个图案结构，其中这些图案结构可布设在整个表面204上。
[0096]接着，利用外延成长方式，例如有机金属化学气相沉积(MOCVD)方式，依序在绝缘基板202的表面204上形成未掺杂半导体层206、第一电性半导体层208、有源层210与第二电性半导体层212。未掺杂半导体层206、第一电性半导体层208、有源层210与第二电性半导体层212依序堆叠而构成外延结构214a。在另一实施例中，外延结构214a也可不包含未掺杂半导体层206。
[0097]接下来,利用例如沉积方式,形成蚀刻停止层(etching stop layer) 252覆盖在第二电性半导体层212上。蚀刻停止层252的材料可例如为氮化硅(SiNx)。如图5B所示，再利用例如沉积方式，形成硬掩模层(hard mask layer) 254覆盖在蚀刻停止层252上。硬掩模层254的材料可例如为镍或二氧化硅。蚀刻停止层252可作为定义硬掩模层254的图案时的蚀刻终点。
[0098]接着，先利用例如涂布方式，形成光致抗蚀剂层256覆盖在硬掩模层254上。再利用例如光刻制作工艺，对光致抗蚀剂层256进行图案定义。定义光致抗蚀剂层256时，移除部分的光致抗蚀剂层256，而暴露出部分的硬掩模层254，以在光致抗蚀剂层256中定义出隔离沟槽216的预设位置与形状。然后，利用例如蚀刻方式，且以图案化后的光致抗蚀剂层256为蚀刻掩模，并以蚀刻停止层252为蚀刻终点，来移除硬掩模层254的暴露部分。由此，可将光致抗蚀剂层256中的图案转移至硬掩模层254中。因而，可将原先定义在光致抗蚀剂层256中的隔离沟槽216的预设位置与形状，转移至硬掩模层254，如图5C所示。
[0099]接着，利用例如感应耦合式等离子体蚀刻(ICP)方式，且以图案化的光致抗蚀剂层256与硬掩模层254为蚀刻掩模,来蚀刻外延结构214a,以移除部分的第二电性半导体层212、部分的有源层210、部分的第一电性半导体层208与部分的未掺杂半导体层206。由此，如图4与图5C所示，可将硬掩模层254中的图案进一步转移至外延结构214a中，而在外延结构214a中形成隔离沟槽216与240。如图2与图所示，隔离沟槽216分别与隔离沟槽240邻接，且隔离沟槽216与240将外延结构214a定义成数个发光二极管芯片228的外延层214。其中，每个发光二极管芯片228包含一隔离沟槽216，而一隔离沟槽240可隔设在相邻两行的发光二极管芯片228之间。
[0100]在一实施例中，如图4与图所示，隔离沟槽216的底部268与隔离沟槽240的底部274均暴露出绝缘基板202的表面204的一部分。在另一实施例中，隔离沟槽216的底部268与隔离沟槽240的底部274可位于未掺杂半导体层206中。在外延层214并未包含未掺杂半导体层206的实施例中，隔离沟槽216与240自第二电性半导体层212朝绝缘基板202的表面204延伸，且隔离沟槽216与240均暴露出绝缘基板202的表面204的一部分。
[0101]在一实施例中，形成隔离沟槽216与240后，可移除残留的光致抗蚀剂层256与硬掩模层254，而暴露出蚀刻停止层252，形成如图所示的结构。在另一实施例中，可在光致抗蚀剂层256与硬掩模层254移除后，再形成蚀刻停止层252覆盖在第二电性半导体层212 上。
[0102]接下来，可根据产品需求，而利用例如等离子体辅助化学沉积(PECVD)方式，选择性地形成绝缘材料覆盖在蚀刻停止层252上，并填入隔离沟槽216与240中。绝缘材料可例如为二氧化硅或氮化硅(SiNx)。在一实施例中，接着可利用例如回蚀刻(etch back)方式，并以蚀刻停止层252为蚀刻终点，来移除蚀刻停止层252上的绝缘材料，用于分别在隔离沟槽216与240中填入绝缘层218与242，如图5E与图4所示。在另一些实施例中，也可利用例如化学机械研磨(CMP)方式，来移除蚀刻停止层252上多余的绝缘材料。此时，蚀刻停止层252作为研磨终点。
[0103]绝缘层218与242较佳是分别封住隔离沟槽216的开口 248与隔离沟槽240的开口 250。在一实施例中，绝缘材料可完全填满隔离沟槽216与240。在另一实施例中，如图5E所示，绝缘材料也可能没有填满隔离沟槽216与240，而在隔离沟槽216与240中形成孔洞 220。
[0104]完成绝缘层218与242后，即可移除蚀刻停止层252，而暴露出第二电性半导体层212。在一实施例中，接着可直接形成介电层230。然，在另一实施例中，可利用例如沉积方式，选择性地先形成电流阻障材料覆盖在第二电性半导体层212上。再利用例如光刻与蚀刻方式，移除第二电性半导体层212上的电流阻障材料的一部分，用于在第二电性半导体层212的预设区域上形成数个电流阻障层222，如图5F。电流阻障层222的材料可例如为二氧化硅。
[0105]如图5F所示，在设置有电流阻障层222的实施例中，接着可利用例如蒸镀或溅镀方式，形成透明导电层224覆盖在电流阻障层222、第二电性半导体层212以及绝缘层218上。透明导电层224的材料可例如为氧化铟锡。
[0106]接着，形成介电材料层覆盖在透明导电层224上。介电材料为绝缘材料，例如二氧化硅与氮化硅(SiNx)等。在一实施例中，可利用例如等离子体辅助化学沉积方式来形成介电材料层，其中此介电材料层的厚度可约为2000A至3000A。在另一实施例中，可利用例如旋转涂布(spin coating)方式来形成介电材料层,其中此介电材料层的厚度可约为2 μ m M 3 μ m。
[0107]介电材料层形成后，可根据实际制作工艺需求，而选择性地利用例如化学机械研磨(CMP)的方式对此介电材料层进行平坦化处理，用于获得表面实质平坦的介电材料层。接着，如图5G所示，利用例如光刻与蚀刻方式，例如感应耦合式等离子体蚀刻方式，移除部分的介电材料层，而形成数个第一电性接触孔234的一部分与数个第二电性接触孔244，并形成数个介电层230。每个发光二极管芯片228包含一介电层230，且第一电性接触孔234的一部分与第二电性接触孔244贯穿介电层230。
[0108]接下来，形成光致抗蚀剂层280覆盖在介电层230上，并填入第一电性接触孔234与第二电性接触孔244中。再利用例如光刻制作工艺，对光致抗蚀剂层280进行图案定义。定义光致抗蚀剂层280时，移除第一电性接触孔234中的光致抗蚀剂层280，并暴露出第一电性接触孔234内的透明导电层224。然后，利用例如蚀刻方式，且以图案化后的光致抗蚀剂层280为蚀刻掩模，来移除透明导电层224的暴露部分及其下方的第二电性半导体层212、有源层210与部分的第一电性半导体层208，而完成第一电性接触孔234。如图5H所示，每个发光二极管芯片228的隔离沟槽216介于其第二电性接触孔244与相邻的发光二极管芯片228的第一电性接触孔234之间。
[0109]如图5H所示，在每个发光二极管芯片228中，第一电性接触孔234的底部246暴露出部分的第一电性半导体层208，且位于第一电性半导体层208中。第二电性接触孔244的底部260暴露出部分的透明导电层224。此外，电流阻障层222介于外延层214的第二电性半导体层212与第二电性接触孔244的底部260之间。而透明导电层224覆盖在电流阻障层222上，且介于外延层214的第二电性半导体层212与介电层230之间。在另一实施例中，发光二极管芯片228无透明导电层，而第二电性接触孔244的底部260暴露出部分的第二电性半导体层212。
[0110]接下来，可移除残留的光致抗蚀剂层280，而暴露出介电层230、第一电性接触孔234与第二电性接触孔244。再利用例如等离子体辅助化学沉积方式，形成绝缘材料层覆盖在介电层230、以及第一电性接触孔234的侧壁和底部246与第二电性接触孔244的侧壁和底部260上。绝缘材料层的材料可例如为二氧化硅或氮化硅(SiNx)。接着，可利用干蚀刻等非等向性蚀刻方式，去除介电层230的上表面266、第一电性接触孔234的底部246以及第二电性接触孔244的底部260上的绝缘材料层，而在第一电性接触孔234的侧壁与第二电性接触孔244的侧壁上分别形成绝缘衬层262与264，如图51所示。
[0111]接着，利用例如沉积方式，形成导电层覆盖在介电层230的上表面266上，并填入第一电性接触孔234与第二电性接触孔244中。再利用例如光刻与蚀刻方式，移除部分的金属层，而形成数个内连线层226、第一电性电极垫238与第二电性电极垫236,而完成串联式发光二极管结构200，如图5J所示。每个内连线层226填充在第一电性接触孔234与第二电性接触孔244中的部分也可分别称为接触插塞270与272。内连线层226、第一电性电极垫238与第二电性电极垫236的材料可例如为金属。在一实施例中，内连线层226、第一电性电极垫238与第二电性电极垫236可为依序堆叠的铬层、钼层与金层所构成的铬/钼
/金堆叠结构。
[0112]请再次参照图2，第一电性电极垫238与第二电性电极垫236分别设置在发光二极管结构200的后端与前端上。此外，内连线层226分别连接相邻的发光二极管芯片228，而电性串联这些发光二极管芯片228。如图5J所示，内连线层226从二相邻发光二极管芯片228中的一发光二极管芯片228的第一电性接触孔234中第一电性半导体层208的暴露部分，经由相邻的发光二极管芯片228的隔离沟槽216上方的介电层230的上表面266,而延伸并填入此相邻发光二极管芯片228的第二电性接触孔244中，而与相邻发光二极管芯片228的透明导电层224的暴露部分接触。因此，内连线层226可电连接相邻的二发光二极管芯片228。
[0113]请参照图6A至图6D，其是绘示依照本发明的另一实施方式的一种发光二极管结构的制作工艺剖视图。在本实施方式中，可先根据上述实施方式的制作工艺步骤，完成图6A所示的结构。其中，图6A所示的结构如同图5F所示的结构。
[0114]接着，先利用例如涂布方式，形成光致抗蚀剂层282覆盖在透明导电层224上。再利用例如光刻制作工艺，对光致抗蚀剂层282进行图案定义。定义光致抗蚀剂层282时，移除部分的光致抗蚀剂层282，而暴露出部分的透明导电层244，以在光致抗蚀剂层282中定义出凹槽276的预设位置与形状。然后，如图6B所示，利用例如蚀刻方式，且以图案化后的光致抗蚀剂层282为蚀刻掩模，来移除透明导电层224的暴露部分、及其下方的部分第二电性半导体层212、部分第有源层210与部分第一电性半导体层208，以在外延层214中形成凹槽276。凹槽276的底部278暴露出部分的第一电性半导体层208。
[0115]接着，移除残留的光致抗蚀剂层282而暴露出透明导电层224与凹槽276。再利用例如等离子体辅助化学沉积方式或旋转涂布方式，形成介电材料层覆盖在透明导电层224上，并填入凹槽276中。此介电材料为绝缘材料，例如二氧化硅与氮化硅(SiNx)等。介电材料层形成后，可根据实际制作工艺需求，而选择性地利用例如化学机械研磨的方式对此介电材料层进行平坦化处理，用于获得表面实质平坦的介电材料层。
[0116]接着，如图6C所示，利用例如光刻与蚀刻方式，例如感应耦合式等离子体蚀刻方式，移除部分的介电材料层，而形成数个第一电性接触孔234与数个第二电性接触孔244，并形成数个介电层230a。每个发光二极管芯片228a包含一介电层230a，且第一电性接触孔234与第二电性接触孔244贯穿介电层230a。如图6C所示，每个发光二极管芯片228a的隔离沟槽216介于其第二电性接触孔244与相邻的发光二极管芯片228a的第一电性接触孔234之间。
[0117]如图6C所不,在每个发光二极管芯片228a中，介电层230a的一部分覆盖在凹槽276的侧壁上，且第一电性接触孔234的底部246暴露出凹槽276的底部278的一部分。第二电性接触孔244的底部260暴露出部分的透明导电层224。在本实施方式中，由于介电层230a延伸覆盖在凹槽276的侧壁上，发光二极管结构200a无需另外设置绝缘衬层于第一电性接触孔234的侧壁上，即可使内连线层226与凹槽276的侧壁所暴露出的外延层214和透明导电层224电性绝缘。[0118]接着，利用例如沉积方式，形成导电层覆盖在介电层230a的上表面266上，并填入第一电性接触孔234与第二电性接触孔244中。再利用例如光刻与蚀刻方式，移除部分的金属层，而形成数个内连线层226、第一电性电极垫与第二电性电极垫(如图2所示的第一电性电极垫238与第二电性电极垫236)，而完成串联式发光二极管结构200a，如图6D所示。每个内连线层226填充在第一电性接触孔234与第二电性接触孔244中的部分也可分别称为接触插塞270与272。内连线层226、第一电性电极垫与第二电性电极垫的材料可例如为金属。在一实施例中，内连线层226、第一电性电极垫与第二电性电极垫可为依序堆叠的铬层、钼层与金层所构成的铬/钼/金堆叠结构。
[0119]如图6D所示，内连线层226从二相邻发光二极管芯片228a中的一发光二极管芯片228a的第一电性接触孔234中第一电性半导体层208的暴露部分，经由相邻的发光二极管芯片228a的隔离沟槽216上方的介电层230a的上表面266，而延伸并填入此相邻发光二极管芯片228a的第二电性接触孔244中，而与相邻发光二极管芯片228a的透明导电层224的暴露部分接触。因此，内连线层226可电连接相邻的二发光二极管芯片228a。
[0120]由上述的实施方式可知，本发明的一优点就是因为发光二极管结构的内连线层直接从相邻发光二极管芯片之一者上方的介电层中的接触孔经由介电层上方延伸至另一者上方的介电层中的接触孔。因此，导电材料可不需要填充在相邻二发光二极管芯片之间的隔离沟槽中，因而可解决内连线层断线的问题。
[0121]由上述的实施方式可知，本发明的另一优点就是因为发光二极管结构的相邻二发光二极管芯片之间的隔离沟槽中仅填充绝缘层而无导电材料。因此，纵使隔离沟槽内的绝缘层沉积不连续，在隔离沟槽内无导电材料的情况下，发光区域中也不会有短路的问题产生。
[0122]由上述的实施方式可知，本发明的又一优点为发光二极管结构的制造方法可有效解决短路与断线的问题，因此可大幅提升串联发光二极管结构的生产良率，进而可降低制作成本。
[0123]由上述的实施方式可知，本发明的再一优点为可有效解决短路与断线的问题，因此可无需仰赖逆向漏电流的检测手段。
[0124]虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何在此【技术领域】中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。
【权利要求】
1.一种发光二极管结构，包含: 绝缘基板； 多个发光二极管芯片，其中每一该些发光二极管芯片包含依序堆叠在该绝缘基板的一表面上的一外延层以及一介电层，且每一该些发光二极管芯片设有: 第一电性接触孔与第二电性接触孔，贯穿该介电层；以及 第一隔离沟槽，位于该外延层中，且介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间；以及 多个内连线层，其中每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中，以电连接该些发光二极管芯片。
2.如权利要求1所述的发光二极管结构，其中在每一该些发光二极管芯片中，该第一隔离沟槽的一底部暴露出该绝缘基板的该表面。
3.如权利要求1所述的发光二极管结构，其中每一该些外延层包含依序堆叠在该绝缘基板的该表面的未掺杂半导体层、第一电性半导体层、有源层以及第二电性半导体层，该第一电性半导体层的电性不同于该第二电性半导体层。
4.如权利要求3所述的发光二极管结构，其中在每一该些发光二极管芯片中，该第一隔离沟槽的一底部暴露出该未掺杂半导体层。
5.如权利要求3所述的发光二极管结构，其中 每一该些发光二极管芯片还包含透明导电层，介于该介电层与该外延层之间； 该第一电性接触孔的一底部暴露出该第一电性半导体层；以及 该第二电性接触孔的一底部暴露出该透明导电层。
6.如权利要求5所述的发光二极管结构,其中每一该些发光二极管芯片还包含至少一电流阻障层介于该第二电性接触孔的该底部与该外延层之间。
7.如权利要求3所述的发光二极管结构,其中在每一该些发光二极管芯片中，该外延层具有凹槽，该凹槽的一底部暴露出该第一电性半导体层，该第一电性接触孔暴露出该凹槽的该底部的一部分，且该介电层覆盖在该凹槽的一侧壁上。
8.如权利要求1所述的发光二极管结构，其中每一该些发光二极管芯片还包含绝缘层，该绝缘层填入该第一隔离沟槽中，以封住该第一隔离沟槽的一开口。
9.如权利要求1所述的发光二极管结构，其中每一该些发光二极管芯片还包含至少一绝缘衬层覆盖在该第一电性接触孔的一侧壁上。
10.一种发光二极管结构的制造方法，包含: 提供一绝缘基板； 形成一外延结构于该绝缘基板的一表面上； 形成多个第一隔离沟槽与多个第二隔离沟槽于该外延结构中，以定义出多个发光二极管芯片的多个外延层，其中该些第一隔离沟槽分别与该些第二隔离沟槽邻接； 形成多个介电层分别覆盖在该些外延层上； 在每一该些发光二极管芯片中形成一第一电性接触孔与一第二电性接触孔贯穿该介电层，其中每一该些发光二极管芯片中的该第一隔离沟槽介于该发光二极管芯片的该第二电性接触孔与相邻的该发光二极管芯片的该第一电性接触孔之间；以及形成多个内连线层，其中每一该些内连线层由每一该些发光二极管芯片的该第二电性接触孔中经由该第一隔离沟槽上方而延伸至相邻的该发光二极管芯片的该第一电性接触孔中，以电连接该些发光二极管芯片。
11.如权利要求10所述的发光二极管结构的制造方法，其中每一该些外延层包含依序堆叠在该绝缘基板的该表面的未掺杂半导体层、第一电性半导体层、有源层以及第二电性半导体层，该第一电性半导体层的电性不同于该第二电性半导体层。
12.如权利要求11所述的发光二极管结构的制造方法，在形成该些介电层的步骤前，还包含形成多个第一绝缘层与多个第二绝缘层分别填入该些第一隔离沟槽与该些第二隔离沟槽中。
13.如权利要求12所述的发光二极管结构的制造方法，其中形成该些第一绝缘层与该些第二绝缘层的步骤还包含: 形成一绝缘材料覆盖在该外延结构上，并填入该些第一隔离沟槽与该些第二隔离沟槽中；以及 进行一回蚀刻步骤，以移除部分的该绝缘材料。
14.如权利要求12所述的发光二极管结构的制造方法，形成该些第一绝缘层与该些第二绝缘层的步骤后，还包含: 形成多个电流阻障层分 别位于该些外延层与该些第二电性接触孔之间；以及 形成多个透明导电层分别介于该介电层与该外延层之间； 其中在每一该些发光二极管芯片中，该第一电性接触孔的一底部暴露出该第一电性半导体层，且该第二电性接触孔的一底部暴露出该透明导电层。
15.如权利要求11所述的发光二极管结构的制造方法，在形成该些内连线层的步骤前，还包含形成多个绝缘衬层分别覆盖在该些第一电性接触孔的多个侧壁上。
16.如权利要求11所述的发光二极管结构的制造方法，其中在每一该些发光二极管芯片中形成该第一电性接触孔的步骤包含: 移除部分的该第二电性半导体层、部分的该有源层与部分的该第一电性半导体层，以在该外延层中形成一凹槽； 使该介电层填入该凹槽中；以及 移除部分的该介电层，以形成该第一电性接触孔而暴露出该凹槽的一底部的一部分，其中该介电层覆盖在该凹槽的一侧壁上。
【文档编号】H01L27/15GK103579148SQ201210460173
【公开日】2014年2月12日 申请日期:2012年11月15日 优先权日:2012年8月3日
【发明者】朱长信, 李学麟, 徐智魁, 陈源泽, 吴浩青 申请人:奇力光电科技股份有限公司, 佛山市奇明光电有限公司