专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件。
背景技术：
图9是示出现有技术(例如，见JP2005-310807 A)的半导体器件的平面图。在半导体器件100中，在布线101附近形成矩形虚拟导体图形102。设置虚拟导体图形102以便在生产半导体器件100时能容易地加工布线101。另外，布线101起到电感器的作用。要注意，与本发明有关的现有技术文献包括除了 JP 2005-310807A之外，还有JP 2005-285970 A 及 Ali Hajimiri et al. , “Design Issues inCMOS DifferentialLC Oscillators”，IEEE JOURNAL OF SOLID-STATECIRCUIRTS, VOL.34, No. 5, May1999,pp. 717-724。本发明者已经认识到如下情况。在图9中示出的半导体器件100中在高频电流流经布线101的情况下，引起下列问题。即，如图10所示，通过由布线101生成的磁场，在位于布线101附近的每一虚拟导体图形102中生成涡旋电流。图10是由图9的点划线围绕的放大部分的平面图。由图10的箭头Al代表流经布线101的电流的方向，并且由图10的箭头A2代表在虚拟导体图形102内流动的涡旋电流的方向。
根据楞次(Lentz's)定律，当如上所述生成了涡旋电流时，沿由布线101生成的磁场偏置的方向生成了磁场。因此，布线101的电路常数波动，其导致布线101的传输特性的不稳定。当具有5GHZ或更高频率的电流流经布线101时，该问题变得突出。
发明内容
根据本发明的一个方面的半导体器件包括布线；在布线的附近形成的第一虚拟导体图形，其中每一第一虚拟导体图形的平面形状等同于具有大于180°的内角的形状。在该半导体器件中，以平面图来看，在布线附近形成的每一第一虚拟导体图形具有大于180°的内角。该内角的存在导致增加了第一虚拟导体图形的形状的复杂性。在流经布线的信号为高频信号的情况下，由于趋肤效应，所以其电流密度随着电流密度更靠近导体表面而增加。因此，第一虚拟导体图形的外形的复杂性有效地抑制了在图形内的涡旋电流的流动。结果，涡旋电流的幅度降低，由此布线的电路常数的波动能被抑制到低水平。根据本发明的另一方面的半导体器件包括互连导体和布置在所述互连导体周围的多个虚拟导体图形，每一虚拟导体图形具有包括至少一个凹陷的多边形，所述至少一个凹陷被设置在多边形的周界的一部分处。在半导体器件中，布置在所述互连导体周围的每一虚拟导体图形具有包括至少一个凹陷的多边形，所述至少一个凹陷被设置在多边形的周界的一部分处。被设置在多边形的周界的一部分处的凹陷的存在导致增加了虚拟导体图形的形状的复杂性。在流经互连导体的信号为高频信号的情况下，由于趋肤效应，所以其电流密度随着电流密度更靠近导体表面而增加。因此，第一虚拟导体图形的外形的复杂性有效地抑制了在图形内的涡旋电流的流动。结果，涡旋电流的幅度减小，由此能将电感器的电路常数的波动抑制到低水平。根据本发明，能实现能够改善布线传输特性的稳定性的半导体器件。
结合附图，根据下面某些优选实施例的描述本发明的上述和其它的目的、优点和特征将更加清晰，其中附图1是示出根据本发明实施例的半导体器件的平面图；附图2是示出在布线附近形成的虚拟导体图形的平面图；附图3是用于解释图2的虚拟导体图形的平面形状的平面
附图4是示出根据本发明的改进例的虚拟导体图形的平面图；附图5是示出根据本发明另一改进例的虚拟导体图形的平面图；附图6是用于解释图5的虚拟导体图形的平面形状的平面图；附图7是示出根据本发明的又一改进例的虚拟导体图形的平面图；附图8是示出被加工后的图4的虚拟导体图形的形状的例子的平面图；附图9是示出现有技术的半导体器件的平面图；及附图10是用于解释现有技术的半导体器件的问题的平面图。附图11是示出根据本发明的改进实施例的半导体器件的平面图。附图12是示出根据本发明的另一改进实施例的半导体器件的平面图。
具体实施例方式下面，将参考附图详细描述本发明的示例性实施例。要注意，在对附图的描述中，同样的组件由同一参考符号标记，并且省略其重复的解释。图1是示出根据本发明实施例的半导体器件的平面图。半导体器件I包括布线10和虚拟导体图形20。所述布线10是具有5GHz或更高频率的高频电流流经的布线。在本发明的实施例中，布线10起到电感器的作用。在布线10附近，形成了多个虚拟导体图形。在该情况下，所述虚拟导体图形指的是导体图形，它的存在或缺失并不影响半导体器件I的电路结构。特别是，虚拟导体图形被规则地布置成正方形格子形状。每一虚拟导体图形20由与布线10相同的材料制成。所述材料的例子包括铜和铝。在每一布线10和虚拟导体图形20由铜制成的情况下，每一布线10和虚拟导体图形20通过例如，大马士革工艺形成。需要注意，布线10和虚拟导体图形20可以在同一层中形成或者在不同的层中形成。在前者的情况下，优选地布线10和虚拟导体图形20同时形成。图2是示出虚拟导体图形20的平面图。虚拟导体图形20的平面形状是等同于具有大于180°的内角的形状。如图3所示，虚拟导体图形20的平面形状等同于通过从第一矩形Rl去除第二矩形R2 (由斜线所代表的部分)所获得的图形。能将第一矩形Rl定义为具有在能包括虚拟导体图形20的矩形中最小面积的图形。第二矩形R2位于第一矩形Rl的各个角落部分，并且每一个都具有小于第一矩形Rl的面积。在本发明实施例中，去除了第一矩形Rl的所有四个角落部分。结果，虚拟导体图形20的平面图形变成了等于具有四个270°内角(由图2所示的圆所围绕的部分)的图形。换言之，虚拟导体图形在平面图上具有十字形。注意，虚拟导体图形20 (第一矩形Rl的一侧的长度)的尺寸为例如，大约I μ m。返回到图1，半导体器件I还包括多个虚拟导体图形30。在布线10附近的区域中，即，在形成了虚拟导体图形20的区域之外的区域中形成了虚拟导体图形30。因此，在与虚拟导体图形20相比距布线10较远的位置处形成了虚拟导体图形30。每一虚拟导体图形30的平面形状等同于矩形。在虚拟导体图形20形成的区域内的数据比率小于虚拟导体图形30形成的区域内的数据比率。在该情况下，数据比率指的是在给定区域(在与衬底平行的面内区域)中导体的面积比率。在所述区域之间数据比率方面的差异的原因(fact)在于每一虚拟导体图形20的平面 形状等同于如上述通过去除部分矩形而获得的图形。在虚拟导体图形20形成的区域内的数据比率小于被去除部分的量。然而，即使每一虚拟导体图形20的平面形状是矩形，但是优选地建立相关数据比率的上述关联度(magnitude of correlation)。换言之，即使当每一虚拟导体图形20和虚拟导体图形30都具有矩形，也优选地形成虚拟导体图形20和虚拟导体图形30，以便前者的数据比率小于后者的数据比率。将描述本发明的实施例的效果。在半导体器件I中，以平面图来看在布线10附近形成的每一虚拟导体图形20具有大于180°的内角。该内角的存在导致增加了每一虚拟导体图形20的形状的复杂性。在高频电流的情况下，由于趋肤效应，所以随着电流密度更靠近导体的表面而电流密度增加。因此，虚拟导体图形20的外形的复杂性有效地抑制了在图形中的涡旋电流(由图2所示的箭头A3代表)的流动。因此，涡旋电流的幅度减少，从而能将布线10的电路常数的波动抑制到低水平。结果，实现了能改善布线10的传输特性的稳定性的半导体器件I。根据趋肤效应，在导体中的电流密度J由下列公式(I)表示。J ( δ ) =exp (- δ /d)... (I)其中δ表示距离导体表面的深度，及d表示表皮深度。所述表皮深度d与当在表面所述电流密度J变为大于电流(=J (O)) Ι/e (大约
O.37)倍时获得的深度δ相对应，并且由下列公式(2)获得，d= {(2 P ) / ( ω μ )}1/2…⑵其中P表示导体的电阻率，ω表示电流的角频率，和μ表示导体的绝对磁导率。例如，在铜(导电率σ = 5. 80xl07[S/m])的情况下，在频率为IGHz时表皮深度为
2.1 μ m，在频率为5GHZ时表皮深度为O. 95 μ m,在频率为IOGHz时表皮深度为O. 66 μ m。在铝(导电率σ =3. 6xl07 [S/m])的情况下，在频率为IGHz时表皮深度为2. 65 μ m,在频率为5GHZ时表皮深度为1. 2 μ m，在频率为IOGHz时表皮深度为O. 839 μ m。此外，在本发明实施例中，以平面图来看每一虚拟导体图形20具有270°的内角。因为具有了 270°的内角，每一虚拟导体图形20能只用两条边来描述，S卩，一条边与X方向(图2的水平方向)平行而另一条边与Y方向(图2的垂直方向)平行。因此，能容易地形成虚拟导体图形20，并且最终，生产半导体器件I能变得更为方便。每一虚拟导体图形20具有通过去除所有其四个矩形角而获得的图形。结果，每一虚拟导体图形20具有了四个大于180°的内角，由此进一步增加了涡旋电流的抑制效应。另外，在平面图内每一虚拟导体图形20具有十字图形。考虑虚拟导体图形20促进加工布线10的操作的观点，优选地每一虚拟导体图形20具有如上述的在形状上的高度对称性。在其中形成虚拟导体图形20区域内的数据比率小于在形成虚拟导体图形30区域内的数据比率。在布线10附近形成的导体(虚拟导体图形20)在比率方面的减少也对抑制由布线10的磁场所生成的涡旋电流做出了贡献。根据本发明实施例的布线10是电感器。在该情况下，沿由涡旋电流所偏置的电感器的磁场的方向生成了磁场，其导致电感器的磁场强度的降低。所述磁场强度的降低导致电感器Q因子的退化。在该方面，根据本发明实施例，如上述能抑制涡旋电流，由此能将Q因子的退化抑制到低水平。尽管上面已经结合了几个优选实施例描述了本发明，但是很明显本发明并不局限于上述各实施例，并且在不脱离本发明的保护范围和精神下可以改进和变化。虚拟导体图形20的平面形状不局限于上述实施例中示例的形状，而是另外，能使用多种形状。例如，虚拟导体图形20的平面形状可以是如图4所示的L形，或者可以是如图5所示的U形。如图4和图5所示的虚拟导体图形20的平面形状等同于通过如下方式获得的图形，按照与如图2所示的虚拟导体图形20相同的方式，从第一矩形中去除具有小于第一矩形面积的第二矩形而获得。特别是，在如图5所示的虚拟导体图形20中，第二矩形R2的一边与如图6所示的第一矩形Rl的一边接触。可替换的是，虚拟导体图形20可以具有如图7所示的平面形状。该形状等同于通过从矩形去除三角形而获得的形状。另外，虚拟导体图形20可以具有满足180° < Θ〈360°的至少一个内角Θ，且该内角Θ不限于270°。请注意，图2、4、5、和7示出的形状为虚拟导体图形20的设计阶段理想的形状。通常，在设计阶段的角落部分在实际加工后变成圆形。图8示出一例经过加工后获得的图4的虚拟导体图形20的形状。 在本发明的详细说明中，如图8所示的形状还被包括在“具有大于180°内角的形状”的范围内。在如示例中所示的具有不确定的角的图形内，经过图形内部的切线LI能划出(由圆围绕的部分)的部分被认为是大于180°的内角。进一步地，在本发明的实施例中，尽管示例出布线10为电感器的情况，但是典型的布线可以用作布线10。而且，当图11所示包括布线10的电感器由保护环布线40封闭时，上述矩形虚拟导体图形30可以被设置在保护环布线40的外部，而考虑到涡旋电流的减少，上述虚拟导体图形20可以被设置在保护环布线40的内部。在图11中，包括布线10的电感器经由通路70与下布线电气连接。保护环布线40被用于稳定电感器下面的半导体衬底(在图中未示出)的电位，并且保护环布线40经由通路(图中未示出)和下布线(图中未示出)与半导体衬底电气连接。另外，当如图12所示包括布线10的电感器没有被保护环布线封闭时，在不与包括布线10的电感器相连接的布线50经过包括布线10的电感器附近的情况下，设置边线60，并且可以从边线60将上述矩形虚拟导体图形30设置在布线50的各侧上，并且可以从边线60将上述矩形虚拟导体图形20设置在布线10的各侧上。在图12中，包括布线10的电感器经由通路70与下布线电气连接。理想的是，设定从布线50到边线60的距离B (参见图12)与从包括布线 10的电感器到边线60的距离C相等(参见图12)。
权利要求
1.一种半导体器件，包括 布线； 在布线附近的第一区域处形成的第一虚拟导体图形；以及 第二虚拟导体图形，其形成在与第一区域相比距布线较远的第二区域处， 其中在第一区域中的数据比率小于在第二区域中的数据比率，以及 所述布线、所述第一虚拟导体图形和所述第二虚拟导体图形在相同层中形成。
2.根据权利要求1的半导体器件，其中，高频信号流经所述布线。
3.根据权利要求1的半导体器件，其中，具有5GHZ或更高的频率的频率信号流经所述布线。
4.根据权利要求1的半导体器件，其中，所述布线包含电感器。
5.根据权利要求1的半导体器件，其中，所述第一虚拟导体图形以矩阵状态布置。
6.一种半导体器件，包括 互连导体； 布置在所述互连导体周围的多个第一虚拟导体图形；以及 布置在所述第一虚拟导体图形周围的多个第二虚拟导体图形， 其中在所述第一虚拟导体图形所位于的第一区域中的数据比率小于在所述第二虚拟导体图形所位于的第二区域中的数据比率，以及 所述互连导体、所述第一虚拟导体图形和所述第二虚拟导体图形在相同层中形成。
7.根据权利要求6的半导体器件，其中，高频信号流经所述互连导体。
8.根据权利要求6的半导体器件，其中，具有5GHZ或更高的频率的频率信号流经所述互连导体。
9.根据权利要求6的半导体器件，其中，所述互连导体包含电感器。
10.根据权利要求6的半导体器件，其中，所述第一虚拟导体图形以矩阵状态布置。
11.一种半导体器件，包括 电感器； 在所述电感器的内部区域中形成的第一虚拟导体图形；以及 在所述电感器的外部区域中形成的第二虚拟导体图形， 其中，所述电感器、所述第一虚拟导体图形和所述第二虚拟导体图形在相同层中形成， 所述内部区域的数据比率小于所述外部区域中的数据比率，以及 所述第一虚拟导体图形被所述电感器包围。
12.根据权利要求11的半导体器件，其中，高频信号流经所述电感器。
13.根据权利要求11的半导体器件，其中，具有5GHz或更高的频率的频率信号流经所述电感器。
14.根据权利要求11的半导体器件，其中，所述第一虚拟导体图形以矩阵状态布置。
全文摘要
本发明涉及一种半导体器件，包括布线(10)和虚拟导体图形(20)。所述布线(10)为具有5GHZ或更高频率的电流流经的布线。在布线(10)附近，形成了虚拟导体图形(20)。每一虚拟导体图形(20)的平面形状等同于具有大于180°的内角的形状。
文档编号H01L23/522GK103066062SQ20121053019
公开日2013年4月24日 申请日期2008年1月29日 优先权日2007年1月29日
发明者中柴康隆 申请人:瑞萨电子株式会社