专利名称：场控晶体管结构的制作方法
技术领域：
本实用新型涉及一种根据各种铸造生产技术(foundry production technique)以及新颖的用于制造场控晶体管栅极结构(field transistor gate structure)的工艺来制造的场控晶体管栅极结构。
背景技术：
由于制造半导体元件所需的设备的过高的成本，所以许多半导体公司将它们的半导体元件的实际制造外包(outsource)给专门的半导体铸造厂。虽然铸造厂可能拥有许多客户，每个客户需要很多种不同的半导体元件，但是，将典型地需要其每个客户提交由来自标准库的元件组成的设计，以便促进为其所有客户制造元件的公共工艺的使用。对于一些客户，来自标准库的元件不足以满足其所有需求。例如，客户可能希望使用非标准库的部分的元件。然而，铸造厂通常不愿意或不能在个别客户的基础上改变其工艺步骤。因此，存在对按照现有铸造工艺制造新元件的需求
实用新型内容
本实用新型提供了一种场控晶体管结构(field transistor structure),包括半导体基板；金属栅极；第一金属部分和第二金属部分；以及具有第一侧面、第二侧面、第三侧面和第四侧面的多晶硅层，其特征在于，所述多晶硅层设置在所述第一侧面上的所述半导体基板和所述第二侧面上的所述金属栅极之间；并且其中，所述多晶硅层设置在所述第三侧面和第四侧面上的所述第一金属部分和第二金属部分之间。根据本实用新型的场控晶体管结构，进一步包括设置在所述多晶硅层和所述半导体基板之间的薄金属层，其特征在于，所述薄金属层将所述第一金属部分和第二金属部分彼此电稱接(稱合，couple)。根据本实用新型的场控晶体管结构，其特征在于，进一步包括设置在所述金属栅极和所述多晶娃层之间的层间电介质(inter-layer dielectric)。根据本实用新型的场控晶体管结构，其特征在于，所述多晶硅层掺杂有T1、TiN,TaN、Al、Ta、Mo 或 W。根据本实用新型的场控晶体管结构，其特征在于，所述多晶硅层是轻掺杂的。根据本实用新型的场控晶体管结构，其特征在于，所述多晶硅层是本征半导体。根据本实用新型的场控晶体管结构，其特征在于，进一步包括设置于所述金属层和所述半导体基板之间的介电层。根据本实用新型的场控晶体管结构，其特征在于，进一步包括设置于所述介电层和所述半导体基板之间的浅沟槽隔离层。根据本实用新型的场控晶体管结构，其特征在于，当对所述金属栅极施加栅极电压时，在多晶硅层中形成导电通道，从而形成具有第一金属部分和第二金属部分的场效应晶体管，所述第一金属部分和第二金属部分分别用作所述场效应晶体管的源极和漏极。[0013]根据本实用新型的场控晶体管结构，其特征在于，所述薄金属层随着对所述第一金属部分和第二金属部分施加高电流而改变阻抗，从而形成一次可编程存储器。下面参考附图详细地描述本实用新型的其他特征和优点、以及本实用新型的各个实施方式的结构和操作。应当注意，本实用新型不限于这里描述的特定实施方式。这里仅为了说明性的目的而给出这种实施方式。基于这里包含的教导，其他实施方式对于相关领域的技术人员来说将是显而易见的。
参考附图描述本实用新型的实施方式。在图中，相似的参考数字表示相同或功能上相似的元件。另外，参考数字最左边的一个或多个数字表示该参考数字首次出现的图。图1a示出了根据本实用新型的实施方式的部分完成的场控晶体管结构。图1b示出了根据本实用新型的实施方式的部分完成的场控晶体管结构。图1c示出了根据本实用新型的实施方式的部分完成的场控晶体管结构。图1d示出了根据本实用新型的实施方式的场控晶体管结构。图2是示出了用于制造根据本实用新型的实施方式的场控晶体管结构的工艺的流程图。图3是用来模拟根据本实用新型实施方式的场控晶体管结构的传统电路元件的图示。图4是示出了使用根据本实用新型实施方式的场控晶体管结构的方法的流程图。图5是示出了作为施加至根据本实用新型实施方式的栅极金属的电压的函数的多晶硅电阻的图。图6是示出了作为在根据本实用新型实施方式的晶体管结构的源极和漏极之间施加的信号的频率的函数的多晶硅电阻的图。图7是根据本实用新型的实施方式的一次可编程存储器(one-time programmablememory)的功能框图。现在将参考附图描述本实用新型。在图中，相似的参考数字通常表示相同的、功能上相似的、和/或结构上相似的元件。元件在其中首次出现的附图用参考数字中最左侧的一个或多个数字表示。
具体实施方式
以下详细描述参照附图以示出与本实用新型一致的示例性实施方式。在详细描述中对“一个示例性实施方式”、“示例性实施方式”、“典型的示例性实施方式”等的参考表明，所描述的示例性实施方式可能包括特定特征、结构或特性，但是，每个示例性实施方式可能并非必需包括该特定特征、结构或特性。此外，这种短语并非必需涉及相同的示例性实施方式。此外，当结合示例性实施方式描述特定特征、结构或特性时，与其他不管是否明确描述的示例性实施方式结合实现这种特征、结构或特性在相关领域的技术人员的知识之内。这里描述的示例性实施方式出于说明性目的，而不是限制性而提供。其他示例性实施方式是可能的，并且，可在本实用新型的精神和范围内对该示例性实施方式进行修改。因此，该详细描述并不意味着限制本实用新型。相反，仅根据所附权利要求及其等价物来定义本实用新型的范围。示例性实施方式的以下详细描述将这样充分揭示本实用新型的一般性质，使得其他人通过应用相关领域中的技术人员的知识，在不背离本实用新型的精神和范围的情况下，可容易地修改这种示例性实施方式和/或使这种示例性实施方式适应各种应用，不用进行过度实验。因此，这种适应和修改旨在基于这里提供的教导和指导，在示例性实施方式的含义和多个等价物之内。应当理解，这里的用语或术语是为了描述目的而不是为了限制，使得相关领域的技术人员将根据这里的教导来解释本说明书的术语或用语。概沭除了其制造方法以外，这里描述了一种柔性场控晶体管结构。柔性晶体管结构可从单晶体管结构提供多个电路功能，包括低性能场效应晶体管(FET)、保险丝(fuse)或一次可编程存储器、以及具有频率相关电阻或电导率的高电阻电阻器。此外，通过改变在传统铸造工艺中可用的栅极区域加工，例如对栅极形成使用高K电介质(high-K dielectric)的28nm工艺,来实现用于制造多功能晶体管结构的工艺。场控晶体管制造工艺描述图1a至图1d示出了用于产生根据本实用新型实施方式的场控晶体管栅极结构的工艺流程。图1a示出了根据本实用新型的实施方式的场控晶体管结构100。在硅基板102上构造晶体管结构100。根据本实用新型的实施方式，硅基板可包括硅层104a和沉积于其顶部上的浅沟槽隔离(STI)层104b。可替换地，硅基板102可包括没有STI层104b的硅层104a。在娃基板102上设置介电 层106。根据一些实施方式,介电层106可包括高k电介质，以便增加栅极电容(栅电容，gate capacitance),并由此改善位于与场控晶体管结构100相同的晶片上的规则晶体管(常规晶体管，regular transistor)的性能。根据一些实施方式，介电层包括高k介电材料(h1-k dielectric material)、氧化物、氮化物、氧氮化物(oxinitride)、或任何其他适合的介电材料。另外,介电层可包括几种彼此组合的适合的介电材料。在介电层106的顶部上沉积薄金属层108。可调节薄金属层108的厚度，以实现所需电阻率；当希望更低的电阻率时，可增加薄金属层108的厚度，反过来对于更高的电阻率也是一样。根据本实用新型的实施方式，薄金属层108可包括钛、氮化钛、钽、氮化钽、铝、钨、或任何其他适合的金属或金属合金。另外，薄金属层可包括适合金属或金属合金的任意组合。可通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、或任何其他适合的沉积方法，来沉积薄金属层。按照众所周知的工艺，在金属层108的顶部上沉积多晶硅层110。优选地，多晶硅层是完全不掺杂的或非常轻掺杂的(即以IO13原子/cm3的数量级)。还沉积隔离层(spacer) 112，并可通过沉积、光刻、蚀刻和化学机械平面化(化学机械抛光，chemical-mechanical planarization)的组合来限定隔离层112。隔离层112用来将晶体管结构100与周围结构电绝缘。为此目的，隔离层112优选地由介电材料制成。图1b示出了已经蚀刻掉多晶娃层(poly layer)110的一部分以形成凹槽(凹进部分，recess)114a和114b之后的场控晶体管结构100。虽然图1b示出了延伸至金属层108的顶部的凹槽114a和114b，但是，根据本实用新型的一些实施方式，也可蚀刻掉金属层108的相应部分，导致凹槽114a和114b延伸至介电层106的顶部。[0037]如图1c所示，然后可用金属回填凹槽114a和114b，以形成金属部分116a和116b。可用PVD、CVD、ALD或任何其他适合的沉积方法来回填凹槽114a和114b。根据本实用新型的实施方式，金属部分116a和116b可包括钛、氮化钛、钽、氮化钽、铝、钨、或任何其他适合的金属或金属合金。另外，金属部分116a和116b也可包括适合金属或金属合金的任意组合。可以需要化学机械抛光(CMP)来使表面变平并在沟槽中留下金属。可在多晶硅层110、隔离层112以及金属部分116a和116b的顶部上形成层间电介质(ILD)层。根据一些实施方式，ILD是70-80纳米厚的数量级，然而，根据特定工艺和应用，可以使用其他厚度。图1d示出了根据本实用新型的实施方式的完整的场控晶体管结构100。如可看到的，该完整的场控晶体管结构100包括通过(穿过，through) ILD 118形成的触点(接触部，contact) 120a和120b。每个触点120a和120b与金属部分116a和116b相对应，并与其电耦接。该完整的场控晶体管结构100还包括形成于ILD层118的顶部上的金属栅极部分122。多晶硅层110包括第一侧面、第二侧面、第三侧面和第四侧面，其中在第一侧面上的半导体基板和所述第二侧面上的金属栅极之间沉积多晶硅层；并且其中，在第三侧面和第四侧面上的第一金属部分和第二金属部分116a和116b之间沉积多晶娃层110。更特别地多晶硅层110的底面(或第一侧面)与金属层108的顶面直接接触；多晶硅层110的顶面(或第二侧面)与ILD层110的底面直接接触；多晶硅层110的第一侧表面(第三侧面)与第一金属部分116a直接接触；并且，多晶硅层110的第二侧表面(第四侧面)与第二金属部分116b直接接触。图2是示出了用于制造根据本实用新型的实施方式的场控晶体管结构100的工艺200的流程图。将参考图1a至图1d和图2描述此 工艺。如图2所示，在步骤202，在硅基板102上沉积介电层106。根据本实用新型的实施方式,娃基板102可包括娃层104a或娃层 104a 和 STI 层 104bο在步骤204，在介电层106的顶部上沉积金属层108。根据本实用新型的实施方式，可通过使用PVD、CVD、ALD、或任何其他适合的用于金属沉积的工艺，来沉积金属层108。金属层108还可包括任何适合的金属，如钛、氮化钛、钽、氮化钽、铝、钨、或任何其他适合的金属或金属合金。金属层108也可包括适合金属或合金的组合。在步骤206，在金属层108的顶部上沉积多晶硅层110。多晶硅层110优选是不掺杂的或非常轻掺杂的(即以IO13原子/Cm3的数量级)。在步骤208，可用光刻和蚀刻使晶体管结构100图案化。在步骤210，可通过沉积、光刻、蚀刻和CMP (化学机械抛光)的组合来限定隔离层112，然后，在步骤212，可去除多晶硅层110的一部分，以形成凹槽114a和114b。另外，根据本实用新型的实施方式，也可去除与被去除的多晶硅层HO的部分相对应的金属层108的一部分。在步骤214，可用金属回填凹槽114a和114b，以形成第一金属部分和第二金属部分116a和116b。然后，在步骤216，可沉积ILD118，并且通过ILD形成触点120a和120b，并使其分别与第一金属部分和第二金属部分116a和116b电耦接。在步骤218，可在ILD118上沉积金属栅极122并使其图案化，以完成场控晶体管结构的形成。图3示出了根据本实用新型的实施方式的场控晶体管结构的电路模型300。因为其是非欧姆的，所以可用肖特基二极管Dl和D2模拟金属部分和多晶硅层之间的界面。用电阻器R5模拟多晶硅层的电阻。R5的值是金属栅极电压和源极与漏极之间的信号的频率的函数。使用电容器Cl和C2来模拟金属部分和基板之间的寄生电容。使用电容器C3来模拟金属层和基板之间的寄生电容。电阻器Rl和R2模拟触点和MG层之间的电阻。R3和R4模拟金属部分和金属层之间的电阻。R6模拟薄金属层的电阻。根据本实用新型的实施方式，R6由于薄金属层较薄而是较大的。然而，根据一些实施方式，R5可比R6大2或3个数量级那样多。图4示出了使用根据本实用新型的实施方式的场控晶体管结构100的方法400。如图4所示，对金属栅极部分122施加电压。接下来，在步骤404，在第一金属部分和第二金属部分116a和116b之间施加信号。在步骤406，可改变施加至金属栅极122的电压电平(电压水平，voltage level),以改变多晶娃层110的电阻。最后,在步骤406,可改变在第一金属部分和第二金属部分116a和116b之间施加的信号的频率，以改变多晶娃层110的电阻。通常，本实用新型的不掺杂或轻掺杂的多晶硅层110表现出非常高的电阻。然而，施加至金属栅极122的电压通过反相和积蓄使多晶硅层110中的电荷感应来产生用于传导的通道。这调节了多晶硅层110的电阻，使得当对栅极施加电压时，可将该结构用作场效应晶体管(FET)，下面将进一步描述。当施加至金属栅极112的电压增加时，多晶硅中的感应电荷增加且多晶硅层110的电阻减小；多晶硅层的电阻和施加至栅极金属122的电压具有反比关系。此外，在栅极上保持恒定电压将保持恒定电阻。薄金属层108具有非常高的电阻，因为其非常薄，因此一旦产生通道便不会阻止晶体管特征，即使薄金属层108在源极和漏极之间提供平行电路(electrical path)。在图5中示出了多晶硅层的电阻和所施加的栅极电压之间的关系。如可在图5中看到的，当对栅极不施加电压时，电阻在较高的值502开始。然而，当所施加的电压增加时，电阻减小。例如，根据一些应用，当栅极电压降至低于3V时，电阻值可改变几个百分点。根据本实用新型的实施方式的场控晶体管结构100的另一个突出特征是，多晶硅的电阻也随着在源极116a和漏极116b之间施加的电压信号的频率而改变。当在源极116a和漏极116b之间施加相对低频率`的电压信号时,不掺杂或轻掺杂的多晶娃层110表现出高电阻，并且，当在源极116a和漏极116b之间施加更高频率的电压信号时，不掺杂或轻掺杂的多晶硅层110表现出更低的电阻。保持恒定的频率信号将保持相对恒定的电阻率，所有其他因素保持相同。此外，通过调节栅极电压，可克服或补偿多晶硅的电阻随着频率的变化。例如，如果对源极/漏极116的输入信号的频率从高到低变化，那么可通过增加金属栅极122上的电压来保持多晶硅110的电导率，假设存在这样做的净空高度(headroom)。类似地，如果对源极/漏极116的输入信号的频率从低到高变化，那么可通过减小金属栅极122上的电压来保持多晶硅110的电导率，假设存在这样做的净空高度。在图6中用图形示出了多晶硅层110的电阻和在源极116a与漏极116b之间施加的电压信号的频率之间的关系。如可在图6中看到的，当所施加的电压信号的频率较低时(例如直流电压)，多晶硅层110表现出高电阻602。然而，当频率增加时，电阻减小。例如，根据一些实施方式，与更低的频率相比，当频率增加至RF频谱(spectrum)时，电阻可改变几个百分点。场控晶体管结构功能使用如上所述，完整的场控晶体管结构100可用作场效应晶体管(FET)。在此操作中，金属部分116a和116b可分别用作源极和漏极，并通过金属触点120a和120b连接。金属栅极部分122可用作晶体管栅极，使得施加至栅极122的电压在多晶硅层中产生通道用于电流流动。晶体管结构100由于不掺杂/轻掺杂的多晶硅层110的特性而能够用作FET。所形成的通道没有将和薄栅极电介质一样低的电阻，但是其对不需要高FET性能的电路应用是起作用的。此外，如上所述，薄金属层108在源极和漏极116之间提供平行的电流路径。与薄金属电阻相比，由于所施加的栅极电压而引起的电阻变化会非常大，因此，一旦施加栅极电压并形成通道，不会使FET性能降低。根据本实用新型的实施方式，可将晶体管结构100用作一次可编程(OTP)装置的一个元件。图7示出了根据本实用新型的实施方式的OTP装置700。如图7的功能框图所示，装置700可包括许多可编程元件702rlcl至702rxcy，所述可编程元件例如为存储器元件。每个装置元件包括如图1d所示的晶体管结构100。可通过在金属部分116a和116b上连接大电压来对各个元件702编程，以迫使大电流通过金属层108。如上所提到的，金属层108在金属部分116a和116b之间提供电连接，其具有高电阻。因此，对薄金属层108施加高电流会导致薄金属层108表现得像是保险丝并由于加热而烧断。就是说，根据一些实施方式，在施加高电流时，薄金属层108完全切断在金属部分116a和116b之间产生的电连接。根据其他实施方式，保持由薄金属层产生的116a和116b之间的电连接，但是，薄金属层的电阻响应于高电流的施加而大幅度增加。因此，在高电流以后，从装置的源极至漏极116的阻抗将明显变化，使得其可用作保险丝或OTP存储器。当用作OTP存储器时，薄金属层用作在将储存二进制O的地方可能烧断并在将储存二进制I的地方保持不变的保险丝。本领域技术人员将理解，可以使二进制0/二进制I的表示反过来(即，烧断的保险丝可代表二进制1，而原样选择代表二进制O)。随后，通过测量源极漏极触点上的阻抗，可读取存储器。根据本实用新型的实施方式，可将晶体管结构100用作高电阻电阻器，更特别地，用作频率相关电阻器。多晶硅层110是低掺杂的，并且，当对金属栅极122不施加栅极电压时，具有固有的高电阻。因此 ，源极/漏极触点120a，120b可用作IC装置中的高电阻电阻器。此外，电阻器由于这里描述的多晶硅/金属界面的特性而是频率相关的，因此，通过调节施加至源极/漏极触点120a，120b的输入信号的频率，可简单地产生频率相关电阻器。结论应当理解，详细描述部分而不是摘要部分旨在用来解释权利要求。摘要部分可以阐述本实用新型的一个或多个，但是不是所有的示例性实施方式，因此，并非旨在以任何方式限制本实用新型和所附权利要求。借助于示出特定功能的实现及其关系的功能结构单元，已经在上面描述了本实用新型。为了方便描述，这里已经独立地定义了这些功能结构单元的边界。可定义可替换的边界，只要适合地执行特定功能及其关系即可。对于相关领域的技术人员来说将显而易见的是，在不背离本实用新型的精神和范围的条件下，可在其中对形式和细节进行各种变化。因此，本实用新型不应由任何上述示例性实施方式限制，而是仅应根据所附权利要求及其等价物来限定。
权利要求1.一种场控晶体管结构,包括 半导体基板； 金属栅极； 第一金属部分和第二金属部分；以及 具有第一侧面、第二侧面、第三侧面和第四侧面的多晶硅层，其特征在于，所述多晶硅层设置在所述第一侧面上的所述半导体基板和所述第二侧面上的所述金属栅极之间；并且 其中，所述多晶硅层设置在所述第三侧面和第四侧面上的所述第一金属部分和第二金属部分之间。
2.根据权利要求1所述的场控晶体管结构，进一步包括设置在所述多晶硅层和所述半导体基板之间的薄金属层，其特征在于，所述薄金属层将所述第一金属部分和第二金属部分彼此电耦接。
3.根据权利要求1所述的场控晶体管结构，其特征在于，进一步包括设置在所述金属栅极和所述多晶硅层之间的层间电介质。
4.根据权利要求1所述的场控晶体管结构，其特征在于，所述多晶硅层是轻掺杂的。
5.根据权利要求1所述的场控晶体管结构，其特征在于，所述多晶硅层是本征半导体。
6.根据权利要求2所述的场控晶体管结构，其特征在于，进一步包括设置于所述金属层和所述半导体基板之间的介电层。
7.根据权利要求6所述的场控晶体管结构，其特征在于，进一步包括设置于所述介电层和所述半导体基板之间的浅沟槽隔离层。
8.根据权利要求1所述的场控晶体管结构，其特征在于，当对所述金属栅极施加栅极电压时，在多晶硅层中形成导电通道，从而形成具有第一金属部分和第二金属部分的场效应晶体管，所述第一金属部分和第二金属部分分别用作所述场效应晶体管的源极和漏极。
9.根据权利要求2所述的场控晶体管结构，其特征在于，所述薄金属层随着对所述第一金属部分和第二金属部分施加高电流而改变阻抗，从而形成一次可编程存储器。
专利摘要本实用新型提供了场控晶体管结构。所述场控晶体管结构包括半导体基板；金属栅极；第一金属部分和第二金属部分；以及具有第一侧面、第二侧面、第三侧面和第四侧面的多晶硅层，其中，所述多晶硅层设置在所述第一侧面上的所述半导体基板和所述第二侧面上的所述金属栅极之间；并且其中，所述多晶硅层设置在所述第三侧面和第四侧面上的所述第一金属部分和第二金属部分之间。晶体管结构由于不掺杂/轻掺杂的多晶硅层的特性而能够用作FET。
文档编号H01L29/78GK202905719SQ201220320010
公开日2013年4月24日 申请日期2012年7月2日 优先权日2011年6月30日
发明者卢兆旸, 萧光杰, 伊藤明 申请人:美国博通公司