半导体器件的制造方法和半导体器件与流程

本发明涉及半导体器件的制造方法和半导体器件。

背景技术：
近来，将作为III－V族化合物的GaN（氮化镓）类的材料用作活性层的半导体器件的开发不断进行。对于这样的GaN类的氮化物，作为半导体器件的材料与同样作为III－V族化合物的GaAs（砷化镓）类的氮化物的情况相比较，能带隙（bandgap）大的材料较多。由此，特别是在短波长侧的发光材料等的用途中，上述开发盛行。另外，作为GaN类的半导体器件，还有AlGaN（氮化铝镓）/GaN类的半导体器件等使用异种材料的异质结的GaN类的半导体器件。这样的GaN类的半导体器件能够得到电场效应的电子迁移率较高的装置。由此，在要求低电力、低消耗电力下的动作的半导体器件的开发中，非常被关注。进而，作为对GaN类的功率半导体器件要求的特性，有常闭动作、低导通电阻、低界面态密度、高绝缘破坏电压等。由此，对于形成在GaN类的半导体器件的栅极绝缘膜，也要求满足与上述要求对应的特性。在形成GaN类的半导体器件中的栅极绝缘膜时，对作为半导体层的GaN层的最外的表面进行氧化处理，形成Ga2O3（氧化镓）等的氧化膜，将该氧化膜用作栅极绝缘膜。但是，Ga2O3的本来的能带隙为4.8ev左右。此外，GaN的传导带侧的能量的不连续的能带偏移（以下有时称为“ΔEc”）为0.5ev左右，GaN的价电子带侧的能量的不连续的能带偏移（以下有时称为“ΔEv”）为1.1eV左右。这样的话，即使形成例如膜质良好的Ga2O3，将这样的能带隙、ΔEc和ΔEv较小的Ga2O3膜用作栅极绝缘膜，从漏电流的观点出发并不优选。由此，为了形成作为良好的半导体元件的GaN类的半导体器件，不是在GaN层的最外的表面的通过氧化形成作为栅极绝缘膜的Ga2O3膜，而需要在成为半导体层的GaN的上层侧，作为栅极绝缘膜，形成能带隙等较大的绝缘膜。此处，关于氮化物化合物半导体晶体管，具体而言，关于使用AlGaN/GaN类的异质结的晶体管的技术，公开在日本特开2008－103408号公报（专利文献1）中。此外，关于氮化物半导体元件的技术，公开在日本特开2008－277640号公报（专利文献2）中。专利文献1公开的氮化物化合物半导体晶体管在氮化物化合物半导体层上形成二层构造的栅极绝缘膜。具体而言，二层构造的栅极绝缘膜包括：形成在氮化物化合物半导体层上，由硅氮化膜形成的第一栅极绝缘膜；和形成在硅氮化膜上，由绝缘破坏强度比硅氮化膜的绝缘破坏强度大的材料构成的第二栅极绝缘膜。通过采用这样的结构，使形成在下层侧的硅氮化物与氮化物化合物半导体层之间的界面态密度较小，在上层侧形成由绝缘破坏强度较大的材料形成的栅极绝缘膜，形成沟道区域的迁移率较大且导通电阻较小的晶体管。此外，在专利文献2公开的氮化物半导体元件的特征在于，场绝缘膜包含硅，栅极绝缘膜不包含硅。例如由AlN（氮化硅）等构成不包含硅的栅极绝缘膜。通过这样，使栅极绝缘膜的正下方区域的2DEG（TwoDimensionalElectronGas：二维电子气）浓度相对较低，使偏移区域的2DEG浓度相对较高，使常闭动作和低导通电阻这两者同时成立。现有技术文献专利文献专利文献1：日本特开2008－103408号公报专利文献2：日本特开2008－277640号公报

技术实现要素：
发明要解决的问题在上述专利文献1中，需要高精度地形成构成二层构造的栅极绝缘膜的一层的SiN（氮化硅）等的硅氮化膜。确保上述特性并适当地形成这样的含有氮的硅氮化膜是非常困难的。此外，在为专利文献2所示的栅极绝缘膜的情况下，作为不包含硅的膜，具体而言，使用AlN等。但是，对于这样的AlN等的膜而言，从被要求的高绝缘破坏等观点出发，并非一定适合作为GaN类的氮化物半导体元件的栅极绝缘膜。此处，在GaN类的半导体器件中，作为具有大的能带隙的材料，有硅氮化膜（SiO2膜）。对于这样的硅氧化膜，通过利用由ECR（ElectronCycrotronResonance：电子回旋共振）装置产生的等离子体的CVD（ChemicalVaporDeposition：化学气相沉积）处理、利用在平行平板型装置等中代表性的CCP（CapacitivelyCoupledPlasma：电容耦合等离子体）的CVD处理，形成在GaN的上层侧。然后，将这样形成在GaN层的上层侧的硅氧化膜用作栅极绝缘膜。但是，对于上述使用平行平板型装置等的等离子体来说，被处理试件的表面曝露于电子温度比较高的等离子体中，因此成为被处理侧的GaN层的表面由于CVD处理可能承受充电损伤等电应力、离子照射等引起的物理损伤。这样的话，例如会导致电场效应的电子迁移率的下降等，结果导致作为GaN类的半导体器件的特性劣化。本发明的目的在于提供一种能够制造特性良好的半导体器件的半导体器件的制造方法。本发明的另一目的在于提供一种特性良好的半导体器件。用于解决问题的技术方案本发明的半导体器件的制造方法是一种半导体器件的制造方法，该半导体器件具有构成半导体层的GaN（氮化镓），该半导体器件的制造方法包括栅极绝缘膜形成工序，在具有GaN的氮化物层之上，使用微波等离子体，形成由SiO2膜和Al2O3膜构成的组之中的至少一种膜，使形成的膜成为栅极绝缘膜的至少一部分。通过采用这样的结构，在半导体器件中，在GaN层之上形成栅极绝缘膜时，使用微波等离子体激励等离子体，能够利用电子温度比较低的等离子体进行处理，因此能够大幅减少对成为基底层的具有GaN的氮化物层的充电损伤等。此外，将由使用微波等离子体形成的SiO2膜和使用微波等离子体形成的Al2O3膜构成的组之中的至少一种膜，作为栅极绝缘膜的至少一部分，因此作为栅极绝缘膜的特性也能够得到提高。由此，能够制造特性良好的半导体器件。优选栅极绝缘膜形成工序具有使用微波等离子体的等离子体CVD处理。此外，栅极绝缘膜形成工序可以具有使用微波等离子体的等离子体ALD（AtomicLayerDeposition：原子层沉积）处理。更优选栅极绝缘膜形成工序是形成叠层有SiO2膜和Al2O3膜的膜的工序。作为更为优选的一实施方式，栅极绝缘膜形成工序是，在氮化物层之上形成Al2O3膜，在形成的Al2O3膜之上形成SiO2膜，而形成栅极绝缘膜的工序。此外，栅极绝缘膜形成工序是，通过热ALD处理形成Al2O3膜，通过等离子体CVD处理形成SiO2膜的工序。进一步优选栅极绝缘膜形成工序是形成SiO2膜或Al2O3膜中的任一方的膜而形成栅极绝缘膜的工序，包含使用等离子体CVD处理和等离子体ALD处理这两者形成任一方的膜的工序。此外，栅极绝缘膜形成工序可以是，在氮化物层之上通过热ALD处理形成Al2O3膜，对形成的Al2O3膜进行规定时间的自由基氧化处理，在进行自由基氧化处理之后在Al2O3膜之上通过等离子体CVD处理形成SiO2膜，而形成栅极绝缘膜的工序。此外，栅极绝缘膜形成工序是形成SiO2膜而形成栅极绝缘膜的工序，在上述栅极绝缘膜形成工序中，在氮化物层之上通过等离子体ALD处理形成第一SiO2膜，在通过等离子体ALD处理形成的第一SiO2膜之上，通过等离子体CVD处理形成第二SiO2膜，使第一SiO2膜和第二SiO2膜为栅极绝缘膜。此外，优选栅极绝缘膜形成工序包括供给包含氮原子的气体进行处理的工序。作为进一步优选的一实施方式，等离子体ALD处理包括将包含BTBAS（bis-tertiaryl-buthyl-amino-silane）的成膜气体供给到氮化物层之上的工序。另外，优选栅极绝缘膜形成工序具有连续进行等离子体ALD处理和等离子体CVD处理的工序。作为优选的一实施方式，栅极绝缘膜形成工序产生频率2.45GHz的微波，生成微波等离子体。进一步优选栅极绝缘膜形成工序使用径向线缝隙天线（RLSA），生成微波等离子体。此外，氮化物层形成工序包括形成具有异质结的氮化物层的工序。进一步优选氮化物层形成工序包括形成由GaN层和AlGaN（氮化铝镓）层构成的氮化物层的工序。在本发明的另一方面是一种半导体器件，其具有构成半导体层的GaN，该半导体器件包括：具有构成半导体层的GaN的氮化物层；和形成在氮化物层之上的栅极绝缘膜。此处，栅极绝缘膜包括由使用微波等离子体形成的SiO2膜和使用微波等离子体形成的Al2O3膜构成的组之中的至少一种膜。这样的半导体器件，在GaN层之上形成栅极绝缘膜时，使用微波等离子体激励等离子体，能够以电子温度比较低的等离子体进行处理，因此能够大幅减少对成为基底层的具有GaN的氮化物层的充电损伤等。此外，将由使用微波等离子体形成的SiO2膜和使用微波等离子体形成的Al2O3膜构成的组之中的至少一种膜，作为栅极绝缘膜的至少一部分。由此，特性良好。优选氮化物层由GaN层和AlGaN层构成。发明效果当采用这样的半导体器件的制造方法时，在半导体器件中，在GaN层之上形成栅极绝缘膜时，使用微波等离子体激励等离子体，能够利用电子温度比较低的等离子体进行处理，因此能够大幅减少对成为基底层的具有GaN的氮化物层的充电损伤等。此外，将由使用微波等离子体形成的SiO2膜和使用微波等离子体形成的Al2O3膜构成的组之中的至少一种膜，作为栅极绝缘膜的至少一部分，因此作为栅极绝缘膜的特性也能够得到提高。由此，能够制造特性良好的半导体器件。此外，这样的半导体器件，在GaN层之上形成栅极绝缘膜时，使用微波等离子体激励等离子体，能够利用电子温度比较低的等离子体进行处理，因此能够大幅减少对成为基底层的具有GaN的氮化物层的充电损伤等。此外，将由使用微波等离子体形成的SiO2膜和使用微波等离子体形成的Al2O3膜构成的组之中的至少一种膜，作为栅极绝缘膜的至少一部分。由此，特性良好。附图说明图1是表示在本发明的一实施方式的半导体器件的制造方法中使用的等离子体处理装置的主要部分的概要截面图。图2是对图1所示的等离子体处理装置所包含的缝隙天线板从板厚方向观察的图。图3是表示距电介质窗的下表面的距离与等离子体的电子温度的关系的图表。图4是表示距电介质窗的下表面的距离与等离子体的电子密度的关系的图表。图5是表示本发明的一实施方式的半导体器件的制造方法中，代表性的制造工序的流程图。图6是本发明的一实施方式的半导体器件的制造方法中，形成有场氧化膜时的概要截面图。图7是本发明的一实施方式的半导体器件的制造方法中，形成有抗蚀剂层时的概要截面图。图8是本发明的一实施方式的半导体器件的制造方法中，对场氧化膜的一部分进行了蚀刻时的概要截面图。图9是本发明的一实施方式的半导体器件的制造方法中，对半导体的一部分进行了蚀刻时的概要截面图。图10是本发明的一实施方式的半导体器件的制造方法中，除去了抗蚀剂层时的概要截面图。图11是本发明的一实施方式的半导体器件的制造方法中，形成有栅极绝缘膜时的概要截面图。图12是本发明的一实施方式的半导体器件的制造方法中，形成有栅极电极时的概要截面图。图13是本发明的一实施方式的半导体器件的制造方法中，进行了欧姆开口时的概要截面图。图14是本发明的一实施方式的半导体器件的制造方法中，形成有欧姆电极时的概要截面图。图15是表示本发明的另一实施方式的半导体器件的制造方法中，形成栅极绝缘膜时的代表性工序的流程图。图16是表示本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件的一部分的概要截面图。图17是表示本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件的一部分的概要截面图。图18是表示栅极电极与漏极电流的关系的图表。图19是表示沟道长与电场效应的电迁移率的关系的图表。图20是表示I-V曲线的图表。图21是表示由PECVD形成的SiO2膜和由ALD法形成的SiO2膜构成的栅极绝缘膜中的二次离子质量分析法的测定结果的图表。图22是表示仅由PECVD形成的SiO2膜构成的栅极绝缘膜中的二次离子质量分析法的测定结果的图表。图23是表示在本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件的C-V特性的图表，表示在Al2O3膜形成与SiO2膜形成之间不进行自由基氧化的情况。图24是表示在本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件的C-V特性的图表，表示在Al2O3膜形成与SiO2膜形成之间进行20秒的自由基氧化的情况。图25是表示在本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件的C-V特性的图表，表示在Al2O3膜形成与SiO2膜形成之间进行20秒的自由基氧化的情况。图26是表示在本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件的C-V特性的图表，表示在Al2O3膜形成与SiO2膜形成之间进行7分钟的自由基氧化的情况。具体实施方式以下，参照附图说明本发明的实施方式。首先，对在本发明的一实施方式的GaN类的半导体器件的制造方法中使用的等离子体处理装置的结构和动作进行说明。图1是表示在本发明的一实施方式的GaN类的半导体器件的制造方法中使用的等离子体处理装置的主要部分的概要截面图。此外，图2是从下方侧，即从图1中的箭头II的方向观看图1所示的等离子体处理装置所包含的缝隙天线板的图。另外，在图1中，从容易理解的观点出发，省略了部件的一部分的阴影线。参照图1和图2，等离子体处理装置31包括：在其内部对被处理基板W进行等离子体处理的处理容器32；气体供给部33，其对处理容器32内供给用于等离子体激励的气体、用于等离子体CVD处理的材料气体、后述的原子层沉积法（ALD法）的处理中的成膜气体等；在其之上支承被处理基板W的圆板状的支承台34；使用微波在处理容器32内产生等离子体的等离子体产生机构39；和控制等离子体处理装置31整体的动作的控制部（未图示）。控制部进行气体供给部33中的气体流量、处理容器32内的压力等的等离子体处理装置31整体的控制。处理容器32包括：位于支承台34的下方侧的底部41；和从底部41的外周向上方向延伸的侧壁42。侧壁42为大致圆筒状。在处理容器32的底部41以贯通其一部分的方式设置有用于排气的排气孔43。处理容器32的上部侧开口，利用配置在处理容器32的上部侧的盖部44、后述的电介质窗36和作为存在于电介质窗36与盖部44之间的密封部件的O形环45，处理容器32成为能够密封的结构。气体供给部33包括：向被处理基板W的中央吹附气体的第一气体供给部46；和从被处理基板W的周边侧吹附气体的第二气体供给部47。在第一气体供给部46中供给气体的气体供给孔30位于电介质窗36的径向中央，设置在比成为与支承台34相对的相对面的电介质窗36的下表面48更向电介质窗36的内方侧后退的位置。第一气体供给部46一边利用与第一气体供给部46连接的气体供给系统49调整流量等，一边供给用于等离子体激励的不活泼气体、材料气体、成膜气体等。第二气体供给部47通过在侧壁42的上部侧的一部分设置向处理容器32内供给用于等离子体激励的气体、材料气体、成膜气体等的多个气体供给孔50而形成的。多个气体供给孔50在周向上等间隔地设置。从相同的气体供给源向第一气体供给部46和第二气体供给部47供给相同种类的用于等离子体激励的不活泼气体、材料气体、成膜气体等。另外，也能够根据要求、控制内容，从第一气体供给部46和第二气体供给部47供给其它的气体，能够调整它们的流量比等。在支承台34，用于RF（radiofrequency，射频）偏置的高频电源58经由匹配单元59与支承台34内的电极61电连接。该高频电源58例如能够以规定的电力（偏置功率）输出13.56MHz的高频。匹配单元59收纳用于在高频电源58侧的阻抗、主要是电极61、等离子体、处理容器32等的负载侧的阻抗之间获得匹配的匹配器，在该匹配器中包括用于生成自偏置的极间耦合电容器（blockingcapacitor）。支承台34能够利用静电卡盘（未图示）将被处理基板W支承在其之上。此外，支承台34具有用于加热的加热器（未图示）等，能够利用设置在支承台34的内部的温度调整机构29设定为期望的温度。支承台34被从底部41的下方侧向垂直上方延伸的绝缘性的筒状支承部51支承。上述排气孔43以沿着筒状支承部51的外周贯通处理容器32的底部41的一部分的方式设置。在环状的排气孔43的下方侧经由排气管（未图示）与排气装置（未图示）连接。排气装置具有涡轮分子泵等真空泵。能够利用排气装置将处理容器32内减压至规定的压力。等离子体产生机构39包括：设置在处理容器32的上部和外部，产生用于等离子体激励的微波的微波发生器35；配置在与支承台34相对的位置，将由微波发生器35产生的微波导入处理容器32内的电介质窗36；设置有多个缝隙40（参照图2），配置在电介质窗36的上方侧，将微波向电介质窗36发射的缝隙天线板37；和配置在缝隙天线板37的上方侧，将从后述的同轴波导管56导入的微波向径向传播的电介质部件38。具有匹配机构53的微波发生器35，经由波导管55和模式转换器54，与导入微波的同轴波导管56的上部连接。例如，在微波发生器35产生的TE模式的微波通过波导管55由模式转换器54转换为TEM模式，在同轴波导管56中传播。作为在微波发生器35产生的微波的频率，例如选择2.45GHz。电介质窗36为大致圆板状，由电介质构成。在电介质窗36的下表面48的一部分，设置有用于使基于导入的微波进行的驻波的产生变得容易的锥状凹陷的环状的凹部57。利用该凹部57能够在电介质窗36的下部侧高效地利用微波生成等离子体。另外，作为电介质窗36的具体材质，能够列举出石英、氧化铝等。缝隙天线板37为薄板状且为圆板状。多个长孔状的缝隙40，如图2所示，以一对缝隙40大致八字状地正交的方式设置，成为一对的缝隙40在周向上隔开规定间隔地设置。此外，多个一对的缝隙40在径向上也隔开规定间隔地设置。由微波发生器35产生的微波通过同轴波导管56向电介质部件38传播。微波在被其内部具有使致冷剂等循环的循环路径60、进行电介质部件38等的温度调整的冷却套52和缝隙天线板37夹着的电介质部件38的内部向径向外侧辐射状扩散，从设置于缝隙天线板37的多个缝隙40向电介质窗36发射。透过电介质窗36的微波在电介质窗36的正下方产生电场，在处理容器32内生成等离子体。即，在等离子体处理装置31中用于处理的微波等离子体，利用从具有上述结构的冷却套52、缝隙天线板37和电介质部件38的径向线缝隙天线（RLSA：RadialLineSlotAntenna）发射的微波在处理容器32内生成。另外，在以下的说明中，有时将这样生成的等离子体称为RLSA等离子体。图3是表示在等离子体处理装置31中产生等离子体时的处理容器32内的距电介质窗36的下表面48的距离与等离子体的电子温度的关系的图表。图4是表示在等离子体处理装置31中产生等离子体时的处理容器32内的距电介质窗36的下表面48的距离与等离子体的电子密度的关系的图表。参照图3和图4，电介质窗36的正下方的区域，具体而言，在图3中由点划线表示的直至大约10mm左右的区域26，被称为所谓的等离子体生成区域。在该区域26中，电子温度高，电子密度大于1×1012cm-3。另一方面，由双点划线表示的超过10mm的区域27被称为等离子体扩散区域。在该区域27中，电子温度为1.0～1.3eV左右，至少低于1.5eV，电子密度为1×1012cm-3左右，至少高于1×1011cm-3。后述的对被处理基板W进行的等离子体处理，例如在这样的等离子体扩散区域进行。即，等离子体处理优选在被处理基板W的表面附近，使用等离子体的电子温度低于1.5eV，且等离子体的电子密度高于1×1011cm-3的微波等离子体。另外，根据这样的等离子体处理装置31，在高压条件，具体而言，例如处理容器32内的压力为50mTorr以上的RLSA等离子体中，能够实现高的电子密度和低的电子温度。即，利用使处理容器32内的压力较高的RLSA等离子体，能够以比较低的电子温度和比较高的电子密度进行等离子体处理。另外，上述结构的等离子体处理装置31也能够应用于等离子体的ALD处理装置、等离子体CVD装置和等离子体蚀刻装置。即，例如通过从气体供给部供给蚀刻气体和用于等离子体激励的气体，成为适合蚀刻的规定条件，能够对被处理基板W进行蚀刻。接着，说明使用上述等离子体处理装置31制造的GaN类的半导体器件的制造方法。图5是表示本发明的一实施方式的半导体器件的制造方法中代表性的工序的流程图。图6、图7、图8、图9、图10、图11、图12、图13和图14是表示在本发明的一实施方式的半导体器件的制造方法中，代表性的制造工序中的半导体器件材料或半导体器件的一部分的概要截面图。另外，在图6～图14中，从容易理解的观点出发，省略部件的一部分的阴影线。首先，参照图5和图6，准备在作为基底的由Si（硅）、蓝宝石等构成的基板12上，依次形成有GaN层13和AlGaN层14的半导体器件材料11。此处，GaN层13和AlGaN层14的接合为异质结。这样的由半导体器件材料11构成的半导体器件也称为AlGaN/GaN的混合MOS-HFET（MetalOxideSemiconductor-HeterojunctionFieldEffectTransistor：异质结场效应晶体管）。该接合GaN层13和AlGaN层14而形成半导体层的工序是在基板上形成具有GaN的氮化物的层的氮化物层形成工序。接着，在所准备的半导体器件材料11之上即在成为最上层的AlGaN层14的上层，形成成为场氧化膜15的硅氧化膜（SiO2）（图5（A））。此时，场氧化膜15的膜厚例如选择300nm。此处的膜厚，具体而言，由场氧化膜15的下侧的面16a与上侧的面16b之间的膜厚方向即图6中的纸面上下方向所示的间隔A1表示。另外，关于这样的场氧化膜15的形成，例如通过常压下的CVD处理形成。对于这样形成的场氧化膜15，从提高膜质的观点出发，进行约30分钟的800℃的温度下的退火处理。接着，参照图7，进行光刻的图案化，在场氧化膜15之上形成抗蚀剂层17（图5（B））。作为抗蚀剂层17的材料例如使用OFPR800LB。接着，参照图8，将形成的抗蚀剂层17作为掩膜，进行场氧化膜15的蚀刻（图5（C））。这样的蚀刻是所谓的干蚀刻。作为蚀刻气体，例如使用C5F8气体和O2气体的混合气体。接着，参照图9，将形成的抗蚀剂层17作为掩膜，接着进行成为半导体层的AlGaN层14和GaN层13的蚀刻（图5（D））。这样，形成用于之后形成栅极电极的开口部18。此时的蚀刻了也是所谓的干蚀刻。作为干蚀刻气体，例如使用HBr气体。此处，对于AlGaN层14来说，以贯通膜厚方向的方式进行蚀刻，对于GaN层13来说，以削除上层侧即AlGaN层14侧的膜厚方向的一部分的方式进行蚀刻。GaN层13的蚀刻深度优选为约10nm左右。即，图9中，在开口部18，在GaN层13的上侧露出的面16c与AlGaN层14的下侧的面16d之间的膜厚方向的间隔A2为约10nm。此外，在这样进行蚀刻之后，进行利用氧（O2）气的灰化（ashing）处理。另外，在该蚀刻之后，AlGaN层14以下述方式分离：一方是之后成为源极区域的纸面左侧的AlGaN层14a，另一方是之后成为漏极区域的纸面右侧的AlGaN层14b。接着，参照图10，进行形成的抗蚀剂层17的除去（图5（E））。关于抗蚀剂层17的除去，例如对由上述材料构成的抗蚀剂层17进行SPM（SulfuricacidHydrogenPeroxideMixture：硫酸过氧化氢混合物）的清洗等。接着，如图11所示，以覆盖成为露出的面的场氧化膜15的上侧的面16e和开口部18的表面，具体而言为在开口部18中、在GaN层13的上侧露出的面16c和开口部18的侧壁的面16f的方式，形成栅极绝缘膜19（图5（F））。另外，在形成栅极绝缘膜19的前阶段，可以进行上述露出的面16c、16e、16f的清冼。关于栅极绝缘膜19的形成，使用上述等离子体处理装置31，通过使用微波等离子体的等离子体CVD处理进行。具体而言以下述方式进行。再次参照图1～图2，首先在配置在处理容器32内的支承台34上，通过静电卡盘支承作为被处理基板W的半导体器件材料11。接着，一边施加规定的偏置电力，一边从气体供给部33作为用于等离子体激励的气体供给He气、Ar气、Xe气、Kr气等不活泼气体。此处，控制处理容器32内的压力，使得在等离子体处理中成为适当的压力。此外，使用设置在支承台34的内部的温度调整机构29，使支承在支承台34上的被处理基板W的温度为400℃。在这样的状态下，在处理容器32内生成微波等离子体。这样的话，包含支承台34的区域成为等离子体扩散区域。接着，供给用于进行等离子体CVD处理的材料气体。使用气体供给部33进行材料气体的供给。在该情况下，以与用于等离子体激励的不活泼气体混合的方式供给材料气体。这样，进行利用微波等离子体的等离子体CVD处理。此处，作为栅极绝缘膜19，形成由SiO2膜构成的膜。具体而言，作为材料气体供给包含硅原子、氧原子的气体。之后，如图12所示，在开口部18，以覆盖栅极绝缘膜19的方式形成栅极电极20（图5（G））。作为栅极电极20的材质，例如使用TaN（氮化钽）。关于栅极电极20的形成，首先，通过相对靶式溅射法，以覆盖在上侧露出的面，具体而言是栅极绝缘膜的上侧的面16g、开口部18中的侧壁的面16h和开口部18的底壁的面16i的方式形成上述TaN层。之后，在其上层形成抗蚀剂层（未图示）之后，进行利用光刻等的图案化。之后，使用蚀刻剂，将抗蚀剂层作为掩膜进行湿蚀刻。这样，以在与开口部18相当的位置形成的TaN层残留的方式形成栅极电极20。另外，作为此时的蚀刻剂，例如为HF（氟酸）、HNO3（硝酸）和CH3COOH（醋酸）的混合液，它们的比率为HF：HNO3：CH3COOH＝1：1：40。接着，如图13所示，形成用于形成后述的欧姆电极的开口部21a、21b（图5（H））。通过LAL800的湿蚀刻进行开口部21a、21b的形成。此时的蚀刻以削除形成在场氧化膜15上的栅极绝缘膜19a和场氧化膜15的规定的部位的方式进行。此时，进行蚀刻直至AlGaN层14的上侧的面16i、16j露出的程度，形成开口部21a、21b。接着，如图14所示，在形成的开口部21a、21b形成欧姆电极22a、22b（图5（I））。欧姆电极22a、22b的形成以利用具有导电性的材料填埋形成的开口部21a、21b的方式进行。具体而言，首先，与上述栅极电极20的形成同样地，通过相对靶式溅射法形成TaN层。之后，通过蒸镀法，形成300nm左右的Al（铝）。然后，进行基于光刻的图案化，进行湿蚀刻。作为蚀刻剂，在进行Al的蚀刻的情况下，例如为H2PO3（磷酸）、HNO3（硝酸）、CH3COOH（醋酸）和H2O（水）的混合液，以它们的比率为H2PO3：HNO3：CH3COOH：H2O＝16：1：2：1的方式进行混合。此外，在进行TaN的蚀刻的情况下，例如为与在上述栅极电极的形成时使用的蚀刻剂相同的蚀刻剂，即，为HF（氟酸）、HNO3（硝酸）和CH3COOH（醋酸）的混合液，它们的比率为HF：HNO3：CH3COOH＝1：1：40。这样，制造本发明的一实施方式的GaN类的半导体器件23a。另外，形成在栅极电极20的纸面左右两侧的欧姆电极22a、22b中，使与栅极电极20的纸面左右方向上的间隔比较短且设置于纸面左侧的欧姆电极22a为源极电极，其下层侧的AlGaN层14a成为源极区域。另一方面，使与栅极电极20的纸面左右方向上的间隔比较长且设置于纸面右侧的欧姆电极22b为漏极电极，其下层侧的AlGaN层14b成为漏极区域。根据这样的半导体器件的制造方法，在GaN类的半导体器件中，在GaN层之上形成栅极绝缘膜时，能够使用微波等离子体激励等离子体，以电子温度比较低的等离子体进行处理，因此能够使对于成为基底层的具有GaN的氮化物的层的充电损伤等电应力、离子照射等引起的物理损伤大幅减少。此外，将使用微波等离子体形成的SiO2膜作为栅极绝缘膜，因此作为栅极绝缘膜的特性也能够得到提高。由此，能够制造特性良好的半导体器件。另外，在后面叙述特性良好的半导体器件的评价。此外，本发明的一实施方式的GaN类的半导体器件是具有构成半导体层的GaN的半导体器件，包括：具有构成半导体层的GaN的氮化物的层；和形成在氮化物的层之上的栅极绝缘膜。此处，栅极绝缘膜包含使用微波等离子体形成的SiO2膜。这样的GaN类的半导体器件，在GaN层之上形成栅极绝缘膜时，使用微波等离子体激励等离子体，因此以电子温度比较低的等离子体进行处理，因此能够大幅减少对于成为基底层的具有GaN的氮化物的层的充电损伤等。此外，将使用微波等离子体形成的SiO2膜作为栅极绝缘膜。由此，特性良好。另外，在上述实施方式中，在进行使用微波等离子体的CVD处理时，作为材料气体，优选供给含有氮氧化物（NOx）的气体。通过这样，能够使得在形成的SiO2膜的膜中含有微量的氮（N）原子。这样的微量的氮原子能够抑制来自GaN层的Ga向SiO2膜中扩散。由此，能够进一步提高膜质。此外，在上述实施方式中，进行使用微波等离子体的CVD处理，形成成为栅极绝缘膜的SiO2膜，但是并不限定于此，也可以使用微波等离子体，通过ALD法，形成成为栅极绝缘膜的SiO2膜。即，也可以通过使用微波等离子体的ALD处理形成SiO2膜。图15是表示在本发明的另一实施方式的半导体器件的制造方法中，形成栅极绝缘膜时的代表性的工序的流程图。图15所示的流程图与图5所示的流程图中的栅极绝缘膜形成工序（F）相当，在本发明的另一实施方式的半导体器件的制造方法中，与其它的工序即图5（A）～图5（E）和图5（G）～图5（I）的工序是相同的工序，因此省略其说明。参照图15，在形成栅极绝缘膜时，使用上述等离子体处理装置31，进行利用微波等离子体的ALD处理。关于ALD处理，首先，对于成为被处理地基板W的形成有开口部等的半导体器件材料11供给成膜气体（图15（J））。此时，从气体供给部33供给成膜气体。利用成膜气体使原子层吸附数层左右之后，进行作为成膜气体的排气的第一排气（图15（K））。成膜气体的排气结束时，供给用于等离子体激励的气体（图15（L））。之后，利用产生的微波等离子体，对吸附的原子层进行等离子体处理。这样进行原子层数层左右的SiO2的成膜。之后，进行作为用于等离子体激励的气体的排气的第二排气（图15（M）。以该图15（J）～图15（M）表示的气体吸附工序、第一排气工序、等离子体处理工序和第二排气工序为一个循环，进行多个该循环，得到期望的膜厚的SiO2膜。这样得到的SiO2膜，即通过使用微波等离子体的ALD法形成的SiO2膜，与通过使用微波等离子体的CVD法形成的SiO2膜相比，能够为更致密的膜，作为对半导体器件要求的特性，能够提高所谓的栅漏特性（泄漏特性）。即，使用微波等离子体的ALD处理能够进一步提高膜质。另外，在通过上述ALD处理形成SiO2膜时，作为使用的成膜气体，优选使用作为含有N（氮）的硅氧化膜材料的氨基硅烷类ALD成膜材料。这样的成膜气体能够使SiO2膜中含有微量的N。通过该微量的N的存在，能够抑制来自GaN层的Ga向成为栅极绝缘膜的SiO2膜中的扩散。作为具体的成膜气体，例如能够列举出包含BTBAS（bis-tertiaryl-buthyl-amino-silane:双叔丁氨基硅烷）的成膜气体。此外，在上述实施方式中，作为栅极绝缘膜形成SiO2膜，但是并不限于SiO2膜，例如也可以形成Al2O3膜（氧化铝）膜。即，在栅极绝缘膜形成工序中，形成SiO2膜和Al2O3膜构成的组中的至少一个膜即可。即，本发明的一实施方式的半导体器件的制造方法是具有构成半导体层的GaN（氮化镓）的半导体器件的制造方法，具有栅极绝缘膜形成工序：在具有GaN的氮化物层之上，使用微波等离子体，形成由SiO2膜和Al2O3膜构成的组之中的至少一个膜，使形成的膜为栅极绝缘膜。此外，本发明的一实施方式的半导体器件是具有构成半导体层的GaN的半导体器件，包括：具有构成半导体层的GaN的氮化物层；和形成在氮化物的层之上的栅极绝缘膜。此处，栅极绝缘膜包括由使用微波等离子体形成的SiO2膜和使用微波等离子体形成的Al2O3膜构成的组中的至少一个膜。此处，对在这样的GaN类的半导体器件中适合的栅极绝缘膜的材料进行考量，结果如下。作为在GaN类的半导体器件中用作栅极绝缘膜的材料，在上述SiO2和Al2O3膜之外，能够列举出Si3N4等SiNx、AlN、Ga2O3等GaOx、Gd2O3、MgO、Sc2O3、HfO2、ZrO2等。如上所述，对于在GaN类的半导体器件中使用的栅极绝缘膜，优选传导带侧的能带偏移（ΔEc）较大。此外，对于所谓的绝缘破坏电压也优选较高。此处，对于Si3N4、Ga2O3、HfO2和ZrO2，有各自的ΔEc的值为1.3eV、0.46eV、1.09eV和1.1eV的报告，分别都较小。此外，对于Ga2O3、Gd2O3、MgO、Sc2O3，有各自的绝缘破坏电压的值为2.8MV/cm、0.1或3MV/cm、1.2MV/cm和0.7MV/cm的报告，分别都较小。对于AlN来说，结晶（crystal）状态下的绝缘破坏电压的值为低于15MV/cm左右，较大，但非晶质（amorphous）状态下的绝缘破坏电压的值为1.4MV/cm左右，较小。由此，SiO2和Al2O3膜适合作为GaN类的半导体器件中的栅极绝缘膜的材料。即，在上述制造方法中，作为栅极绝缘膜形成具有SiO2的膜，但也可以将SiO2置换为Al2O3，将具有Al2O3的膜作为栅极绝缘膜进行制造。另外，也可以在形成的栅极绝缘膜中叠层上述SiO2膜和Al2O3膜，将栅极绝缘膜构成为二层构造。图16是此时的GaN类半导体器件的概要截面图，与图14所示的截面相当。在图16中，对于与图14相同的结构的部件标注与图14相同的符号，省略其说明。参照图16，在本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件23b是从成为半导体层的GaN层13与栅极电极20之间到场氧化膜15与栅极电极20之间具有栅极绝缘膜19b的结构。栅极绝缘膜19b在开口部18附近的纸面上下方向上具有：设置于成为半导体层的GaN层13、AlGaN层14a、14b侧的氧化膜即Al2O3膜24a；和设置于栅极电极20侧的氧化膜即SiO2膜24b。即，栅极绝缘膜19b具有由Al2O3膜24a和SiO2膜24b构成的二层构造。通过这样的结构，能够利用各个膜的特性的长处，制造更对应于要求的栅极绝缘膜以及半导体器件。另外，并不限于二层构造，根据需要或要求，也可以为三层以上的结构。此外，Al2O3膜和SiO2膜的上下方向上的位置也可以互换。即，也可以首先进行SiO2膜的形成，之后形成Al2O3膜。此外，在使栅极绝缘膜为二层构造的情况下，也可以通过热ALD处理形成Al2O3膜，通过等离子体CVD处理形成SiO2膜。即，本发明的一实施方式的半导体器件的制造方法具有栅极绝缘膜形成工序，该栅极绝缘膜形成工序在具有GaN的氮化物的层之上使用微波等离子体形成SiO2膜，将形成的膜作为栅极绝缘膜的一部分。具体而言，栅极绝缘膜形成工序是通过热ALD处理形成Al2O3膜，通过等离子体CVD处理形成SiO2膜的工序。也可以采用这样的结构。在该情况下，通过热ALD处理形成的Al2O3膜和通过使用微波等离子体的等离子体CVD处理形成的SiO2膜组成的栅极绝缘膜中，通过等离子体CVD处理形成的SiO2膜为栅极绝缘膜的一部分。在通过热ALD处理形成作为栅极绝缘膜的一部分的Al2O3膜时的具体的处理条件，能够举出以下内容。即，使支承台的温度为200～400℃，使处理容器内的压力为0.1～1Torr，以5～30slm的流量供给氧，并且以50～1000sccm的流量供给三甲基铝（TMA（Trimethylaluminium））气体。这样使气体吸附。然后，将氧保持原样地供给，并使处理容器内的压力为0.5～2Torr，供给作为氧化剂的O3（臭氧）气体100～500g/Nm3，进行成膜。使该处理为一个循环，进行5～120秒。这样，重复上述循环，进行Al2O3膜的热ALD处理，直至成为期望的Al2O3膜的膜厚。之后，在通过热ALD形成的Al2O3膜上，如上所述利用使用微波等离子体的等离子体CVD处理形成SiO2膜，得到下层侧为Al2O3膜，上层侧为SiO2膜的期望膜厚的栅极绝缘膜。此时，能够不使用等离子体地形成Al2O3膜。此外，在利用微波等离子体形成SiO2膜时，也能够实现减少对位于Al2O3膜的下层侧的GaN层的充电损伤等。此处，在Al2O3膜的形成与SiO2膜的形成之间，即在利用热ALD处理地的Al2O3膜的形成之后、利用等离子体CVD处理的SiO2膜的形成之前，可以对Al2O3膜的最靠表面的部分进行规定时间的利用微波等离子体的自由基氧化。具体的一个例子是，在利用热ALD处理形成Al2O3膜之后，使Al2O3膜在利用微波等离子体生成的等离子体扩散区域中曝露规定时间，之后，供给用于进行等离子体CVD处理的材料气体，利用等离子体CVD处理形成SiO2膜。通过这样做，能够进一步提高膜质。在后面叙述关于这样制造出的半导体器件的评价。另外，在由任一方的膜构成栅极绝缘膜的情况下，在形成单层的栅极绝缘膜时，也可以使用等离子体ALD处理和等离子体CVD处理这两者形成栅极绝缘膜。图17是此时的GaN类的半导体器件的概要截面图，相当于图14和图16所示的截面。在图17中，对与图14同样结构的部件标注与图14相同的符号，省略其说明。参照图17，本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件23c是从成为半导体层的GaN层13与栅极电极20之间到栅极绝缘膜15与栅极电极20之间具有栅极绝缘膜19c的结构。栅极绝缘膜19c在开口部18附近的纸面上下方向上包括：在成为半导体层的GaN层13、AlGaN层14a、14b侧设置、通过等离子体ALD处理形成的作为第一氧化膜的SiO2膜24c；和设置在栅极电极20侧，通过等离子体CVD处理形成的作为第二氧化膜的SiO2膜24d。即，栅极绝缘膜19c具有由通过等离子体ALD处理形成的SiO2膜24c和通过等离子体CVD处理形成的SiO2膜24d构成的二层构造。另外，在图17中，SiO2膜24c与SiO2膜24d之间的界面的大致位置由虚线表示。这样构成的半导体器件具有以下的优点。即，能够通过由等离子体ALD处理形成的SiO2膜24c抑制来自GaN层13的Ga的扩散，由成膜速度快的等离子体CVD处理形成剩下的SiO2膜24d，由此，能够提高生产率。接着，对由上述本发明的半导体器件的制造方法制造出的半导体器件的特性的评价进行叙述。图18是表示栅极电压与漏极电流的关系的图表。在图18中，虚线表示由使用CCP（电容耦合等离子体）的CVD处理形成有栅极绝缘膜的GaN类半导体器件的情况。以下简称为CCP-PE（PlasmaEnhanced）CVD。在图18中，实线表示由上述本发明的一实施方式的半导体器件的制造方法制造的情况，以下简称为RLSA-PECVD。在图18中，纵轴表示漏极电流（A），横轴表示栅极电压（V）。另外，在测定时，使施加于漏极－源极间的电压Vds为0.1V，使沟道长度Lch为4μm，使沟道宽度Wch为0.84mm。此处，关于图18所示的栅极电压与漏极电流的关系，表示所谓的电流的栅漏特性，优选在施加较小的栅极电压时，流过较大的漏极电流，在图18所示的图表中，Vg比0V电压较高的时刻，在垂直方向高高立起的形状是优选的，驱动能力优异。参照图18，在CCP-PECVD的情况下，在施加5V左右的栅极电压的时刻，漏极电流才终于开始流动，之后，即随着使栅极电压增加，漏极电流缓慢增加。与此相对，在RLSA-PECVD的情况下，在施加3V左右的栅极电压的时刻开始流动漏极电流，之后随着增加栅极电压，漏极电流的增加的程度变大。根据图18所示的结果，能够得知作为半导体器件，RLSA-PECVD比CCP-PECVD优异。图19是表示沟道长度（Lch）与场效应的电子迁移率（FieldEffectMobility）的关系的图表。在图19中，空心菱形表示上述CCP-PECVD的情况，黑色菱形表示上述RLSA-PECVD的情况。图19中，纵轴表示场效应的电子迁移率（cm2/Vs），横轴表示沟道长度（μm）。另外，在测定时，使施加于漏极－源极之间的电压Vds为0.1V。此处，关于图19所示的沟道长度与场效应的电子迁移率的关系，在规定的沟道长度下，场效应的电子迁移率的值越高，作为半导体器件越优异。参照图19能够得知，在沟道长度为10nm或20nm等各个沟道长度时，RLSA-PECVD的值比CCP-PECVD的值更高，为更大的电子迁移率。即，在图19所示的结构中也能够得知，作为半导体器件，RLSA-PECVD比CCP-PECVD更优异。此处，在上述栅极绝缘膜的形成中，与由PECVD处理形成相比，由PEALD处理形成更为优选。图20是表示显示所谓的J-E特性的I-V曲线的图表。图20中纵轴表示每单位面积的电流J（A/cm2），横轴表示电压（MV/cm）。另外，在测定时，使测定区域为4.52×10-4cm2，使PEALD时的膜厚为15.9nm，使PECVD时的膜厚为63.8nm。此处，关于图20所示的J-E特性，电压和电流的值显示出接近直线的比例关系的情况比较好，此外，优选即使施加高的电压其比例关系也不会破坏，即没有所谓的绝缘破坏。参照图20，在为图20中的实线所示的PEALD的情况下，电流值从电压6MV/cm的附近开始上升，图线的形状立起，随着施加电压，显示大致直线的比例关系，同时电流值上升。与此相对，在为图20中的虚线所示的PECVD的情况下，电流值从大致相同程度的电压6MV/cm的附近上升，图形的形状立起，但图形的形状波动，其电流值上升。此外，在电压12MV/cm的附近，产生被看作绝缘破坏的现象。即，图20所示的结果能够得知由PEALD形成的氧化膜比由PECVD形成的氧化膜优异。图21是表示由PECVD形成的SiO2膜和由PEALD法形成的SiO2膜所构成的栅极绝缘膜中的二次离子质量分析法（SIMS（SecondaryionMassSpectroscopy））的测定结果的图表。图22是表示仅由PECVD成的SiO2膜所构成的栅极绝缘膜中的二次离子质量分析法的测定结果的图表。图21和图22所示的栅极绝缘膜均形成60nm的SiO2膜。在图21和图22中，纵轴表示强度（cps），横轴表示距作为基准的规定位置的测定深度（nm）。在图21和图22中，实线表示Si（硅）、虚线表示O（氧）、点划线表示Ga（镓）。在图21和图22中，图中的虚线的左侧的区域表示配置形成的栅极绝缘膜即SiO2膜的区域，图中的虚线的右侧的区域表示配置GaN层的区域。即，在图21中，横轴中的0nm的位置是图17中的栅极绝缘膜的位置A3的位置，在图22中，横轴中的0nm的位置是图14中的栅极绝缘膜的位置A3的位置，测定深度分别向从A3延伸的箭头A4方向去而变深。而且，在纵方向上延伸的虚线所示的部分是SiO2膜与GaN层的大致的边界部分，在图17和图14中的面16k所示的部分。参照图21，对于由PEALD形成20nmSiO2，由PECVD形成40nmSiO2的栅极绝缘膜来说，在SiO2所位于的区域中，Ga的强度为约1×102的水平。与此相对，参照图22，对于仅由PECVD形成60nmSiO2的栅极绝缘膜来说，在SiO2所位于的区域中，Ga的强度为约1×103的水平。即，与由PEALD形成20nmSiO2、由PECVD形成40nmSiO2的栅极绝缘膜的情况相比较，仅由PECVD形成60nmSiO2的栅极绝缘膜的情况下，Ga的扩散程度高了一个数量级。由此，为了抑制Ga对形成的SiO2膜的扩散，优选在GaN层与SiO2膜的分界部分使用PEALD成膜。另外，如上所述，在使栅极绝缘膜为二层构造的情况下，在由热ALD处理形成Al2O3膜，由等离子体CVD处理形成SiO2膜的情况下，在Al2O3膜的形成与SiO2膜的形成之间，对于Al2O3膜的最为表面的部分，进行规定时间的利用微波等离子体的自由基氧化，从提高膜质的观点出发是有利的。此处Al2O3膜的最为表面的部分是指与SiO2膜接触的Al2O3膜的最上面，与图16中的面16m相当。图23、图24、图25和图26是表示在本发明的又一实施方式的半导体器件的制造方法中制造出的半导体器件中的C-V特性的图表。在图23～图26所示的情况下，在GaN层的上层通过热ALD处理形成5nm的Al2O3膜，进而在其上通过等离子体CVD处理形成60nm的SiO2膜，以构成栅极绝缘膜。图23表示在Al2O3膜形成与SiO2膜形成之间没有进行自由基氧化的情况。图24表示在Al2O3膜形成与SiO2膜形成之间进行20秒的自由基氧化的情况。图25表示在Al2O3膜形成与SiO2膜形成之间进行3分钟的自由基氧化的情况。图26表示在Al2O3膜形成与SiO2膜形成之间进行7分钟的自由基氧化的情况。在图23～图26中，纵轴表示C/Cox的比率，横轴表示栅极电压Vg（V）。作为测定条件，使环境温度为150℃、使频率为1MHz、使测定区域为4.52×10－4cm2、使栅极电压为－20V到＋20V以进行测定。此处，关于作为纵轴的C/Cox，在其图线的形状中，不具有拐点，随着向栅极电压的施加电压的增加，C/Cox的值以平滑的曲线上升是优选的，满足这样的图形的曲线的栅极绝缘膜的所谓的栅极电极的栅漏特性良好，膜质优异。参照图23，在完全不进行自由基氧化的情况下，图23中点划线所示的区域，具体而言是Vg的值为约－4.0～－3.0V、C/Cox的值为约0.7～0.8的范围内，能够看到多个拐点。接着，参照图25，在进行3分钟的自由基氧化的情况下，也在与图23中点划线所示的区域大致相同的区域看到多个拐点。接着，参照图26，在进行7分钟的自由基氧化的情况下，在图26中的点划线所示的区域，具体而言是Vg的值为约－12.0～－8.0V、C/Cox的值为0.7～0.8的范围内看到大幅度的拐点。与此相对，参照图24，在进行20秒的自由基氧化的情况下，在图形中，不能够看到特别显眼的拐点，随着对栅极电极的施加电压的增加，C/Cox的值以平滑的曲线上升。由此，在该实施方式中，在Al2O3膜形成与SiO2膜形成之间优选进行20秒左右的自由基氧化的处理。另外，关于进行自由基氧化的处理的时间，根据形成的Al2O3膜的膜厚、形成的SiO2膜的膜厚等决定。另外，在上述实施方式中，GaN类的半导体器件由AlGaN/GaN的混合MOS-HFET构成，但并不限定于此，也可以是具有由GaN层的单层形成的半导体层的半导体器件、具有GaN层和其它的镓化合物的异质结的混合MOS-HFET。此外，在上述实施方式中，等离子体处理是使用等离子体的电子温度低于1.5eV且等离子体的电子密度高于1×1011cm-3的微波等离子体的处理，但并不限定于此，例如也能够应用于等离子体的电子密度低于1×1011cm-3的区域。另外，在上述实施方式中，利用使用缝隙天线板的RLSA的微波进行等离子体处理，但并不限定于此，也可以使用具有梳型的天线部的微波等离子体处理装置、从缝隙辐射微波生成表面波等离子体的微波等离子体处理装置。以上，参照附图说明了本发明的实施方式，但本发明并不限定于图示的实施方式。对于图示的实施方式，能够在与该发明相同的范围内或者均等的范围内，进行各种修正、变形。附图标记说明11：半导体器件材料；12：基板；13：GaN层；14、14a、14b：AlGaN层；15：场氧化膜；16a、16b、16c、16d、16e、16f、16g、16h、16i、16j、16k、16m：面；17：抗蚀剂层；18、21a、21b：开口部；19、19a、19b、19c：栅极绝缘膜；20：栅极电极；22a、22b：欧姆电极；23a、23b、23c：半导体器件；24a：Al2O3膜；24b、24c、24d：SiO2膜；26、27：区域；29：温度调整机构；31：等离子体处理装置；32：处理容器；33、46、47：气体供给部；34：支承台；35：微波发生器；36：电介质窗；37：缝隙天线板；38：电介质部件；39：等离子体产生机构；40：缝隙；41：底部；42：侧壁；43：排气孔；44：盖部；45：O型环；48：下表面；49：气体供给系统；30、50：气体供给孔；51：筒状支承部；52：冷却套；53：匹配机构；54：模式转换器；55：波导管；56：同轴波导管；57：凹部；58：高频电源；59：匹配单元；60：循环路径；61：电极。