氮化硅干修整而没有顶部下拉的制作方法

氮化硅干修整而没有顶部下拉的制作方法
【专利摘要】提供一种用于在衬底上形成具有硅栅极的器件的方法。氮化硅隔离层形成在所述硅栅极的侧面。利用所述氮化硅隔离层作为掩模进行离子注入以形成离子注入区。在所述隔离层和栅极之上选择性地沉积非共形层，其选择性地沉积比沉积在氮化硅隔离层的侧壁上的层较厚的层于所述栅极和所述隔离层的顶部以及于所述隔离层之间。蚀刻掉氮化硅隔离层的侧壁上的非共形层的侧壁。修整所述氮化硅隔离层。
【专利说明】氮化硅干修整而没有顶部下拉
【技术领域】
[0001]本发明涉及在半导体晶片上形成半导体器件的方法。更具体地说，本发明涉及具有邻近掺杂硅区的硅栅极的半导体器件的形成。
【背景技术】
[0002]在半导体器件的形成中，与硅栅极相邻的氮化硅隔离层被用作离子注入掩模。

【发明内容】

[0003]为了实现上述意图并根据本发明的目的，提供了用于在衬底上形成具有硅栅极的器件的方法。氮化硅隔离层形成在硅栅极的侧面。利用氮化硅隔离层作为掩模进行离子注入以形成离子注入区。在所述隔离层和栅极之上选择性地沉积非共形层，其选择性地沉积比沉积在氮化硅隔离层的侧壁上的层较厚的层于所述栅极和所述隔离层的顶部以及于所述隔离层之间。蚀刻掉氮化硅隔离层的侧壁上的非共形层的侧壁。修整氮化硅隔离层，但是不蚀刻氮化硅隔离层的顶部。
[0004]在本发明的另一种表现中，提供了用于在衬底上形成具有硅栅极的器件的方法。氮化硅隔离层形成在硅栅极的侧面。利用氮化硅隔离层作为掩模进行离子注入以形成离子注入区。在所述隔离层和栅极之上选择性地沉积非共形层，其选择性地沉积比沉积在氮化硅隔离层的侧壁上的层较厚的层于所述栅极和所述隔离层的顶部以及于所述隔离层之间，其中所述非共形层是氧化硅、氮化硅或聚合物中的至少一种。蚀刻掉氮化硅隔离层的侧壁上的非共形层的侧壁。修整氮化硅隔离层。除去在所述栅极和隔离层的顶部的以及在衬底上的非共形层的部分以在所述硅栅极的顶部以及在衬底的上面提供暴露的硅区。沉积金属层。将所述金属层进行退火以在暴露的硅区处形成金属硅化物。
[0005]本发明的这些以及其它特征将结合下面的附图在下文的本发明的详细描述中更详细地描述。
【专利附图】

【附图说明】
[0006]在附图中的图中，本发明是通过举例的方式示出，而不是通过限制的方式示出，其中相同的附图标记表示类似的元件，其中:
[0007]图1是本发明的实施方式的流程图。
[0008]图2A-H是使用本发明的方法的结构的形成的示意图。
[0009]图3是可用于本发明的实施方式中的等离子体处理室的示意图。
[0010]图4是可用于实施本发明的计算机系统的示意图。
【具体实施方式】
[0011]现在将参照如附图中所示的其几个优选的实施方式详细描述本发明。在下面的描述中，阐述了许多具体细节以便彻底理解本发明。然而，将显而易见的是，本领域的技术人员在没有部分或所有这些具体细节的情况下可以实现本发明。在其它情况下，没有详细描述众所周知的工艺步骤和/或结构从而避免不必要地使本发明难以理解。
[0012]图1是本发明的实施方式的高级流程图。在本实施方式中，硅衬底上的氧化层上形成硅栅极(步骤104)。硅栅极的侧面上形成氮化硅(SiN)隔离层(步骤108)。进行离子注入以将离子注入到硅衬底中，同时利用SiN隔离层作为掩模(步骤112)。在所述SiN隔离层、栅极和衬底之上选择性地沉积非共形层，其中所述选择性地沉积沉积比在所述隔离层的侧壁上的量较多的量于所述SiN隔离层、栅极和衬底的顶部(步骤116)。蚀刻所述非共形层的侧壁(步骤120)。修整所述氮化硅隔离层(步骤124)。除去在所述栅极、隔离层和衬底的顶部的非共形层的部分(步骤128)。在栅极和衬底的顶部沉积金属层(步骤132)。将金属进行退火以形成金属硅化物(步骤136)。除去剩余的金属(步骤140)。
[0013]在本发明的优选的实施方式中，硅衬底上的氧化层上形成硅栅极(步骤104)。图2A是具有堆层200的横断面图，堆层200具有硅衬底204、氧化层208和多晶硅栅极212，硅衬底204上是氧化层208，多晶硅栅极212形成在氧化层208上。在这个实施例中，硅衬底是娃晶片。在其它实施方式中，不同于娃氧化层的一个或多个其它层可以位于所述栅极与所述硅衬底之间。
[0014]所述栅极的侧面上形成SiN隔离层(步骤108)。在本实施方式中，首先在所述栅极的侧面上形成硅氧化隔离层。这可以通过在所述栅极上沉积氧化硅层并且蚀刻氧化硅层的顶部以形成氧化硅隔离层来实现。然后在氧化硅隔离层以及多晶硅栅极的侧面上形成SiN隔离层。这可以通过在所述栅极和氧化硅隔离层上沉积SiN层，然后蚀刻所述SiN层的顶部来实现。图2B是堆层200的横断面图，其中氧化硅隔离层216形成于多晶硅栅极212的侧面上并且SiN隔离层220形成于氧化硅隔离层216和多晶硅栅极212的侧面上。
[0015]向所述硅衬底进行离子注入(步骤112)，以形成硅衬底的掺杂区域，其中SiN隔离层用作掩模。通常，离子被加速到衬底，在衬底中没有被SiN隔离层、氧化硅隔离层或者栅极覆盖的区域形成掺杂区域。图2C示出了离子224如何被导向硅衬底204以在硅衬底中形成掺杂离子注入区228。
[0016]在所述SiN隔离层、栅极、氧化硅隔离层和衬底之上选择性地沉积非共形层(步骤116)，其中所述选择性地沉积沉积比在所述SiN隔离层的侧壁上的量较多的量于所述SiN隔离层、氧化硅隔离层、栅极和衬底的顶部。在本实施方式中，使用化学气相沉积(CVD)提供所述非共形层的所述选择性沉积。化学气相沉积可以是在蚀刻室中原位(in-site)沉积或者异位(ex-site)沉积。在这个实施方式中，非共形层是氮化硅。用于提供所述氮化硅的非共形层的配方的实施例提供了 50毫托的压强。SiCl4和N2或SiH4和N2的沉积气体流入等离子体室。提供400瓦TCP的射频(RF)功率信号以将该蚀刻气体转换形成等离子体。还提供75伏的偏压。该过程保持15秒。在替代的实施方式中，其中非共形层是氧化硅，流入50sccm SiClJP 50sccm O2作为沉积气体。在另一个实施方式中，如果非共形层是CxHyFz,则沉积气体可以是CH4和CHxFy和H2。提供75伏的高偏压促进非共形层的沉积，其中所述偏压有助于相对于所述侧壁选择性地于所述栅极的顶部和所述特征的底部沉积。图2D示出了非共形层232沉积之后的堆层。
[0017]蚀刻非共形层232的侧壁，从而除去非共形层232的侧壁，同时留下非共形层232的顶部和底部的一些(步骤120)。在这个实施例中，在等离子体处理系统中提供所述蚀刻。[0018]图3示意性地示出了可用于本发明的一个实施方式中的等离子体处理系统300的实施例。该等离子体处理系统300包括具有由室壁350限定在其中的等离子体处理室304的等离子体反应器302。通过匹配网络308调谐的等离子体电源306向位于靠近功率窗口312的TCP线圈310供电以形成电极，该电极向该等离子体处理室304提供功率以在该等离子体处理室304中产生等离子体314。该TCP线圈(上电源)310可以被配置来在处理室304中产生均匀扩散分布。例如，该TCP线圈310可以被配置来在等离子体314中产生环形功率分布。提供功率窗口 312以使等离子体室304与该TCP线圈310隔离，同时允许能量从TCP线圈310传递到等离子体室304。通过匹配网络318调谐的晶片偏压电源316提供功率至电极320以在由电极320支撑的硅衬底204上设置偏置电压，这样，在本实施方式中，电极320也是衬底支撑件。脉冲控制器352使偏置电压将产生脉冲。脉冲控制器352可以位于匹配网络318与衬底支撑件之间或位于偏压电源316与匹配网络318之间或者位于控制器324与偏压电源316之间或者位于一些其它配置中，以使偏置电压将产生脉冲。控制器324为等离子体电源306和晶片偏压电源316设定值。
[0019]该等离子体电源306和该晶片偏压电源316可被配置以在特定的射频进行操作，例如以13.56MHz、27MHz、2MHz、400kHz或它们的组合的射频进行操作。等离子体电源306和晶片偏压电源316可以是适当地设置以提供一系列的功率，以实现所期望的工艺性能。例如，在本发明的一个实施方式中，该等离子体电源306可供应的功率的范围为300至10000瓦特，以及该晶片偏压电源316可供应的偏置电压的范围为10至2000伏。此外，该TCP线圈310和/或电极320可以由两个或更多的子线圈或子电极组成，其可以通过单个电源供电或通过多个电源供电。
[0020]如图3所示，该等离子体处理系统300进一步包括气体源/气体供给机构330。该气体源包括第一组分气体源332、第二组分气体源334以及任选地附加组分气体源336。下面将讨论各种组分的气体。该气体源332、334和336通过进气口 340与处理室304流体连接。该进气口可位于室304的任何有利的位置，并且可以采取任何形式注入气体。然而，优选地，进气口可以被配置为产生“可调的”注气剖面，其允许独立调整流到处理室304的多个区域的气体的各自流量。该处理气体和副产物经由压力控制阀342和泵344从室304移除，该压力控制阀342是压力调节器，该泵344这也可以起到维持等离子体处理室304内的特定压力的作用并且还提供出气口。该气体源/气体供给机构330由控制器324控制。LamResearch公司的Kiyo系统可用于实施本发明的实施方式。
[0021]图4是显示计算机系统400的高级框图，其适合用于实施本发明的实施方式中使用的控制器324。该计算机系统可以具有许多物理形式，范围从集成电路、印刷电路板和小型手持设备到巨型超级计算机。该计算机系统400包括一个或多个处理器402，并且还可以包括电子显示设备404(用于显示图形、文本和其他数据)、主存储器406 (例如，随机存取存储器(RAM))、存储设备408 (例如，硬盘驱动器)、可移动存储设备410 (例如，光盘驱动器)、用户接口设备412(例如，键盘、触摸屏、小键盘、鼠标或其他指针设备等)以及通信接口 414(例如，无线网络接口)。通信接口 414允许软件和数据经由链路在计算机系统400和外部设备之间传输。该系统还可以包括连接到上述设备/模块的通信基础设施416 (例如，通信总线、交叉杆或网络)。
[0022]通过通信接口 414传输的信息可以是信号(诸如电子、电磁、光学或能够经由携带信号的通信链路被通信接口 414接收的其它信号)的形式，并且可以使用电线或电缆、光纤、电话线、手机链路、射频链路和/或其它通信渠道来实现。可以设想，具有这样的通信接口，在执行上述方法步骤的过程中一个或多个处理器402可以从网络接收信息，或可以输出信息到网络。此外，本发明的方法实施方式可以基于处理器单独执行，或者可以通过网络(如Internet)结合共享该处理的部分的远程处理器执行。
[0023]术语“非瞬时计算机可读介质”一般用来指例如主存储器、辅助存储器、可移动存储以及存储设备(如硬盘、闪速存储器、磁盘驱动存储器、CD-ROM和其它形式的永久性存储器)等介质，并不应被解释为涵盖瞬态标的物(例如，载波或信号)。计算机代码的实施例包括机器代码(诸如由编译器产生的)和包含由计算机使用解释器执行的更高级代码的文件。计算机可读介质还可以是通过体现在载波中并且表示可由处理器执行的指令序列的计算机数据信号传输的计算机代码。
[0024]图2E是所述非共形层已经蚀刻后堆层200的横断面图。所述非共形层的侧壁已被除去，但是保留了在所述栅极的顶部和所述衬底的上面的非共形层232的一些。用于蚀刻氮化硅非共形层的侧壁的配方的实施例提供了 50毫托的压强。SiN修整气体CH3F和O2流入等离子体处理室。该修整气体形成等离子体，其相对于所述栅极的顶部上的以及所述特征的底部上的非共形层选择性地除去非共形层的侧壁。
[0025]在其它实施方式中，其中非共形层为S1，修整气体包括CF4和02。优选地，CF4和O2的比例为5:1至20:1。更优选地，CF4和O2的比例为约10:1。在其它实施方式中，其中非共形层是CxHyFz,修整气体包括H2XF4和02。优选地，O2和CF4的比例为5:1至20:1。更优选地，CF4和O2的比例为约10:1。
[0026]修整所述SiN隔离层(步骤124)。在这个实施方式中，SiN修整除去剩余的非共形层并且仅仅蚀刻所述SiN间隔层220的侧壁。优选地，蚀刻掉至少1.5nm的所述侧壁。更优选地，蚀刻掉至少2.5nm的所述侧壁。优选地，没有蚀刻掉所述氧化硅隔离层的顶部。在本实施方式中，SiN隔离层修整是与所述非共形层的所述侧壁的所述蚀刻在同一室300中执行的。在其它实施方式中，不同的室可以用于不同的步骤。
[0027]SiN修整配方的实施例提供了 50毫托的压强。SiN修整气体CH3F和O2流入等离子体处理室。该修整气体形成等离子体，其相对于所述栅极的顶部上的以及所述特征的底部上的非共形层选择性地除去非共形层的侧壁。
[0028]图2F是在SiN层已经在SiN隔离层的修整期间被修整后堆层200的横断面图。因为在这个实施方式中非共形层为SiN，所以在所述栅极和衬底的顶部上的非共形层的部分在所述SiN修整期间(步骤124)被除去(步骤128)。在除去在所述栅极和衬底的顶部上的非共形层的部分(步骤128)之后，沉积镍层之前，可以提供额外的氧化物清洁。提供氧化物清洁以暴露所述衬底204以允许NiSi的形成。该氧化物清洁可以通过使用用于清洁有机材料的Η202、Η20和HxSOy的溶液来完成。然后使用HF和H2O的溶液清洁以及蚀刻Si02。
[0029]在堆层200上面沉积金属层(步骤132)。在优选的实施方式中，通过物理气相沉积(PVD)沉积镍。在其它实施方式中，可以通过其它方法来沉积镍。图2G是镍层236已沉积之后堆层200的横断面图。
[0030]将堆层200进行退火处理(步骤136)，以形成镍硅化物(NiSi)，其中镍与硅相接触，该镍硅化物是在硅栅极的顶部以及在所述衬底的暴露部分上。在实施方式中，所述退火处理是通过将镍加热到200°C和700°C之间的温度来完成的。
[0031]退火之后，蚀刻掉剩余的镍(步骤140)。在实施方式中，所述蚀刻是通过使用氢氧化钾溶液提供湿法刻蚀来完成。图2H示出了蚀刻掉剩余镍只留下所述栅极的顶部上的NiSi240和所述隔离层之间的NiSi244之后的堆层200。
[0032]应当注意的是，衬底204上被NiSi244覆盖的面积大于掺杂区域228的面积。这是通过在离子注入之后并在沉积镍层236之前回蚀SiN隔离层220来完成的。所述较大的面积降低电阻并提供更好的NiSi的形成。所述较大的面积也使得NiSi和随后的金属触点之间的连接更好，从而提高接触的效率。还应当指出的是，沉积于栅极212的顶部的所述NiSi240并没有向下延伸到栅极的侧面。没有本发明的各方面，所述SiN隔离层220和氧化硅隔离层216的顶部可能被蚀刻掉，从而暴露了栅极212的侧面。这将允许镍接触在所述栅极212的顶部处的侧面，这将导致NiSi形成与所述栅极的侧面的部分上，从而将在所述栅极的顶部提供太多的NiSi，进而可能导致栅极和接触器之间的电短路。因此，本发明的这个实施方式扩大了在所述隔离层的底部之间沉积的NiSi的面积，而不会增加所述栅极的顶部的NiSi的面积。
[0033]提供了附加的处理步骤以完成半导体器件。例如，在一个实施方式中，蚀刻掉氮化硅隔离层和氧化硅隔离层，保留硅栅极。
[0034]优选地，所述NiSi区域将具有比所述掺杂区域的直径大至少3nm的直径。更优选地，所述NiSi区域将具有比所述掺杂区域的直径大3nm至1nm的直径。最优选地，所述NiSi区域的直径比所述掺杂区域的直径大介于5nm至1nm之间。
[0035]在本发明的另一个实施方式中，氧化硅或SiN的硬掩模形成于硅栅极的顶部。这样的硬掩模可用于替代栅极堆层。在一个实施方式中，可以将薄的氮化硅层置于替代的栅极的顶部，然后在所述氮化硅层上形成较厚的氧化硅层。在制造过程中，除去所述较厚的氧化硅硬掩模层，留下薄的氮化硅层，以保护替代的栅极。本发明防止了氮化硅隔离层的顶部的蚀刻而修整了氮化硅隔离层的侧壁，以限制所述硅栅极的侧面的暴露，从而减少短路。
[0036]在其他实施方式中，用于形成金属硅化物的金属可以是钛、钴、钼、或钨。通常，提供偏置电压以促进非共形层的选择性沉积。优选地，所述偏置电压大于50伏。更优选地，所述偏压至少为75伏。
[0037]虽然本发明以几个优选的实施方式的方式已进行了描述，但是存在落入本发明的范围之内的变更、置换和替代等同方案。还应当注意，有许多实现本发明的方法和装置的替代方式。因此，下面所附的权利要求旨在被解释为包括落入本发明的真正的精神和范围之内的所有这些变更、置换和替代等同方案。
【权利要求】
1.一种用于在衬底上形成具有硅栅极的器件的方法，其包括: 在所述硅栅极的侧面形成氮化硅隔离层； 利用所述氮化硅隔离层作为掩模进行离子注入以形成离子注入区； 在所述隔离层和栅极之上选择性地沉积非共形层，其选择性地沉积比沉积在所述氮化硅隔离层的侧壁上的层较厚的层于所述栅极和隔离层的顶部以及于隔离层之间； 刻蚀掉所述氮化硅隔离层的侧壁上的所述非共形层的侧壁；以及 修整所述氮化硅隔离层。
2.根据权利要求1所述的方法，还包括: 除去在所述栅极和隔离层的顶部上的和所述衬底上的所述非共形层的部分以在所述硅栅极的顶部上和所述衬底上提供暴露的硅区； 沉积金属层；以及 将所述金属层进行退火处理以在所述暴露的硅区处形成金属硅化物。
3.根据权利要求2所述的方法，其中金属硅化物形成于所述氮化硅隔离层之间，并且其中形成于所述氮化硅隔离层之间的所述金属硅化物具有比所述离子注入区的面积较大的面积，并且其中所述非共形层防止蚀刻所述氮化硅隔离层的所述顶部。
4.根据权利要求3所述的方法，其中所述金属硅化物的所述面积比所述离子注入区的所述面积至少宽3nm。
5.根据权利要求4所述的方法，其中所述非共形层是氧化硅、氮化硅或聚合物中的至少一种。
6.根据权利要求5所述的方法，还包括在修整所述氮化硅隔离层之后的氧化物清洁。
7.根据权利要求5所述的方法，其中所述修整相对于所述非共形层选择性地蚀刻所述氮化硅隔离层。
8.根据权利要求5所述的方法，其中所述除去所述栅极和隔离层的顶部上的和所述衬底上的所述非共形层的部分是与所述氮化硅隔离层的所述修整同时进行的。
9.根据权利要求5所述的方法，其中所述衬底是硅晶片。
10.根据权利要求9所述的方法，其中所述硅栅极是多晶硅栅极。
11.根据权利要求5所述的方法，其中所述金属层是镍、钛、钴、钼或钨中的至少一种。
12.根据权利要求5所述的方法，其中所述金属层是镍。
13.根据权利要求2所述的方法，其中所述金属层是镍、钛、钴、钼或钨中的至少一种。
14.根据权利要求2所述的方法，其中所述金属层是镍以及所述金属硅化物是NiSi。
15.根据权利要求2所述的方法，其中所述选择性地沉积所述非共形层包括提供大于。50伏的偏置电压。
16.—种用于在衬底上形成具有娃栅极的器件的方法,其包括: 在所述硅栅极的侧面形成氮化硅隔离层； 利用所述氮化硅隔离层作为掩模进行离子注入以形成离子注入区； 在所述隔离层和栅极之上选择性地沉积非共形层，其选择性地沉积比沉积在所述氮化硅隔离层的侧壁上的层较厚的层于所述栅极和隔离层的顶部以及于隔离层之间，其中所述非共形层是氧化硅、氮化硅或聚合物中的至少一种； 刻蚀掉所述氮化硅隔离层的侧壁上的所述非共形层的侧壁；修整所述氮化硅隔离层； 除去在所述栅极和隔离层的顶部上的和所述衬底上的所述非共形层的部分以在所述硅栅极的顶部上和所述衬底上提供暴露的硅区； 沉积金属层；以及 将所述金属层进行退火处理以在所述暴露的硅区处形成金属硅化物。
17.根据权利要求16所述的方法，其中所述金属层是镍、钛、钴、钼或钨中的至少一种。
18.根据权利要求16所述的方法，其中所述金属层是镍以及所述金属硅化物是NiSi。
19.根据权利要求16所述的方法，其中所述选择性地沉积所述非共形层包括提供大于50伏的偏置电压。
【文档编号】H01L21/336GK104040704SQ201280061627
【公开日】2014年9月10日 申请日期:2012年12月10日 优先权日:2011年12月16日
【发明者】钟庆华, 木村吉江, 金·达沃, 傅乾, 格拉迪丝·洛, 加内什·乌帕德亚雅, 山口横 申请人:朗姆研究公司