芯片部件的制作方法

芯片部件的制作方法
【专利摘要】本发明提供一种能以通用的基本设计对应多种要求值且提高了形状尺寸精度及微细加工精度的芯片部件，期待安装性优良的芯片部件。芯片电阻器(10)(芯片部件)包括：基板(11)；含有在基板(11)上形成的多个元件要素的元件电路网(20，21)；设置在基板(11)上，用于对元件电路网(20，21)进行外部连接的外部连接电极(12)；形成在基板(11)上，以可断开的方式对多个元件要素与外部连接电极(12)分别连接的多个熔断器；形成在外部连接电极(12)的外部连接端的焊料层(124)。芯片电阻器(10)具备的外部连接电极(12)由于在其外部连接端含有焊料层(124)，因此在芯片电阻器(10)的安装时不需要焊料印刷，能容易安装。而且安装用的焊料量减少，不会产生焊料的溢出等，能够成为一种可实现高密度安装的芯片电阻器(10)。
【专利说明】芯片部件

【技术领域】
[0001] 本发明涉及一种作为分立部件的芯片电阻器、芯片电容器等芯片部件。

【背景技术】
[0002] 例如，在现有技术中，芯片电阻器具有包括陶瓷等的绝缘基板、在绝缘基板的表面 对材料浆料进行丝网印刷而形成的电阻膜、和与电阻膜连接的电极的构成。并且，为了使芯 片电阻器的电阻值与目标值一致，进行了对电阻膜照射激光光线来刻设修调槽的激光修调 (laser trimming)(参照专利文献 1)。
[0003] 另外，在专利文献2中，作为芯片部件的其他例，公开了一种在底基板的表面隔着 内部电极形成电介质层，在该电介质层上将可通过激光进行修调的上部电极与上述内部电 极对置来形成的可激光修调电容器。上部电极的一部分被激光去掉，从而，使电极之间的静 电电容最终成为所希望的值。
[0004] 在先技术文献
[0005] 专利文献
[0006] 专利文献1 :日本特开2001-76912号公报
[0007] 专利文献2 :日本特开2001-284166号公报


【发明内容】

[0008](发明所要解决的课题）
[0009] 现有的芯片电阻器，由于通过激光修调使电阻值调整成为目标值，因此无法应对 大范围的电阻值。另外，芯片电阻器的小型化每年都在不断进步，因此即使要开发高电阻部 件，也由于电阻膜的配置面积的制约而不易高电阻化。进而，如果不使芯片电阻器的形状尺 寸精度提1?，则容易导致基板安装时的运送错误等麻烦，因此形状尺寸精度的提1?以及微 细加工精度的提高成为芯片电阻器的制造上的重要课题。
[0010] 另外，在上述的结构的芯片电容器中，在需要多种电容值的电容器的情况下，需要 对与这多个电容值对应的多个种类分别单独地设计电容器。因此，在设计上需要花费很长 的期间，且因此需要费很大的精力。并且，在由于搭载电容器的器械的规格变更而需要新的 电容值的电容器时，无法迅速进行应对。
[0011] 本发明的主要目的在于，在上述背景下，提供一种能够以通用的基本设计来对应 多个种类的要求值、提高了形状尺寸精度以及微细加工精度、且安装性优良的芯片部件。
[0012] (用于解决课题的技术手段）
[0013] 本发明之一是一种芯片部件，其特征在于，包括：基板；元件电路网，包括在所述 基板上形成的多个元件要素；外部连接电极，设置在所述基板上，用于对所述元件电路网进 行外部连接；多个熔断器，形成在所述基板上，分别将所述多个元件要素和所述外部连接电 极以可断开的方式进行连接；和焊料层，形成在所述外部连接电极的外部连接端。
[0014] 本发明之二在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包 括含有在所述基板上形成的多个电阻体的电阻电路网，所述芯片部件是芯片电阻器。
[0015] 本发明之三在于，根据发明之二所述的芯片部件，其特征在于，所述电阻体包括： 在所述基板上形成的电阻体膜；以及与所述电阻体膜层叠的布线膜。
[0016] 本发明之四在于，根据发明之三所述的芯片部件，其特征在于，所述布线膜以及熔 断器是形成在同一层的导体膜，在设置所述外部连接电极的基板上也设置有所述导体膜。
[0017] 本发明之五在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包 括含有在所述基板上形成的多个电容器要素的电容器电路网，所述芯片部件是芯片电容 器。
[0018] 本发明之六在于，根据发明之五所述的芯片部件，其特征在于，所述电容器要素包 括：在所述基板上形成的电容膜；以及夹着所述电容膜而对置的下部电极以及上部电极， 所述下部电极以及所述上部电极包括被分离的多个电极膜部分，所述多个电极膜部分与所 述多个熔断器分别连接。
[0019] 本发明之七在于，根据发明之六所述的芯片部件，其特征在于，所述下部电极或者 所述上部电极的一部分，还作为导体膜而设置在设有所述外部电极的基板区域。
[0020] 本发明之八在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包 括在所述基板上形成的电感器（线圈）、以及与该电感器关联的布线，所述芯片部件是芯片 电感器。
[0021] 本发明之九在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包 括二极管电路网，该二极管电路网包括在所述基板上形成的具有结构造的多个二极管，所 述芯片部件是芯片二极管。
[0022] 本发明之十在于，根据发明之九所述的芯片部件，其特征在于，所述多个二极管是 含有LED的LED电路网，所述芯片部件是芯片LED。
[0023] 本发明之十一在于，根据发明之四至十中任一项所述的芯片部件，其特征在于，所 述外部连接电极由在形成所述元件电路网的一部分的导体膜上层叠的导体材料构成。
[0024] 本发明之十二在于，根据发明之十一所述的芯片部件，其特征在于，所述导体材料 包括多层构造的导体材料膜。
[0025] 本发明之十三在于，根据发明之四至十二中任一项所述的芯片部件，其特征在于， 所述外部连接电极包括镍层、钯层、金层以及焊料层。
[0026] 本发明之十四在于，根据发明之四至十二中任一项所述的芯片部件，其特征在于， 所述外部连接电极包括铜层以及焊料层。
[0027](发明效果）
[0028] 根据发明之一，由于芯片部件所具备的外部连接电极，在其外部连接端含有焊料 层，因此在芯片部件的安装时，不需要焊料印刷，能够成为一种可容易地安装的芯片部件。
[0029] 另外，用于安装的焊料量减少，不会产生焊料的溢出等，能够成为一种可进行高密 度安装的芯片部件。
[0030] 根据本发明之二或三所述的发明，能够提供一种容易安装且可实现高密度安装的 芯片电阻器。
[0031] 根据本发明之四，在芯片部件为芯片电阻器的情况下，能够将外部连接电极与电 阻电路网可靠地连接，且容易将外部连接电极向基板组入。
[0032] 根据本发明之五或之六所述的发明，能够提供一种作为容易安装的芯片部件的芯 片电容器。
[0033] 根据本发明之七，容易在芯片电容器中设置外部连接电极，且能够以电气方式可 靠地组入外部连接电极。
[0034] 根据本发明之八，容易在芯片电感器中设置外部连接电极，且能够以电气方式可 靠地组入外部连接电极。
[0035] 根据本发明之九，容易在芯片二极管中设置外部连接电极，且能够以电气方式可 靠地组入外部连接电极。
[0036] 根据本发明之十，容易在芯片LED中设置外部连接电极，且能够以电气方式可靠 地组入外部连接电极。
[0037] 根据本发明之十一，能够提供一种向芯片部件良好地组入了外部连接电极的结 构。
[0038] 根据本发明之十二，能够成为一种导电性能优良且容易安装的芯片部件。
[0039] 根据本发明之十三，能够成为一种不需要安装时的焊料印刷而容易安装的芯片部 件。
[0040] 根据本发明之十四，与本发明之十三同样地，能够成为一种不需要安装时的焊料 印刷而容易安装的芯片部件。

【专利附图】

【附图说明】
[0041] 图1 (A)是表示本发明的一实施方式涉及的芯片电阻器10的外观结构的图解立体 图，图1(B)是表示将芯片电阻器10安装在基板上的状态下的侧视图。
[0042] 图2是芯片电阻器10的俯视图，是表示第1连接电极12、第2连接电极13以及电 阻电路网14的配置关系以及电阻电路网14的俯视结构的图。
[0043] 图3A是将图2所示的电阻电路网14的一部分放大来描绘的俯视图。
[0044] 图3B是为了说明电阻电路网14中的电阻体R的结构而描绘的长度方向的纵剖视 图。
[0045] 图3C是为了说明电阻电路网14中的电阻体R的结构而描绘的宽度方向的纵剖视 图。
[0046] 图4是用电路记号以及电气电路图示出电阻膜行20以及导体膜21的电气特征的 图。
[0047] 图5(A)是将图2所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器膜 F在内的区域的部分放大俯视图，图5 (B)是表示沿着图5 (A)的B-B的剖视结构的图。
[0048] 图6是将对图2所示的电阻电路网14中的多个种类的电阻单位体进行连接的连 接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及熔断器膜F连接的多 个种类的电阻单位体之间的连接关系图解示出的图。
[0049] 图7是电阻电路网14的电气电路图。
[0050] 图8是芯片电阻器30的俯视图，是表示第1连接电极12、第2连接电极13以及电 阻电路网14的配置关系以及电阻电路网14的俯视结构的图。
[0051] 图9是将图8所示的电阻电路网14中的对多个种类的电阻单位体进行连接的连 接用导体膜C以及熔断器膜F的配置关系、与该连接用导体膜C以及熔断器膜F连接的多 个种类的电阻单位体之间的连接关系图解示出的图。
[0052] 图10是电阻电路网14的电气电路图。
[0053] 图11是本发明的一实施方式涉及的芯片电容器的俯视图。
[0054] 图12是从图11的切断面线XII-XII观察的剖视图。
[0055] 图13是将上述芯片电容器的一部分结构分离示出的分解立体图。
[0056] 图14是表不上述芯片电容器的内部电气结构的电路图。
[0057] 图15是用于对本发明的其他实施方式涉及的芯片电容器的结构进行说明的俯视 图。
[0058] 图16是用于对本发明的又一其他实施方式涉及的芯片电容器的结构进行说明的 分解立体图。
[0059] 图17是表示作为本发明的特征的外部连接电极的结构的一例的图解式剖视图。
[0060] 图18是表示应用于芯片电阻器10的其他外部连接电极结构的图解部分剖视图。
[0061] 图19是对本发明的一实施方式涉及的外部连接电极应用于芯片电容器1的情况 下的结构进行说明的图解部分剖视图。
[0062] 图20是表示应用于芯片电容器1的其他外部连接电极的结构例的部分纵剖视图。
[0063] 图21是对从半导体晶片（硅晶片）切出芯片电阻器的情况进行说明的图解图。
[0064] 图22(A)是表示第1参考例的一实施方式涉及的芯片电阻器alO的外观结构的图 解立体图，图22(B)是表示将芯片电阻器alO安装在基板上的状态的侧视图。
[0065] 图23是芯片电阻器alO的俯视图，是表示第1连接电极al2、第2连接电极al3以 及电阻电路网al4的配置关系进而电阻电路网al4的俯视结构的图。
[0066] 图24A是将图23所示的电阻电路网al4的一部分放大描绘的俯视图。
[0067] 图24B是为了说明电阻电路网al4中的电阻体R的结构而描绘的长度方向的纵剖 视图。
[0068] 图24C是为了说明电阻电路网al4中的电阻体R的结构而描绘的宽度方向的纵剖 视图。
[0069] 图25是用电路记号以及电气电路图示出电阻膜行a20以及导体膜a21的电气特 征的图。
[0070] 图26(A)是将图23所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器 膜F在内的区域的部分放大俯视图，图26(B)是沿着图26(A)的B-B的剖视结构的图。
[0071] 图27是将图23所示的电阻电路网al4中的对多个种类的电阻单位体进行连接的 连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及熔断器膜F连接的 多个种类的电阻单位体之间的连接关系图解示出的图。
[0072] 图28是电阻电路网al4的电气电路图。
[0073] 图29是芯片电阻器a30的俯视图，是表示第1连接电极al2、第2连接电极al3以 及电阻电路网al4的配置关系进而电阻电路网al4的俯视结构的图。
[0074] 图30是将图29所示的电阻电路网al4中的对多个种类的电阻单位体进行连接的 连接用导体膜C以及熔断器膜F的配置关系、与该连接用导体膜C以及熔断器膜F连接的 多个种类的电阻单位体之间的连接关系图解示出的图。
[0075] 图31是电阻电路网al4的电气电路图。
[0076] 图32是第1参考例的一实施方式涉及的芯片电容器的俯视图。
[0077] 图33是从图32的切断面线XXXIII-XXXIII观察的剖视图。
[0078] 图34是将上述芯片电容器的一部分的结构分离示出的分解立体图。
[0079] 图35是表不上述芯片电容器的内部电气结构的电路图。
[0080] 图36是用于对第1参考例的其他实施方式涉及的芯片电容器的结构进行说明的 俯视图。
[0081] 图37是用于对第1参考例的又一其他实施方式涉及的芯片电容器的结构进行说 明的分解立体图。
[0082] 图38是用于对作为第1参考例的特征的外部连接电极的结构的一例进行说明的 图，㈧是芯片电阻器alO的部分俯视图，是示出切断处B-B的图，⑶是㈧中的沿B-B的 切断部分的图解部分纵剖视图。
[0083] 图39是对将第1参考例的一实施方式涉及的外部连接电极应用于芯片电容器al 的情况下的结构进行说明的图解部分剖视图。
[0084] 图40是对从半导体晶片（硅晶片）切出芯片电阻器的情况进行说明的图解图。
[0085] 图41是第2参考例的一实施方式涉及的芯片电阻器bl的立体图。
[0086] 图42是第2参考例的一实施方式涉及的芯片电阻器bl的俯视图。
[0087] 图43是图42的沿XLIII-XLIII的芯片电阻器bl的纵剖视图。
[0088] 图44是表示芯片电阻器bl的制造工序的一例的流程图。
[0089] 图45是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0090] 图46是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0091] 图47是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0092] 图48是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0093] 图49是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0094] 图50是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0095] 图51是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0096] 图52是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0097] 图53是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0098] 图54是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0099] 图55是表示芯片电阻器bl的制造工序的一工序的纵剖视图。
[0100] 图56是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
[0101] 图57是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
[0102] 图58是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
[0103] 图59是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
[0104] 图60是第2参考例的其他实施方式涉及的芯片电阻器的纵剖视图。
[0105] 图61是第2参考例的又一其他实施方式涉及的芯片电阻器的纵剖视图。
[0106] 图62是第2参考例的又一其他实施方式涉及的芯片电阻器的俯视图。
[0107] 图63是表示作为采用第2参考例的芯片电阻器的电子器械的一例的智能手机的 外观的立体图。
[0108] 图64是表示收纳在框体b202的内部的电子电路组件（assembly)b210的结构的 图解俯视图。
[0109] 图65(A)是表不第3参考例的一实施方式涉及的芯片电阻器clO的外观结构的图 解立体图，图65(B)是表示将芯片电阻器clO安装在基板上的状态的侧视图。
[0110] 图66是芯片电阻器clO的俯视图，是表示第1连接电极cl2、第2连接电极cl3以 及电阻电路网cl4的配置关系进而电阻电路网cl4的俯视结构的图。
[0111] 图67A是将图66所示的电阻电路网cl4的一部分放大描绘的俯视图。
[0112] 图67B是用于对电阻电路网cl4中的电阻体R的结构进行说明而描绘的长度方向 的纵剖视图。
[0113] 图67C是用于对电阻电路网cl4中的电阻体R的结构进行说明而描绘的宽度方向 的纵剖视图。
[0114] 图68是用电路记号以及电气电路图示出电阻膜行c20以及导体膜c21的电气特 征的图。
[0115] 图69(A)是将图66所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器 膜F在内的区域的部分放大俯视图，图69(B)是表示沿着图69(A)的B-B的剖视结构图。
[0116] 图70是将图66所示的电阻电路网cl4中对多个种类的电阻单位体进行连接的连 接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及连接熔断器膜F的多 个种类的电阻单位体之间的连接关系进行图解示出的图。
[0117] 图71是电阻电路网cl4的电气电路图。
[0118] 图72是芯片电阻器c30的俯视图，是表示第1连接电极cl2、第2连接电极cl3以 及电阻电路网cl4的配置关系进而电阻电路网cl4的俯视结构的图。
[0119] 图73是将图72所示的电阻电路网cl4中的对多个种类的电阻单位体进行连接的 连接用导体膜C以及熔断器膜F的配置关系、与该连接用导体膜C以及连接熔断器膜F的 多个种类的电阻单位体之间的连接关系图解示出的图。
[0120] 图74是电阻电路网cl4的电气电路图。
[0121] 图75(A) (B)是表示图74所示的电气电路的变形例的电气电路图。
[0122] 图76是第3参考例的又一其他实施方式涉及的电阻电路网cl4的电气电路图。
[0123] 图77是表示对具体的电阻值进行显示的芯片电阻器中的电阻电路网的结构例的 电气电路图。
[0124] 图78是用于对第3参考例的又一其他实施方式涉及的芯片电阻器90的要部结构 进行说明的图解俯视图。
[0125] 图79是表示芯片电阻器clO的制造工序的一例的流程图。
[0126] 图80是表示熔断器膜F的熔断工序和之后形成的钝化膜c22以及树脂膜c23的 图解式剖视图。
[0127] 图81是表示从基板分离成各个芯片电阻器的处理工序的图解图。
[0128] 图82是用于对从基板切出芯片电阻器的情况进行说明的图解图。
[0129] 图83是表示作为采用了第3参考例的芯片电阻器的电子器械的一例的智能手机 的外观的立体图。
[0130] 图84是表示在框体c202的内部收纳的电子电路组件c210的结构的图解俯视图。
[0131] 图85A是用于对第4参考例的一实施方式涉及的芯片电阻器的结构进行说明的示 意立体图。
[0132] 图85B是将芯片电阻器被安装在安装基板上的状态下的电路组件沿着芯片电阻 器的长度方向切断时的示意剖视图。
[0133] 图85C是将芯片电阻器被安装在安装基板的状态下的电路组件沿着芯片电阻器 的短边方向切断时的示意剖视图。
[0134] 图8?是从元件形成面侧观察被安装在安装基板的状态下的芯片电阻器的示意 俯视图。
[0135] 图85E是将芯片电阻器被安装在多层基板的状态下的电路组件沿着芯片电阻器 的长度方向切断时的示意剖视图。
[0136] 图86是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配 置关系进而元件的俯视结构的图。
[0137] 图87A是将图86所示的元件的一部分放大描绘的俯视图。
[0138] 图87B是为了对元件中的电阻体的结构进行说明而描绘的沿着图87A的B-B的长 度方向的纵剖视图。
[0139] 图87C是为了对元件中的电阻体的结构进行说明而描绘的沿着图87A的C-C的宽 度方向的纵剖视图。
[0140] 图88是用电路记号以及电气电路图表示电阻体膜行以及布线膜的电气特征的 图。
[0141] 图89(A)是将图86所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器 在内的区域的部分放大俯视图，图89(b)是表示沿着图89(A)的B-B的剖视结构的图。
[0142] 图90是第4参考例的实施方式涉及的元件的电气电路图。
[0143] 图91是第4参考例的其他实施方式涉及的元件的电气电路图。
[0144] 图92是第4参考例的又一其他实施方式涉及的元件的电气电路图。
[0145] 图93是芯片电阻器的示意剖视图。
[0146] 图94A是表示图93所示的芯片电阻器的制造方法的图解式剖视图。
[0147] 图94B是表示图94A的下一工序的图解式剖视图。
[0148] 图94C是表示图94B的下一工序的图解式剖视图。
[0149] 图94D是表示图94C的下一工序的图解式剖视图。
[0150] 图94E是表示图94D的下一工序的图解式剖视图。
[0151] 图94F是表示图94E的下一工序的图解式剖视图。
[0152] 图94G是表示图94F的下一工序的图解式剖视图。
[0153] 图95是在图94B的工序中为了形成槽而采用的抗蚀图案的一部分的示意俯视图。
[0154] 图96是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
[0155] 图97是第4参考例的其他实施方式涉及的芯片电容器的俯视图。
[0156] 图98是从图97的切断面线XCVIII-XCVIII观察的剖视图。
[0157] 图99是将所述芯片电容器的一部分结构分离示出的分解立体图。
[0158] 图100是表不上述芯片电容器的内部电气结构的电路图。
[0159] 图101是第4参考例的又一其他实施方式涉及的芯片二极管的俯视图。
[0160] 图102是从图101的切断面线CII-CII观察的剖视图。
[0161] 图103是从图101的切断面线CIII-CIII观察的剖视图。
[0162] 图104是将芯片二极管中的阴极电极与阳极电极以及在其上形成的结构去掉，示 出基板的元件形成面的结构的俯视图。
[0163] 图105是表示作为采用第4参考例的芯片部件的电子器械的一例的智能手机的外 观的立体图。
[0164] 图106是表示在智能手机的框体的内部收纳的电路组件的结构的图解俯视图。
[0165] 图107(a)是用于对第5参考例的一实施方式涉及的芯片电阻器的结构进行说明 的示意立体图，图107(b)是表示将芯片电阻器安装在安装基板的状态的示意剖视图。
[0166] 图108是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配 置关系进而元件的俯视结构的图。
[0167] 图109A是将图108所示的元件的一部分放大描绘的俯视图。
[0168] 图109B是为了对元件中的电阻体的结构进行说明而描绘的沿着图109A的B-B的 长度方向的纵剖视图。
[0169] 图109C是为了对元件中的电阻体的结构进行说明而描绘的沿着图109A的C-C的 宽度方向的纵剖视图。
[0170] 图110是用电路记号以及电气电路图示出电阻体膜行以及布线膜的电气特征的 图。
[0171] 图111(a)是将图108所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断 器在内的区域的部分放大俯视图，图111 (b)是表示沿着图111 (a)的B-B的剖视结构的图。
[0172] 图112是第5参考例的实施方式涉及的元件的电气电路图。
[0173] 图113是第5参考例的其他实施方式涉及的元件的电气电路图。
[0174] 图114是第5参考例的又一其他实施方式涉及的元件的电气电路图。
[0175] 图115是芯片电阻器的示意剖视图。
[0176] 图116A是表示图115所示的芯片电阻器的制造方法的图解式剖视图。
[0177] 图116B是表示图116A的下一工序的图解式剖视图。
[0178] 图116C是表示图116B的下一工序的图解式剖视图。
[0179] 图116D是表示图116C的下一工序的图解式剖视图。
[0180] 图116E是表示图116D的下一工序的图解式剖视图。
[0181] 图116F是表示图116E的下一工序的图解式剖视图。
[0182] 图116G是表示图116F的下一工序的图解式剖视图。
[0183] 图116H是表示图116G的下一工序的图解式剖视图。
[0184] 图117是表示在图116B的工序中为了形成第1槽而被采用的抗蚀图案的一部分 的不意俯视图。
[0185] 图118是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
[0186] 图119是用于对将完成的芯片电阻器收纳在压纹载带（emboss carrier tape)中 的样子进行说明的示意图。
[0187] 图120是第5参考例中的第1变形例涉及的芯片电阻器的示意剖视图。
[0188] 图121是第5参考例中的第2变形例涉及的芯片电阻器的示意剖视图。
[0189] 图122是第5参考例中的第3变形例涉及的芯片电阻器的示意剖视图。
[0190] 图123是第5参考例中的第4变形例涉及的芯片电阻器的示意剖视图。
[0191] 图124是第5参考例中的第5变形例涉及的芯片电阻器的示意剖视图。
[0192] 图125是第5参考例的其他实施方式涉及的芯片电容器的俯视图。
[0193] 图126是从图125的切断面线CXXVI-CXXVI观察的剖视图。
[0194] 图127是将上述芯片电容器的一部分结构分离示出的分解立体图。
[0195] 图128是表不上述芯片电容器的内部电气结构的电路图。
[0196] 图129是表示作为采用第5参考例的芯片部件的电子器械的一例的智能手机的外 观的立体图。
[0197] 图130是表示在智能手机的框体的内部收纳的电子电路组件的结构的图解俯视 图。
[0198] 图131(a)是用于对第6参考例的一实施方式涉及的芯片电阻器的结构进行说明 的示意立体图，图131(b)是表示将芯片电阻器安装在安装基板的状态的示意剖视图。
[0199] 图132是表示芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件 的配置关系进而元件的俯视结构的图。
[0200] 图133A是将图132所示的元件的一部分放大描绘的俯视图。
[0201] 图133B是用于对元件中的电阻体的结构进行说明而描绘的沿着图133A的B-B的 长度方向的纵剖视图。
[0202] 图133C是用于对元件中的电阻体的结构进行说明而描绘的沿着图133A的C-C的 宽度方向的纵剖视图。
[0203] 图134是用电路记号以及电气电路图表示电阻体膜行以及布线膜的电气特征的 图。
[0204] 图135(a)是将图132所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断 器在内的区域的部分放大俯视图，图135(b)是表示沿着图135(a)的B-B的剖视结构的图。
[0205] 图136是第6参考例的实施方式涉及的元件的电气电路图。
[0206] 图137是第6参考例的其他实施方式涉及的元件的电气电路图。
[0207] 图138是第6参考例的又一其他实施方式涉及的元件的电气电路图。
[0208] 图139是芯片电阻器的示意剖视图。
[0209] 图140A是表示图139所示的芯片电阻器的制造方法的图解式剖视图。
[0210] 图140B是表示图140A的下一工序的图解式剖视图。
[0211] 图140C是表示图140B的下一工序的图解式剖视图。
[0212] 图140D是表示图140C的下一工序的图解式剖视图。
[0213] 图140E是表示图140D的下一工序的图解式剖视图。
[0214] 图140F是表示图140E的下一工序的图解式剖视图。
[0215] 图140G是表示图140F的下一工序的图解式剖视图。
[0216] 图140H是表示图140G的下一工序的图解式剖视图。
[0217] 图141是表示在图140B的工序中为了形成第1槽而采用的抗蚀图案的一部分的 不意俯视图。
[0218] 图142是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
[0219] 图143是用于对将完成的芯片电阻器收纳在压纹载带的样子进行说明的示意图。
[0220] 图144是第6参考例中的第1变形例涉及的芯片电阻器的示意剖视图。
[0221] 图145是第6参考例中的第2变形例涉及的芯片电阻器的示意剖视图。
[0222] 图146是第6参考例中的第3变形例涉及的芯片电阻器的示意剖视图。
[0223] 图147是第6参考例中的第4变形例涉及的芯片电阻器的示意剖视图。
[0224] 图148是第6参考例中的第5变形例涉及的芯片电阻器的示意剖视图。
[0225] 图149是第6参考例的其他实施方式涉及的芯片电容器的俯视图。
[0226] 图150是从图149的切断面线CL-CL观察的剖视图。
[0227] 图151是将上述芯片电容器的一部分的结构分离示出的分解立体图。
[0228] 图152是表示上述芯片电容器的内部电气结构的电路图。
[0229] 图153是表示作为采用第6参考例的芯片部件的电子器械的一例的智能手机的外 观的立体图。
[0230] 图154是表示在智能手机的框体的内部收纳的电子电路组件的结构的图解俯视 图。
[0231] 图155(A)是表不第7参考例的一实施方式涉及的芯片电阻器glO的外观结构的 图解立体图，图155(B)是表示芯片电阻器glO被安装在基板上的状态下的侧视图。
[0232] 图156是芯片电阻器glO的俯视图，是表示第1连接电极gl2、第2连接电极gl3 以及电阻电路网gl4的配置关系进而电阻电路网gl4的俯视结构的图。
[0233] 图157A是将图156所示的电阻电路网gl4的一部分放大描绘的俯视图。
[0234] 图157B是为了对电阻电路网gl4中的电阻体R的结构进行说明而描绘的长度方 向的纵剖视图。
[0235] 图157C是为了对电阻电路网gl4中的电阻体R的结构进行说明而描绘的宽度方 向的纵剖视图。
[0236] 图158是用电路记号以及电气电路图表示电阻膜行g20以及导体膜g21的电气特 征的图。
[0237] 图159(A)是对图156所示的芯片电阻器的俯视图的一部分进行放大描绘的包括 熔断器F在内的区域的部分放大俯视图，图159(B)是表示沿着图159(A)的B-B的剖视结 构的图。
[0238] 图160是将图156所示的电阻电路网gl4中的对多个种类的电阻单位体进行连接 的连接用导体膜C以及熔断器F的排列关系、与该连接用导体膜C以及熔断器膜F连接的 多个种类的电阻单位体之间的连接关系进行图解示出的图。
[0239] 图161是电阻电路网gl4的电气电路图。
[0240] 图162是表示芯片电阻器g30的俯视图，是表示第1连接电极gl2、第2连接电极 gl3以及电阻电路网gl4的配置关系进而电阻电路网gl4的俯视结构的图。
[0241] 图163是将图162所示的电阻电路网gl4中的对多个种类的电阻单位体进行连接 的连接用导体膜C以及熔断器F的配置关系、与该连接用导体膜C以及连接于熔断器F的 多个种类的电阻单位体之间的连接关系进行图解示出的图。
[0242] 图164是电阻电路网gl4的电气电路图。
[0243] 图165(A)⑶是表不图164所不的电气电路的变形例的电气电路图。
[0244] 图166是第7参考例的又一其他实施方式涉及的电阻电路网gl4的电气电路图。
[0245] 图167是表示对具体的电阻值进行显示的芯片电阻器中的电阻电路网的结构例 的电气电路图。
[0246] 图168是用于对第7参考例的又一其他实施方式涉及的芯片电阻器g90的要部结 构进行说明的图解俯视图。
[0247] 图169是表示第7参考例的其他实施方式涉及的芯片电阻器的电极的配置结构 (布局）的俯视图。
[0248] 图170是表示芯片电阻器glO的制造工序的一例的流程图。
[0249] 图171是表示熔断器膜F的熔断工序和之后形成的钝化膜g22以及树脂膜g23的 图解式剖视图。
[0250] 图172是表示从基板分离成各个芯片电阻器的处理工序的图解图。
[0251] 图173是第7参考例的其他实施方式涉及的芯片电容器g301的俯视图。
[0252] 图174是芯片电容器g301的剖视图，是从图173的切断面线CLXXIV-CLXXIV观察 的切面图。
[0253] 图175是表示芯片电容器g301的内部电气结构的电路图。
[0254] 图176是用于对芯片电容器g301的制造工序的一例进行说明的流程图。
[0255] 图177A是表示芯片电容器g301的制造工序的一工序的图。
[0256] 图177B是表示芯片电容器g301的制造工序的一工序的图。
[0257] 图177C是表示芯片电容器g301的制造工序的一工序的图，是用于对第7参考例 的又一其他实施方式涉及的芯片电阻器g90的要部结构进行说明的图解俯视图。
[0258] 图178是第7参考例的又一实施方式涉及的芯片二极管g401的立体图。
[0259] 图179是第7参考例的又一实施方式涉及的芯片二极管g401的俯视图。
[0260] 图180是按图179的CLXXX-CLXXX线获得的剖视图。
[0261] 图181是按图179的CLXXXI-CLXXXI获得的剖视图。
[0262] 图182是将阴极电极g403以及阳极电极g404进而其上形成的结构去掉，示出半 导体基板g402的表面（元件形成面g402a)的结构的俯视图。
[0263] 图183是示出芯片二极管g401的内部电气结构的电气电路图。
[0264] 图184是用于对芯片_极管g401的制造工序的一例进彳丁说明的工序图。
[0265] 图185A是表示图184的制造工序中途的结构的剖视图，是与图180对应的切面。
[0266] 图185B是表示图184的制造工序中途的结构的剖视图，是与图180对应的切面。
[0267] 图186是表示第7参考例的一实施方式涉及的电路组件的结构例的图解立体图。
[0268] 图187是表示作为采用第7参考例的芯片电阻器的电子器械的一例的智能手机的 外观的立体图。
[0269] 图188是表示在框体g202的内部收纳的电子电路组件g210的结构的图解俯视 图。

【具体实施方式】
[0270] 以下，参照附图对本发明的实施方式详细进行说明。
[0271] 图1㈧是表示本发明的一实施方式涉及的芯片电阻器10的外观结构的图解立体 图，图1 (B)是表示芯片电阻器10被安装在基板上的状态的侧视图。参照图1 (A)，本发明的 一实施方式涉及的芯片电阻器10具备：在基板11上形成的第1连接电极12 ;第2连接电 极13 ;和电阻电路网14。基板11是俯视大约长方形状的长方体形状，作为一例，有长边方 向的长度L = 0· 3mm、短边方向的宽度W = 0· 15mm、厚度T = 0· 1mm的程度的大小的微小芯 片。基板11可以是俯视下角部被倒角的圆角形状。基板可以例如由硅、玻璃、陶瓷等形成。 在以下的实施方式中，以基板11为硅基板的情况为例进行说明。
[0272] 芯片电阻器10通过下述方式获得，S卩，如图21所示，在半导体晶片（硅晶片）上 以晶格状形成多个芯片电阻器10,通过将半导体晶片（硅晶片）切断来分离成各个芯片电 阻器10而得到。在硅基板11上，第1连接电极12是沿着硅基板11的一条短边111设置的 在短边111方向上较长的矩形电极。第2连接电极13是沿着硅基板11上的另一短边112 设置的在短边112方向上较长的矩形电极。电阻电路网14被设置在硅基板11上的夹在第 1连接电极12与第2连接电极13之间的中央区域（电路形成面或者元件形成面）。并且， 电阻电路网14的一端侧与第1连接电极12电连接，电阻电路网14的另一端侧与第2连接 电极13电连接。这些第1连接电极12、第2连接电极13以及电阻电路网14,例如作为一 例，采用半导体制造工艺设置在硅基板11上。换言之，能够使用用于制造半导体装置的装 置、设备制造分立的芯片电阻器10。尤其是，通过采用后述的光刻工艺，能够形成微细且准 确的布局图案的电阻电路网14。
[0273] 第1连接电极12以及第2连接电极13分别作为外部连接电极发挥作用。在芯片 电阻器10被安装在电路基板15的状态下，如图1 (B)所示，第1连接电极12以及第2连接 电极13分别与电路基板15的电路（未图示）通过焊料来电气式且机械式地连接。在该实 施方式中，作为外部连接电极发挥作用的第1连接电极12以及第2连接电极13,由金（Au) 或者铜（Cu)形成，在作为其连接端的表面，预先设置有焊料层。因此，在安装时不需要焊料 印刷，成为容易安装的芯片电阻器。
[0274] 图2是芯片电阻器10的俯视图，表示了第1连接电极12、第2连接电极13以及电 阻电路网14的配置关系进而电阻电路网14的俯视结构（布局图案）。参照图2,芯片电阻 器10包括：被配置成长边沿着硅基板上表面的一条短边111的俯视呈大约矩形的第1连接 电极12 ;被配置成长边沿着硅基板上表面的另一短边112的俯视呈大约矩形的第2连接电 极13 ;被设置在第1连接电极12与第2连接电极13之间的俯视为矩形的区域的电阻电路 网14。
[0275] 在电阻电路网14中，具有在硅基板11上排列成矩阵状的具有相等的电阻值的多 个单位电阻体R(图2的示例是沿着行方向（硅基板的长度方向）排列8个单位电阻体R、 沿着列方向（硅基板的宽度方向）排列44个单位电阻体R而总计包括352个单位电阻体R 的结构）。并且，这些单位电阻体R的1?64个的规定个数（通过由导体形成的布线膜） 被电连接，形成与被连接的单位电阻体R的个数相应的多个种类的电阻电路。所形成的多 个种类的电阻电路由导体膜C(由导体形成的布线膜）以规定的形式进行连接。
[0276] 进而，为了将电阻电路以电气方式组入电阻电路网14中、或从电阻电路网14电气 式分离，设置有可熔断的多个熔断器膜F(由导体形成的布线膜）。多个熔断器膜F沿着第 2连接电极13的内侧边，使配置区域排列成直线状。更具体而言，多个熔断器膜F以及连接 用导体膜C相邻排列，其排列方向被配置成直线状。
[0277] 图3A是将图2所示的电阻电路网14的一部分放大描绘的俯视图，图3B以及图3C 分别为对电阻电路网14中的单位电阻体R的结构进行说明而描绘的长度方向的纵剖视图 以及宽度方向的纵剖视图。参照图3A、图3B以及图3C，对单位电阻体R的结构进行说明。 在作为基板的硅基板11的上表面形成有绝缘层（Si0 2) 19,在绝缘层19上配置电阻体膜20。 电阻体膜20由TiN、TiON或者TiSiON形成。该电阻体膜20被设置为在第1连接电极12 与第2连接电极13之间平行且直线状地延伸的多条电阻体膜（以下称作"电阻体膜行"）， 电阻体膜行20有些情况下在行方向在规定的位置被切断。在电阻体膜行20上，层叠作为 导体膜片21的铝膜。各导体膜片21在电阻体膜行20上在行方向隔固定间隔R而被层叠。
[0278] 若用电路记号表示该结构的电阻体膜行20以及导体膜片21的电气特征，则如图4 所示。即，如图4(A)所示，规定间隔R的区域的电阻体膜行20部分，分别形成一定的电阻 值r的单位电阻体R。层叠了导体膜片21的区域，因该导体膜片21而电阻体膜行20被短 路。由此，形成由图4(B)所示的电阻r的单位电阻体R的串联连接而形成的电阻电路。
[0279] 另外，相邻的电阻体膜行20之间，由电阻体膜行20以及导体膜片21连接，因此图 3A所示的电阻电路网构成图4(C)所示的电阻电路。在图3B以及图3C所示的图解式剖视 图中，附图标记11表示娃基板，19表示作为绝缘层的二氧化娃Si0 2层、20表示在绝缘层19 上形成的TiN、TiON或者TiSiON的电阻体膜、21表示铝（A1)的布线膜、22表示作为保护膜 的SiN膜，23表示作为保护层的聚酰亚胺层。
[0280] 另外，关于该结构的电阻电路网14的制造工艺，后面将详细描述。在该实施方式 中，硅基板11上形成的电阻电路网14中包括的单位电阻体R包括：电阻体膜行20 ;和在电 阻体膜行20上在行方向隔着固定间隔层叠的多个导体膜片21，未层叠导体膜片21的固定 间隔R部分的电阻体膜行20,构成1个单位电阻体R。构成单位电阻体R的电阻体膜行20， 其形状以及大小完全相等。从而，在基板上组入的形状大小相同的电阻体膜成为几乎相同 值，基于该特性，在硅基板11上矩阵状地排列的多个单位电阻体R，具有相等的电阻值。
[0281] 在电阻体膜行20上层叠的导体膜片21，形成单位电阻体R，并且还承担用于连接 多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图5(A)是将图2所示的芯片 电阻器10的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图 5(B)是表示沿着图5(A)的B-B的剖视结构的图。
[0282] 如图5(A) (B)所示，熔断器膜F还能通过在电阻体膜20上层叠的布线膜21形成。 艮P，在与形成单位电阻体R的电阻体膜行20上层叠的导体膜片21相同的层，采用作为与导 体膜片21相同的金属材料的铝（A1)形成。另外，导体膜片21如前所述，为了形成电阻电 路，还能被用作对多个单位电阻体R进行电气式连接的连接用导体膜C。
[0283] S卩，在电阻体膜20上层叠的同一层中，单位电阻体R形成用的布线膜、用于形成电 阻电路的连接用布线膜、用于构成电阻电路网14的连接用布线膜、熔断器膜、以及用于将 电阻电路网14与第1连接电极12以及第2连接电极13连接的布线膜，采用相同的金属材 料（例如铝），通过相同的制造工艺（例如溅射以及光刻工艺）而形成。这样，该芯片电阻 器10的制造工艺被简化，而且能够利用共同的掩模同时形成各种布线膜。进而，与电阻体 膜20之间的对准性也提高。
[0284] 图6是将图2所示的电阻电路网14中的对多个种类的电阻电路进行连接的连接 用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及熔断器膜F连接的多个 种类的电阻电路之间的连接关系图解示出的图。参照图6,在第1连接电极12连接电阻电 路网14中包括的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联 连接组成，其另一端与熔断器膜F1连接。
[0285] 在熔断器膜F1和连接用导体膜C2,连接由64个单位电阻体R的串联连接组成的 电阻电路R64的一端以及另一端。在连接用导体膜C2和熔断器膜F4,连接由32个单位电 阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F4和连接用导体 膜C5,连接由32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另一端。
[0286] 在连接用导体膜C5和熔断器膜F6,连接由16个单位电阻体R的串联连接组成的 电阻电路R16的一端以及另一端。在熔断器膜F7以及连接用导体膜C9,连接由8个单位电 阻体R的串联连接组成的电阻电路R8的一端以及另一端。在连接用导体膜C9以及熔断器 膜F10,连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。
[0287] 在熔断器膜FI 1以及连接用导体膜C12，连接由2个单位电阻体R的串联连接组成 的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔断器膜F13,连接由1个单 位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器膜F13以及连接用导体膜 C15,连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
[0288] 在连接用导体膜C15以及熔断器膜F16,连接由4个单位电阻体R的并联连接组成 的电阻电路R/4的一端以及另一端。在熔断器膜F16以及连接用导体膜C18,连接由8个单 位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。在连接用导体膜C18以及 熔断器膜F19,连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一 端。
[0289] 在熔断器膜F19以及连接用导体膜C22,连接由32个单位电阻体R的并联连接组 成的电阻电路R/32。关于多个熔断器膜F以及连接用导体膜C，分别将熔断器膜F1、连接 用导体膜C2、熔断器膜F3、熔断器膜F4、连接用导体膜C5、熔断器膜F6、熔断器膜F7、连接 用导体膜C8、连接用导体膜C9、熔断器膜F10、熔断器膜F11、连接用导体膜C12、熔断器膜 F13、熔断器膜F14、连接用导体膜C15、熔断器膜F16、熔断器膜F17、连接用导体膜C18、熔断 器膜F19、熔断器膜F20、连接用导体膜C21、连接用导体膜C22配置成直线状来串联连接。 形成了一旦各熔断器膜F熔断则与熔断器膜F所相邻连接的连接用导体膜C之间的电气连 接被切断的结构。
[0290] 该结构若用电气电路图示出，则如图7所示。S卩，在所有的熔断器膜F未被熔断的 状态下，电阻电路网14构成在第1连接电极12以及第2连接电极13之间设置的由8个单 位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个 单位电阻体R的电阻值r设为r = 80 Ω，则构成了通过8r = 640 Ω的电阻电路来连接了第 1连接电极12以及第2连接电极13而得到的芯片电阻器10。
[0291] 然后，在基准电阻电路R8以外的多个种类的电阻电路，分别并联连接熔断器膜F， 通过各熔断器膜F而这些多个种类的电阻电路成为短路的状态。即，在基准电阻电路R8上 串联连接了 12种13个电阻电路R64?R/32,但各电阻电路由于分别被并联连接的熔断器 膜F短路，因此在电气上来看，各电阻电路没有被组入到电阻电路网14中。
[0292] 该实施方式涉及的芯片电阻器10,根据被要求的电阻值，将熔断器膜F选择性地 通过例如激光而熔断。由此，并联连接的熔断器膜F被熔断的电阻电路，被组入到电阻电路 网14中。从而能够将整个电阻电路网14的电阻值，设为具有与被熔断的熔断器膜F对应 的电阻电路被串联连接组入的电阻值的电阻电路网。
[0293] 换言之，该实施方式涉及的芯片电阻器10,通过将与多个种类的电阻电路对应地 设置的熔断器膜选择性地熔断，能够将多个种类的电阻电路（例如，若F1、F4、F13熔断则为 电阻电路R64、R32、R1的串联连接）组入到电阻电路网中。并且，多个种类的电阻电路，由 于其电阻值是固定的，因此可以说能够对电阻电路网14的电阻值进行数字式调整，使之成 为具有所要求的电阻值的芯片电阻器10。
[0294] 另外，多个种类的电阻电路具备：将具有相等的电阻值的单位电阻体R串联地以1 个、2个、4个、8个、16个、32个和64个这样的等比数列的方式增加单位电阻体R的个数来 连接的多个种类的串联电阻电路、以及将相等电阻值的单位电阻体R并联地以2个、4个、8 个、16个和32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联 电阻电路。并且，这些电路在通过熔断器膜F而短路的状态下被串联连接。从而，通过选择 性地将熔断器膜F熔断，能够将电阻电路网14整体的电阻值在从小电阻值至大电阻值为止 的宽范围内设定为任意的电阻值。
[0295] 图8是表示本发明的其他实施方式涉及的芯片电阻器30的俯视图，表示第1连接 电极12、第2连接电极13以及电阻电路网4的配置关系以及电阻电路网14的俯视结构。 芯片电阻器30与前述的芯片电阻器10之间不同的地方在于，电阻电路网14中的单位电阻 体R的连接方式。
[0296] S卩，在芯片电阻器30的电阻电路网14中，具有在硅基板上矩阵状地排列的具有相 等的电阻值的多个单位电阻体R(在图8的结构中，是具有沿着行方向（硅基板的长度方 向）排列8个单位电阻体R、沿着列方向（硅基板的宽度方向）排列44个单位电阻体R而 总计包括352个单位电阻体R的结构）。并且，这些多个单位电阻体R中的1?128个规定 个数的单位电阻体被电连接，形成多个种类的电阻电路。所形成的多个种类的电阻电路，通 过作为电路网连接单元的导体膜以及熔断器膜F以并联方式被连接。多个熔断器膜F的结 构为，沿着第2连接电极13的内侧边，配置区域被排列成直线状，一旦熔断器膜F熔断，则 与熔断器膜连接的电阻电路便从电阻电路网14电分离。
[0297] 另外，构成电阻电路网14的多个单位电阻体R的结构、连接用导体膜、熔断器膜F 的结构，与之前说明的芯片电阻器10中的对应的部位的结构同样，因而在此省略说明。图9 是将图8所示的电阻电路网中的多个种类的电阻电路的连接方式、连接这些电阻电路的熔 断器膜F的排列关系以及连接于熔断器膜F的多个种类的电阻电路的连接关系图解示出的 图。
[0298] 参照图9,第1连接电极12中连接有电阻电路网14中包括的基准电阻电路R/16 的一端。基准电阻电路R/16,由16个单位电阻体R的并联连接组成，其另一端与连接剩下 的电阻电路的连接用导体膜C连接。在熔断器膜F1和连接用导体膜C上，连接由128个单 位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
[0299] 在熔断器膜F5和连接用导体膜C上，连接由64个单位电阻体R的串联连接组成 的电阻电路R64的一端以及另一端。在电阻膜F6和连接用导体膜C上，连接由32个单位 电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F7和连接用导 体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
[0300] 在熔断器膜F8和连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的 电阻电路R8的一端以及另一端。在熔断器膜F9和连接用导体膜C上，连接由4个单位电 阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器膜F10和连接用导体 膜C上，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
[0301] 在熔断器膜F11和连接用导体膜C上，连接由1个单位电阻体R的串联连接组成 的电阻电路R1的一端以及另一端。在熔断器膜F12和连接用导体膜C上，连接由2个单位 电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。在熔断器膜F13和连接用导 体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
[0302] 熔断器膜F14、F15、F16被电连接，在这些熔断器膜F14、F15、F16和连接用导体C 上，连接由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。熔断器 膜F17、F18、F19、F20、F21被电连接，在这些熔断器膜F17?F21和连接用导体膜C上，连 接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
[0303] 熔断器膜F具备21个熔断器膜F1?F21，这些熔断器膜全部与第2连接电极13 连接。由于是这样的结构，因此一旦连接电阻电路的一端的任一熔断器膜F熔断，则一端与 该熔断器膜F连接的电阻电路便从电阻电路网14被电断开。
[0304] 若用电气电路图表示图9的结构、即芯片电阻器30所具备的电阻电路网14的结 构，则如图10所示。在所有的熔断器膜F都未熔断的状态下，电阻电路网14,在第1连接 电极14以及第2连接电极13之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、 R/4、R/2、Rl、R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
[0305] 并且，在基准电阻电路R/16以外的12种电阻电路上，分别串联连接有熔断器膜F。 从而，在具有该电阻电路网14的芯片电阻器30中，如果根据被要求的电阻值，对熔断器膜F 选择性地通过例如激光进行熔断，则与熔断的熔断器膜F对应的电阻电路（熔断器膜F所 串联连接的电阻电路）便从电阻电路网14电分离，从而能够调整芯片电阻器10的电阻值。
[0306] 换言之，该实施方式涉及的芯片电阻器30,也通过对与多个种类的电阻电路对应 地设置的熔断器膜选择性地进行熔断，从而能够将多个种类的电阻电路从电阻电路网电分 离。并且，多个种类的电阻电路，由于其各自的电阻值是固定的，因此可以说能够对电阻电 路网14的电阻值进行数字式调整，使之成为具有所要求的电阻值的芯片电阻器30。
[0307] 另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R串联地以1 个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R 的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、 4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联 电阻电路。从而，通过对熔断器膜F选择性地进行熔断，从而能够将电阻电路网14整体的 电阻值精细且数字式地设定为任意的阻值。
[0308] 图11是作为本发明的其他实施方式的芯片电容器的俯视图，图12是其剖视图，表 示从图11的切断面线XII-XII观察的切面。进而，图13是将上述芯片电容器的一部分的 结构分离示出的分解立体图。芯片电容器1具备：基板2、在基板2上配置的第1外部电极 3、以及在该基板2上配置的第2外部电极4。基板2在该实施方式中，具有俯视下对四个角 倒角而形成的矩形形状。矩形形状是例如〇.3mmXO. 15mm的程度的尺寸。在基板2的长度 方向两端部，分别配置第1外部电极3以及第2外部电极4。第1外部电极3以及第2外部 电极4,在本实施方式中，具有在基板2的短边方向延伸的大致矩形的平面形状，在与基板2 的角对应的各2处，具有倒角部。在基板2上，在第1外部电极3以及第2外部电极4之间 的电容器配置区域5内，配置有多个电容器要素 C1?C9。多个电容器要素 C1?C9,经由 多个熔断器单元7分别与第1外部电极3电连接。
[0309] 如图12以及图13所示，在基板2的表面形成绝缘膜8,在绝缘膜8的表面形成下 部电极膜51。下部电极膜51遍及电容器配置区域5的大致整个区域，并且延伸至第2外部 电极4正下方的区域而形成。更具体而言，下部电极膜51具有：作为电容器要素 C1?C9 的共同的下部电极发挥作用的电容器电极区域51A;和用于引出外部电极的焊盘区域51B。 电容器电极区域51A位于电容器配置区域5,焊盘区域51B位于第2外部电极4的正下方。
[0310] 在电容器配置区域5中，以覆盖下部电极膜51 (电容器电极区域51A)的方式形成 电容膜（电介质膜）52。电容膜52遍及电容器电极区域51A的整个区域而连续，在本实施 方式中，进一步延伸至第1外部电极3的正下方的区域位置，并覆盖电容器配置区域5之外 的绝缘膜8。在电容膜52之上，形成上部电极膜53。图1中，为了清楚化，对上部电极膜53 附加示出细小点。上部电极膜53具有：位于电容器配置区域5的电容器电极区域53A ;位 于第1外部电极3的正下方的焊盘区域53B ;被配置在焊盘区域53B和电容器电极区域53A 之间的熔断器区域53C。
[0311] 在电容器电极区域53A中，上部电极膜53被分割成多个电极膜部分131?139。 在本实施方式中，各电极膜部分131?139均形成为矩形形状，从熔断器区域53C向第2外 部电极4延伸为带状。多个电极膜部分131?139以多个种类的对置面积夹着电容膜52 而与下部电极膜51对置。更具体而言，电极膜部分131?139的与下部电极膜51对应的 对置面积，可以被规定为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。即，多个电极膜部 分131?139,包括对置面积不同的多个电极膜部分，更详细而言，包括具有公比被设定成2 的等比数列的对置面积的多个电极膜部分131?138 (或者131?137,139)。由此，通过 各电极膜部分131?139和夹持电容膜12而对置的下部电极膜51所分别构成的多个电容 器要素 C1?C9,包括彼此具有不同的电容值的多个电容器要素。在电极膜部分131?139 的对置面积比如前述那样的情况下，电容器要素 C1?C9的电容值之比，与该对置面积之比 相等，成为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。SP，多个电容器要素 C1?C9， 包括以公比成为2的等比数列的方式设定了电容值的多个电容器要素 C1?C8 (或者C1? C7, C9)。
[0312] 在该实施方式中，电极膜部分131?135形成为宽度相等、长度之比设定为 1 : 2 : 4 : 8 : 16的带状。另外，电极膜部分135,136,137,138,139形成为长度相等、宽 度之比设定为1 : 2 : 4 : 8 : 8的带状。电极膜部分135?139,遍及电容器配置区域5 的从第1外部电极3侧的边缘至第2外部电极4侧的边缘为止的范围延伸而形成，电极膜 部分131?134形成为比电极膜部分135?139更短。
[0313] 焊盘区域53B形成为与第1外部电极3大致相似的形状，具有大致矩形的平面形 状，其中具有与基板2的角部对应的两个倒角部。沿着该焊盘区域53B的一条长边（相对 于基板2的周边为内方侧的长边），配置有熔断器区域53C。熔断器区域53C包括沿着焊盘 区域53B的上述一条长边而排列的多个熔断器单元7。熔断器单元7采用与上部电极膜53 的焊盘区域53B相同的材料一体化地形成。多个电极膜部分131?139与一个或者多个 熔断器单元7 -体化地形成，经由这些熔断器单元7连接于焊盘区域53B，经由该焊盘区域 53B与第1外部电极3电连接。面积比较小的电极膜部分131?136,通过一个熔断器单元 7而连接于焊盘区域53B，面积比较大的电极膜部分137?139,经由多个熔断器单元7与焊 盘区域53B连接。不需要使用所有的熔断器单元7。在本实施方式中，一部分熔断器单元7 是未使用的。
[0314] 熔断器单元7包括：用于与焊盘区域53B之间连接的第1宽幅部7A和用于与电极 膜部分131?139之间连接的第2宽幅部7B ;以及对第1以及第2宽幅部7A，7B之间进行 连接的窄幅部7C。窄幅部7C被构成为能够通过激光切断（熔断）。从而，能够使电极膜部 分131?139中的无用的电极膜部分通过熔断器单元7的切断而从第1以及第2外部电极 3,4电断开。
[0315] 虽然图11以及图13中省略了图示，但如图12所表示的那样，包括上部电极膜53 的表面在内的芯片电容器1的表面被钝化膜9覆盖。钝化膜9例如由氮化膜组成，被形成 为不仅覆盖芯片电容器1的上表面，还延伸至基板2的侧面来覆盖该侧面。进而，在钝化膜 9之上，形成由聚酰亚胺树脂等形成的树脂膜50。树脂膜50被形成为覆盖芯片电容器1的 上表面，进而到达基板2的侧面来覆盖该侧面上的钝化膜9。
[0316] 钝化膜9以及树脂膜50是对芯片电容器1的表面进行保护的保护膜。在这些保 护膜上，在与第1外部电极3以及第2外部电极4对应的区域分别形成焊盘开口 26, 27。焊 盘开口 26, 27分别贯通钝化膜9以及树脂膜50,以使上部电极膜53的焊盘区域53B的一部 分区域、下部电极膜51的焊盘区域51B的一部分区域露出。进而，在本实施方式中，与第2 外部电极4对应的焊盘开口 27还贯通电容膜52。
[0317] 在焊盘开口 26, 27分别埋入有第1外部电极3以及第2外部电极4。从而，第1外 部电极3与上部电极膜53的焊盘区域53B接合，第2外部电极4与下部电极膜51的焊盘 区域51B接合。第1以及第2外部电极3,4被形成为从树脂膜50的表面突出。由此，能够 相对于安装基板而以倒装芯片式接合芯片电容器1。
[0318] 图14是表不芯片电容器1的内部电气结构的电路图。在第1外部电极3与第2 外部电极4之间，并联连接多个电容器要素 C1?C9。在各电容器要素 C1?C9与第1外部 电极3之间，串联安装由一个或者多个熔断器单元7分别构成的熔断器F1?F9。在熔断 器F1?F9全部连接时，芯片电容器1的电容值，与电容器要素 C1?C9的电容值的总和相 等。若对从多个熔断器F1?F9中选择出的一个或者两个以上的熔断器进行切断，则与该 被切断的熔断器对应的电容器要素断开，芯片电容器1的电容值减少该被断开的电容器要 素的电容值。
[0319] 因而，如果对焊盘区域51B，53B之间的电容值（电容器要素 C1?C9的总电容值） 进行测定，之后根据所希望的电容值将从熔断器F1?F9中适当地选择出的一个或者多个 熔断器通过激光熔断，能够进行向所希望的电容值的契合（激光修调）。尤其是，如果将电 容器要素 C1?C8的电容值设定成公比为2的等比数列，则能够以与作为最小电容值（该 等比数列的第一项的值）的电容器要素 C1的电容值对应的精度，进行契合成目标电容值的 微调整。
[0320] 例如，电容器要素C1?C9的电容值可以规定成如下。
[0321] C1 = 0. 03125pF C2 = 0. 0625pF C3 = 0. 125pF C4 = 0. 25pF C5 = 0. 5pF C6 = lpF C7 = 2pF C8 = 4pF C9 = 4pF
[0322] 在该情况下，能够以0. 03125pF的最小契合精度对芯片电容器1的容量进行微调 整。另外，通过从烙断器F1?F9中适当地选择应切断的烙断器，从而能够提供0. lpF? 10pF之间的任意电容值的芯片电容器1。
[0323] 如上所述，根据本实施方式，在第1外部电极3以及第2外部电极4之间，设置可 通过熔断器F1?F9断开的多个电容器要素 C1?C9。电容器要素 C1?C9包括不同电容 值的多个电容器要素，更具体而言，包括按照成为等比数列的方式设定了电容值的多个电 容器要素。从而，通过从熔断器F1?F9中选择一个或者多个熔断器来通过激光进行熔断， 从而能够提供一种不必变更设计就能够对应多个种类的电容值，且能够准确契合为所希望 的电容值的芯片电容器1。
[0324] 关于芯片电容器1的各部的详细情况，以下加以说明。基板2例如在俯视下具有： 0. 3謹X0. 15謹、0· 4mm X 0. 2謹、或者0· 2mm X0. 1mm等的矩形形状（优选0· 4mm X 0. 2mm以 下的大小）。电容器配置区域5大概成为具有与基板2的短边的长度相当的一边的正方形 区域。基板2的厚度可以是150 μ m左右。基板2可以是例如通过从背面侧（未形成电容 器要素 C1?C9的表面）进行的磨削或者研磨而薄型化的基板。作为基板2的材料，可以 采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
[0325] 绝缘膜8可以是氧化硅膜等的氧化膜。其膜厚可以是500Α?2000A的程度。下 部电极膜51优选为导电性膜，尤其是金属膜，可以是例如铝膜。由铝膜组成的下部电极膜 51可以通过溅射法形成。上部电极膜53也同样地优选由导电性膜、尤其是金属膜构成，也 可以是铝膜。由铝膜组成的上部电极膜53可以通过溅射法形成。用于将上部电极膜53的 电容器电极区域53Α分割为电极膜部分131?139、且将熔断器区域53C整形为多个熔断器 单元7的图案形成，能够通过光刻以及蚀刻工艺来进行。
[0326] 电容膜52例如能够由氮化硅膜构成，其膜厚可以设为500Α?2000Α (例如 1000Α )。电容膜52可以是通过等离子CVD(化学气相生长）形成的氮化硅膜。钝化膜9 可以例如由氮化硅膜构成，通过例如等离子CVD法形成。其膜厚也可以设为8000A左右。 树脂膜50如前述可以由聚酰亚胺膜及其他树脂膜构成。
[0327] 图15是用于对本发明的又一其他实施方式涉及的芯片电容器31的结构进行说明 的俯视图。在图15中，对于前述的图11所不的各部对应的部分附加相同的参照符号来表 示。在前述的实施方式涉及的芯片电容器1中，上部电极膜53的电容器电极区域53A被分 割为分别为带状的电极膜部分131?139。这种情况下，如图11所示，在电容器配置区域5 内产生无法作为电容器要素利用的区域，无法有效地运用小基板2上的有限的区域。
[0328] 因而，在图15所示的实施方式中，多个电极膜部分131?139被分割为L字形的 电极膜部分141?149。从而，例如，图15的结构中的电极膜部分149,能够以图11的结构 的电极膜部分139的1. 5倍的面积与下部电极膜51对置。从而，假设在图11的第1实施 方式中与电极膜部分139对应的电容器要素 C9具有4pF的容量，则通过采用该实施方式中 的电极膜部分149,电容器要素 C9能够具有6pF的电容。这样，能够对电容器配置区域5内 进行有效运用，能够在更宽的范围内设定芯片电容器1的电容值。
[0329] 另外，即使在本实施方式中，由于也使之不受寄生电容的影响，因此基板2由具有 100Ω ·〇ιι以上的电阻率的半导体形成。图16是用于对本发明的又一其他实施方式涉及的 芯片电容器41的结构进行说明的分解立体图，与在前述的实施方式的说明中采用的图13 同样地表不芯片电容器41的各部。
[0330] 在本实施方式中，上部电极膜53的电容器电极区域53A形成遍及电容器配置区域 5的大致整个区域而连续的连续膜图案，另一方面，下部电极膜51的电容器电极区域51A被 分割为多个电极膜部分151?159。电极膜部分151?159可以形成与图11所不的实施方 式中的电极膜部分131?139同样的形状以及面积比，也可以形成与图15所示的实施方式 中的电极膜部分141?149同样的形状以及面积比。这样，通过电极膜部分151?159、电 容膜52和上部电极膜53,构成多个电容器要素。该多个电容器要素的至少一部分构成电容 值不同的（例如按照成等比数列的方式设定各电容值的）电容器要素群。
[0331] 下部电极膜51进一步在电容器电极区域51A与焊盘区域51B之间具有熔断器区 域51C。在熔断器区域51C，与之前的实施方式的熔断器单元7同样的多个熔断器单元47沿 着焊盘区域51B排成一列。各电极膜部分151?159经由一个或者多个熔断器单元47与 焊盘区域51B连接。
[0332] 即使采用这样的结构，电极膜部分151?159也能够以彼此不同的对置面积与上 部电极膜53对置，它们通过将熔断器单元47切断从而单独断开。因此，能得到与之前的实 施方式的情况同样的效果。尤其是，通过预先使多个电极膜部分151?159的至少一部分 以按照成为公比为2的等比数列的方式设定的对置面积与上部电极膜53对置地形成，从而 与之前的实施方式的情况同样地，能够提供一种以高精度契合成所需要的电容值的芯片电 容器。
[0333] 另外，即使在本实施方式中，也为了使之不受寄生电容的影响而基板2通过具有 100 Ω ·〇!!以上的电阻率的半导体形成。图17是表示作为本发明的特征的外部连接电极的 结构的一例的图解式剖视图，应用于例如参照图1?5说明的芯片电阻器10的外部连接电 极的结构，由图解的部分纵剖视图表示。
[0334] 参照图17,在硅基板11上形成绝缘层（Si02) 19,在绝缘层19上配置电阻体膜20。 电阻体膜20通过TiN、TiON或者TiSiON形成。并且，在电阻体膜20上的焊盘区域11A，层 叠由铝系金属、例如铝形成的布线膜21。形成了电阻体膜20以及布线膜21的基板11的上 表面，被例如由氮化硅（SiN)形成的钝化膜22覆盖，进而其上部被例如由聚酰亚胺形成的 作为保护层的树脂膜23覆盖。树脂膜23不仅覆盖钝化膜22的上表面，还绕至基板11的 侧方来将其上表面以及侧面覆盖。
[0335] 作为外部连接电极的例如第1连接电极12按照以下方式形成。首先，对树脂膜23， 针对与第1连接电极12的开口对应的区域进行曝光，之后进行显影工序，从而采用光刻进 行树脂膜23的图案形成。这样，能形成树脂膜23的用于第1连接电极12的焊盘开口 12A。 之后，进行用于使树脂膜23硬化的热处理（聚酰亚胺固化），通过热处理而聚酰亚胺膜（树 脂膜）23被稳定化。接着，将在应形成第1连接电极12的位置具有贯通孔12A的聚酰亚胺 膜23作为掩模，进行钝化膜22的蚀刻。这样，形成使布线膜21在第1连接电极12的焊盘 区域11A中露出的焊盘开口 12B。钝化膜22的蚀刻也可以通过反应性离子蚀刻（RIE)来进 行。
[0336] 接着，在焊盘开口 12B、12A内，通过例如无电解镀覆法，使作为外部连接电极的第 1连接电极12生长。焊盘开口 12B、12A内的外部连接电极12的形成，优选首先在焊盘区域 11A中露出的布线膜21上形成镍层121，在镍层121上形成钯层122,进而在其之上形成金 层，使之成为多层层叠构造膜。镍层121有利于与由铝系金属形成的布线膜21之间的紧贴 性的提高，钯层122作为对在其上部层叠的金层123与由铝系金属膜形成的布线膜21之间 的相互扩散进行抑制的扩散防止层发挥作用。通过使第1连接电极12按照这样形成Ni、 Pd、Au的3层构造或者多层构造，从而能够成为良好的连接电极。
[0337] 本发明涉及的外部连接电极的特征在于，进一步在金层123的上表面（外部连接 电极的外部连接端）设置焊料层124。焊料层124能够通过将例如元件表面部浸渍（dip) 在焊料槽中来进行层叠。焊料层124也可以按照仅层叠在金层123的表面的方式，使例如 金层123的上表面与树脂层（聚酰亚胺层）23的上表面大致为同一平面。或者，金层123 的上表面也可以处于比树脂层（聚酰亚胺层）23的上表面稍稍再凹陷的状态。另外，金层 123也可以是从树脂层（聚酰亚胺层）23的上表面突出一些的状态（图17所示的状态）。
[0338] 不管怎样，通过在外部连接电极（第1连接电极）12的连接端面设置焊料层124， 从而在安装芯片电阻器10时，不需要用于安装的焊料印刷，具有能够容易安装芯片电阻器 10的优点。另外，与在安装时实施焊料印刷的情况相比，焊料的使用量更少，能够节约焊料。 进而，能够减少因焊料印刷而附着的焊料圆角（焊料层的扩展），能够良好地安装微小的芯 片电阻器10。
[0339] 图18是表示应用于芯片电阻器10的其他外部连接电极结构的图解式部分剖视 图。在图18中，对与图17相同或对应的部分附加相同的符号。图18所示的外部连接电 极的特征在于，在焊盘开口 12B、12A内露出的布线膜21上形成以铜（Cu)为材料的电极层 125。铜层125在焊盘开口 12B、12A中，通过例如无电解镀覆而形成。并且，在该铜层125 上层叠有焊料层124。
[0340] 铜层125在本实施方式中，被设置至焊盘开口 12B、12A的中途为止，不会将焊盘开 口 12B、12A内全部填埋上。在铜层125的上表面层叠焊料层124,焊料层124以从树脂层 (聚酰亚胺层）23的上表面稍稍突出的状态隆起。即使采用该结构，也能够得到用于将芯片 电阻器10的电路良好地与外部电路进行连接的外部连接电极结构。并且，能够成为一种在 安装时省略焊料印刷工序而能够容易地安装芯片电阻器的结构。
[0341] 图19是用于对将本发明的一实施方式涉及的外部连接电极应用于芯片电容器1 的情况下的结构进行说明的图解式部分剖视图。在图19中，在基板2之上形成绝缘膜8,在 其之上形成例如下部电极膜51。并且，基板2的上表面被钝化膜9覆盖，而且其上进一步被 树脂膜50覆盖。
[0342] 在该结构中，作为外部连接电极的第2外部电极4按照如下方式被形成。在应形 成第2外部电极4的位置具有贯通孔的抗蚀图案，形成于钝化膜9上。将该抗蚀图案作为 掩模来进行钝化膜9的蚀刻。从而，形成使下部电极膜51在焊盘区域51B中露出的焊盘开 口 27。钝化膜9的蚀刻，也可以通过反应性离子蚀刻来进行。
[0343] 接着，在整个面涂敷树脂膜50。作为树脂膜50,采用感光性的聚酰亚胺。对于树 脂膜50,通过针对与焊盘开口 27对应的区域进行曝光工序、以及之后的显影工序，从而能 够采用光刻进行树脂膜50的图案形成。由此，形成贯通了树脂膜50以及钝化膜9的焊盘 开口 27。之后，进行用于对树脂膜50进行硬化的热处理（固化处理）。然后，在焊盘开口 27内，通过例如无电解镀覆法生长第2外部电极4。
[0344] 第2外部电极4与图17中说明的芯片电阻器10中的外部连接电极同样地，优选 为具有例如下述层的多层层叠构造膜：与下部电极膜51相接的镍层121 ;层叠在镍层121 之上的钯层122 ;以及层叠在钯层122上的金层123。在第2外部电极4,进而在金层123上 (连接端面）设置有焊料层124。焊料层124通过将例如元件表面部浸渍（浸渍）在焊料 槽而被层叠。
[0345] 这样，即使在芯片电容器1中，也通过在作为外部连接电极的第2外部电极4的连 接端面层叠焊料层124,从而在芯片电容器1的安装时不需要焊料印刷，能够成为容易执行 安装工序的芯片电容器。另外，与在安装时实施焊料印刷的情况相比，焊料的使用量更少， 能够节约焊料。进一步，能够减少通过焊料印刷而附着的焊料圆角（焊料层的扩展），能够 良好地安装微小的芯片电容器1。
[0346] 另外，以上的说明，举出芯片电容器1的第2外部电极4进行了说明，但第1外部 电极3的结构也是同样的，并与第2外部电极4同时被制作。图20是表示应用于芯片电容 器1的其他外部连接电极的结构例的部分纵剖视图。在图20中，对与图19相同的部分附 加相同的编号。图20所示的外部连接电极（第2外部电极4)的特征与图18中说明的结 构同样。即，在焊盘开口 27露出的下部电极膜51上，通过例如无电解镀覆形成由铜（Cu) 形成的铜层125。铜层125被形成为填充至焊盘开口 27的中途部。并在其上表面层叠有焊 料层124。
[0347] 即使采用该结构，也能够与前述的图18所示的实施方式同样地，成为容易安装的 外部连接电极结构。以上，作为本发明的实施方式，针对芯片电阻器以及芯片电容器进行了 说明，但本发明还可应用于芯片电阻器以及芯片电容器以外的芯片部件。
[0348] 例如，作为其他芯片部件的示例，能够例示芯片电感器。芯片电感器例如具有下述 结构：一种在基板上具有多层布线结构且在多层布线结构内具有电感器（线圈）以及与其 关联的布线的部件，多层布线结构内的任意电感器通过熔断器而被组入电路中或者从电路 断开。即使在该芯片电感器中，通过采用本发明的外部连接电极的结构，也能够成为容易安 装且容易操作的芯片电感器（芯片部件）。
[0349] 作为芯片部件的再其他示例，还可以例示芯片二极管。芯片二极管例如具有下述 结构：一种在基板上具有多层布线结构且在多层布线结构内具有多个二极管以及与其关联 的布线的部件，多层布线结构内的任意的二极管通过熔断器而被组入电路中或者从电路断 开。通过选择组入电路中的二极管，从而能够变更芯片二极管的整流特性或者进行调整。另 夕卜，能够设定芯片二极管的电压降特性（电阻值）。进而，在二极管为LED(发光二级管）的 芯片LED的情况下，选择组入电路中的LED，能够成为可选择发光色的芯片LED。对于这样 的芯片二极管、芯片LED，能够采用本发明的外部连接电极的结构，从而能够成为一种容易 安装且容易操作的芯片二极管、芯片LED之类的芯片部件。
[0350] 此外，在权利要求书所记载的事项的范围内还可进行各种设计变更。
[0351] 〈第1参考例涉及的发明〉
[0352] (1)第1参考例涉及的发明特征
[0353] 例如，第1参考例涉及的发明特征在于以下的A1?A20。
[0354] (A1) -种芯片部件，包括：芯片部件主体；在上述芯片部件主体的表面形成的电 极焊盘；覆盖上述芯片部件主体的表面，且具有使上述电极焊盘在底面露出的接触孔的保 护膜；经由上述接触孔与上述电极焊盘电连接、且具有在从与电极焊盘的表面垂直的方向 观察的俯视情况下在上述接触孔的整个周边部延伸至上述保护膜的表面并从与上述电极 焊盘之间的接触区域进一步向外方突出的突出部的外部连接电极。
[0355] 根据该结构，在芯片部件中，通过对外部连接电极的结构进行研究，从而能够实现 芯片部件的可靠性的提高。尤其是，外部连接电极被形成为重叠在保护膜表面，使芯片部件 的耐湿性提高，且从芯片部件的表面露出的外部连接电极的表面积增加，芯片部件的安装 强度提高。进而，外部连接电极对抗外压的强度也提高。其结果，对于芯片部件、尤其是单 面设置了一对电极的倒装芯片成为良好的结构。
[0356] (A2)根据A1所述的芯片部件，其特征在于，上述保护膜在上述接触孔的边缘部具 有从上述接触区域向外方扩展的倾斜面，上述电极的突出部与上述倾斜面相接。
[0357] 根据该结构，保护膜的倾斜面与外部连接电极的突出部相接，能够成为沿着保护 膜牢固地被支承的外部连接电极。
[0358] (A3)根据上述A1或A2所述的芯片部件，其特征在于，上述保护膜包括：钝化膜、 和在上述钝化膜上层叠的树脂膜，上述接触孔贯通上述钝化膜以及上述树脂膜而形成，上 述树脂膜从上述钝化膜的面向上述接触孔的内边缘进一步向内方突出，形成沿着上述钝化 膜与上述树脂膜之间的界面的阶梯。
[0359] 根据该结构，设置了外部连接电极的保护膜的接触孔，由于在其内周面具备阶梯 部，因此设置在接触孔的外部连接电极被牢固地固定在接触孔内，能够实现耐湿性的提高、 对抗外压的强度提高。
[0360] (A4)根据A1?A3的任一项所述的芯片部件，其特征在于，上述电极具有凸弯曲面 状的顶面。
[0361] 根据该结构，由于外部连接电极的表面具有突出部，且具有凸弯曲面状的顶面，因 此外部连接电极的表面积增加，能够使芯片部件的安装强度提高。
[0362] (A5)根据A1?A4的任一项所述的芯片部件，其特征在于，
[0363] 进一步包括：在上述芯片部件主体上形成的多个元件要素；设置在上述芯片部件 主体上，且将上述多个元件要素分别与上述外部连接电极以可切断的方式连接的多个熔断 器。
[0364] 根据该结构，能够成为一种芯片部件，能够以通用的基本设计应对各种值，并且具 有A1?A4所记载的效果。
[0365] (A6)根据A5所述的芯片部件，其特征在于，上述元件要素是电阻体，该电阻体具 有：形成于上述芯片部件主体上的电阻体膜；按照与上述电阻体膜相接的方式层叠的布线 膜。
[0366] 根据该结构，能够提供芯片电阻器作为芯片部件。
[0367] (A7)根据A5所述的芯片部件，其特征在于，
[0368] 上述元件要素是电容器要素，该电容器要素具有：在上述芯片部件主体上形成的 电容膜、和与上述电容膜相接的电极膜。
[0369] 根据该结构，能够提供芯片电容器作为芯片部件。
[0370] (A8)根据A5所述的芯片部件，其特征在于，
[0371] 上述元件要素包括：形成在上述芯片部件主体上的电感器（线圈）以及与之关联 的布线。
[0372] 根据该结构，能够提供芯片电感器作为芯片部件。
[0373] (A9)根据A5所述的芯片部件，其特征在于，
[0374] 上述元件要素包括具有形成在上述芯片部件主体上的结构造的多个二极管。
[0375] 根据该结构，能够提供芯片二极管作为芯片部件。
[0376] (A10)根据A9所述的芯片部件，其特征在于，
[0377] 上述多个二极管包括LED。
[0378] 根据该结构，能够提供芯片LED作为芯片部件。
[0379] (All) -种芯片部件的制造方法，其特征在于，包括：
[0380] 在芯片部件主体的表面形成电极焊盘的工序；形成将上述芯片部件主体的表面覆 盖的保护膜的工序；在上述保护膜形成使上述电极焊盘在底面露出的接触孔的工序；形成 经由上述接触孔与上述电极焊盘电连接，且具有在上述接触孔的整个周边部延伸至上述保 护膜的表面而从与上述电极焊盘之间的接触区域进一步向外方突出的突出部的电极的工 序。
[0381] 根据该结构，能够制造具备A1所记载的结构以及效果的芯片部件。
[0382] (A12)根据All所述的芯片部件的制造方法，其特征在于，进一步包括：通过对上 述保护膜进行热处理，从而在上述接触孔的边缘部形成从上述接触区域向外方扩展的倾斜 面的工序，形成上述电极使上述突出部与上述倾斜面相接。
[0383] 根据该结构，能够制造具有A2所记载的结构以及效果的芯片部件。
[0384] (A13)根据All或A12所述的芯片部件的制造方法，其特征在于，形成上述保护膜 的工序包括：形成钝化膜的工序；和在上述钝化膜上层叠树脂膜的工序，形成上述接触孔 的工序，是按照贯通上述钝化膜以及上述树脂膜的方式形成上述接触孔的工序，上述钝化 膜的面向上述接触孔的内边缘，通过在上述树脂膜下被进行侧面蚀刻，从而从上述树脂膜 的面向上述接触孔的内边缘进一步向外方后退，形成沿着上述钝化膜与上述树脂膜之间的 界面的阶梯。
[0385] 根据该结构，能够制造具有A3所记载的结构以及效果的芯片部件。
[0386] (A14)根据All?A13中的任一项所述的芯片部件的制造方法，其特征在于，上述 电极被形成为具有凸弯曲面状的顶面。
[0387] 根据该结构，能够制造具有A4所记载的结构以及效果的芯片部件。
[0388] (A15)根据All?A14中的任一项所述的芯片部件的制造方法，其特征在于，进一 步包括：在上述芯片部件主体上形成多个元件要素的工序；在上述芯片部件主体上，形成 将上述多个元件要素分别与上述外部连接电极以可切断的方式连接的多个熔断器的工序。
[0389] 根据该结构，能够制造具有A6所记载的结构以及效果的芯片部件。
[0390] (A16)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工 序包括：在上述芯片部件主体上形成电阻体膜的工序；和形成以与上述电阻体膜相接的方 式层叠的布线膜的工序，上述元件要素是包括上述电阻体膜以及上述布线膜的电阻体。
[0391] 根据该结构，能够制造作为具有A6所记载的结构以及效果的芯片部件的芯片电 阻器。
[0392] (A17)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工 序包括：在上述芯片部件主体上形成电容膜的工序；和形成与上述电容膜相接的电极膜的 工序，上述元件要素是电容器要素。
[0393] 根据该结构，能够制造作为具有A7所记载的结构以及效果的芯片部件的芯片电 容器。
[0394] (A18)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工 序，包括：在上述芯片部件主体上形成电感器以及与其关联的布线膜的工序，上述元件要素 是线圈要素。
[0395] 根据该结构，能够制造作为具有A8所记载的结构以及效果的芯片部件的芯片电 感器。
[0396] (A19)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工 序，包括在上述芯片部件主体上形成结构造的工序，上述元件要素是二极管要素。
[0397] 根据该结构，能够制造作为具有A9所记载的结构以及效果的芯片部件的芯片二 极管。
[0398] (A20)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工 序，包括在上述芯片部件主体上形成结构造的工序，上述元件要素是LED要素。
[0399] 根据该结构，能够制造作为具有A10所记载的结构以及效果的芯片部件的芯片 LED。
[0400] (2)第1参考例所涉及的发明实施方式
[0401] 以下，参照附图，对第1参考例的实施方式详细进行说明。另外，图22?图40所 示的符号仅在这些附图中有效，即便被使用于其他实施方式，也不表示与该其他实施方式 的符号相同的要素。
[0402] 图22(A)是表示第1参考例的一实施方式涉及的芯片电阻器alO的外观结构的图 解立体图，图22(B)是表示将芯片电阻器alO安装在基板上的状态侧视图。参照图22(A)， 第1参考例的一实施方式涉及的芯片电阻器alO具备：在基板all上形成的第1连接电极 al2 ;第2连接电极al3 ;和电阻电路网al4。基板all是俯视下大约长方形状的长方体形 状，作为一例，有长边方向的长度L = 0. 3mm、短边方向的宽度W = 0. 15mm、厚度T = 0. 1mm 的程度的大小的微小芯片。基板all可以是俯视下角部被倒角的圆角形状。基板可以例如 由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板all为硅基板的情况为例进行说明。
[0403] 芯片电阻器alO如图40所示，在半导体晶片（硅晶片）上以晶格状形成多个芯片 电阻器alO,能够通过切断半导体晶片（硅晶片）来分离成各个芯片电阻器alO而得到。在 硅基板al 1上，第1连接电极al2是在沿着硅基板al 1的一条短边A111而设置的短边A111 方向较长的矩形电极。第2连接电极al3是在沿着硅基板all上的另一条短边A112设置 的短边A112方向较长的矩形电极。电阻电路网al4被设置在硅基板all上的由第1连接 电极al2和第2连接电极al3夹持的中央区域（电路形成面或者元件形成面）。并且，电阻 电路网al4的一端侧与第1连接电极al2电连接，电阻电路网al4的另一端侧与第2连接 电极al3电连接。这些第1连接电极al2、第2连接电极al3以及电阻电路网al4,例如作 为一例，能够采用半导体制造工艺设置在硅基板all上。换言之，能够使用用于制造半导体 装置的装置、设备制造分立的芯片电阻器alO。尤其是，通过采用后述的光刻工艺，从而能够 形成微细且准确的布局图案的电阻电路网al4。
[0404] 第1连接电极al2以及第2连接电极al3,分别作为外部连接电极发挥作用。在 芯片电阻器alO被安装在电路基板al5的状态下，如图22(B)所示，第1连接电极al2以及 第2连接电极al3,分别通过焊料与电路基板al5的电路（未图示）以电气方式且机械式连 接。在本实施方式中，作为外部连接电极发挥作用的第1连接电极al2以及第2连接电极 a 13,由金（Au)或者铜（Cu)形成。
[0405] 图23是芯片电阻器alO的俯视图，表示第1连接电极al2、第2连接电极al3以及 电阻电路网al4的配置关系进而电阻电路网al4的俯视结构（布局图案）。参照图23,芯 片电阻器alO包括：被配置成长边沿着硅基板上面的一条短边A111的俯视呈大约矩形的第 1连接电极al2 ;被配置成长边沿着硅基板上表面的另一条短边A112的俯视呈大约矩形的 第2连接电极al3 ;被设置在第1连接电极al2以及第2连接电极al3之间的俯视为矩形 的区域中的电阻电路网al4。
[0406] 电阻电路网al4具有：在硅基板all上以矩阵状排列的具有相等的电阻值的多个 单位电阻体R(图23的示例中，沿着行方向（硅基板的长度方向）排列8个单位电阻体R， 沿着列方向（硅基板的宽度方向）排列44个单位电阻体R而总计包括352个单位电阻体 R的结构）。并且，这些多个单位电阻体R的1?64个规定个数的单位电阻体（由导体形 成的布线膜）被电连接，形成与被连接的单位电阻体R的个数相应的多个种类的电阻电路。 所形成的多个种类的电阻电路，通过导体膜C(由导体形成的布线膜）以规定的方式连接。
[0407] 进而，为了将电阻电路以电气方式组入电阻电路网al4中，或者从电阻电路网al4 进行电分离，设置可熔断的多个熔断器膜F(由导体形成的布线膜）。多个熔断器膜F沿着 第2连接电极al3的内侧边，使配置区域排列成直线状。更具体而言，多个熔断器膜F以及 连接用导体膜C以相邻的方式排列，其排列方向被配置成直线状。
[0408] 图24A是将图23所示的电阻电路网al4的一部分放大描绘的俯视图，图24B以及 图24C分别是为了对电阻电路网al4中的单位电阻体R的结构进行说明而描绘的长度方向 的纵剖视图以及宽度方向的纵剖视图。参照图24A、图24B以及图24C，针对单位电阻体R 的结构进行说明。
[0409] 在作为基板的硅基板all的上表面形成绝缘层（Si02)al9,在绝缘层al9上配置电 阻体膜a20。电阻体膜a20通过TiN、TiON或者TiSiON形成。该电阻体膜a20被设置为在 第1连接电极al2与第2连接电极al3之间平行地以直线状延伸的多条电阻体膜（以下称 作"电阻体膜行"），电阻体膜行a20有些情况下在行方向在规定的位置被切断。在电阻体 膜行a20上，层叠作为导体膜片a21的铝膜。各导体膜片a21在电阻体膜行a20上，在行方 向上隔着规定的间隔R而层叠。
[0410] 若用电路记号表示该结构的电阻体膜行a20以及导体膜片a21的电气特征，则如 图25所示。即，如图25 (A)所示，规定间隔R的区域的电阻体膜行a20部分，分别形成固定 的电阻值r的单位电阻体R。层叠了导体膜片a21的区域，通过该导体膜片a21将电阻体膜 行a20短路。从而，形成由图25(B)所示的电阻r的单位电阻体R的串联连接组成的电阻 电路。
[0411] 另外，由于相邻的电阻体膜行a20彼此之间通过电阻体膜行a20以及导体膜片a21 而被连接，因此图24A所示的电阻电路网，构成图25(C)所示的电阻电路。在图24B以及 图24C所示的图解式剖视图中，附图标记all表示娃基板，al9表示作为绝缘层的二氧化娃 Si02层，a20表示在绝缘层al9上形成的TiN、TiON或者TiSiON的电阻体膜，a21表示铝 (A1)的布线膜，a22表示作为保护膜的SiN膜，a23表示作为保护层的聚酰亚胺层。
[0412] 另外，关于该结构的电阻电路网al4的制造工艺，后面将详细描述。在本实施方式 中，在硅基板11上形成的电阻电路网al4中包括的单位电阻体R包括：电阻体膜行a20、和 在电阻体膜行a20上在行方向隔开规定间隔而层叠的多个导体膜片a21，未层叠导体膜片 a21的固定间隔R部分的电阻体膜行a20,构成1个单位电阻体R。构成单位电阻体R的电 阻体膜行a20其形状以及大小全部相等。从而，基于嵌入基板上的形状相同大小相同的电 阻体膜成为大概相同值的特性，在硅基板all上以矩阵状排列的多个单位电阻体R具有相 等的电阻值。
[0413] 在电阻体膜行a20上层叠的导体膜片a21形成单位电阻体R，并且，还实现用于连 接多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图26(A)是将图23所示的 芯片电阻器alO的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视 图，图26(B)是表示沿着图26(A)的B-B的剖视结构的图。
[0414] 如图26(A) (B)所示，熔断器膜F还通过在电阻体膜a20上层叠的布线膜a21而形 成。即，在与形成单位电阻体R的电阻体膜行a20上层叠的导体膜片a21相同的层，由作为 与导体膜片a21相同的金属材料的铝（A1)形成。另外，导体膜片a21如前所述，还被用作 为了形成电阻电路而对多个单位电阻体R进行电连接的连接用导体膜C。
[0415] 即，在层叠在电阻体膜a20上的同一层中，单位电阻体R形成用的布线膜、用于形 成电阻电路的连接用布线膜、用于构成电阻电路网al4的连接用布线膜、熔断器膜、进而用 于将电阻电路网al4与第1连接电极al2以及第2连接电极al3连接的布线膜，采用相同的 金属材料（例如铝），通过相同的制造工艺（例如溅射以及光刻工艺）而形成。从而，该芯 片电阻器alO的制造工艺被简化，另外，能够利用共同的掩模同时形成各种布线膜。进而， 还提高与电阻体膜a20之间的对准性。
[0416] 图27是将图23所示的电阻电路网al4中的对多个种类的电阻电路进行连接的连 接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及熔断器膜F连接的多 个种类的电阻电路之间的连接关系进行图解示出的图。参照图27,在第1连接电极al2上， 连接电阻电路网al4中包括的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻 体R的串联连接组成，其另一端与熔断器膜F1连接。
[0417] 在熔断器膜F与连接用导体膜C2上，连接由64个单位电阻体R的串联连接组成 的电阻电路R64的一端以及另一端。在连接用导体膜C2与熔断器膜F4上，连接由32个单 位电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F4与连接用 导体膜C5上，连接由32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另 一端。
[0418] 在连接用导体膜C5与熔断器膜F6上，连接由16个单位电阻体R的串联连接组成 的电阻电路R16的一端以及另一端。在熔断器膜F7以及连接用导体膜C9上，连接由8个 单位电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在连接用导体膜C9以及 熔断器膜F10上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一 端。
[0419] 在熔断器膜F11以及连接用导体膜C12上，连接由2个单位电阻体R的串联连接 组成的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔断器膜F13上，连接由 1个单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器膜F13以及连接用导 体膜C15上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
[0420] 在连接用导体膜C15以及熔断器膜F16上，连接由4个单位电阻体R的并联连接 组成的电阻电路R/4的一端以及另一端。在熔断器膜F16以及连接用导体膜C18上，连接 由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。在连接用导体膜 C18以及熔断器膜F19上，连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一 端以及另一端。
[0421] 在熔断器膜F19以及连接用导体膜C22上，连接由32个单位电阻体R的并联连接 组成的电阻电路R/32。针对多个熔断器膜F以及连接用导体膜C，分别将熔断器膜F1、连 接用导体膜C2、熔断器膜F3、熔断器膜F4、连接用导体膜C5、熔断器膜F6、熔断器膜F7、连 接用导体膜C8、连接用导体膜C9、熔断器膜F10、熔断器膜F11、连接用导体膜C12、熔断器 膜F13、熔断器膜F14、连接用导体膜C15、熔断器膜F16、熔断器膜F17、连接用导体膜C18、 熔断器膜F19、熔断器膜F20、连接用导体膜C21、以及连接用导体膜C22配置成直线状来串 联连接。是一种若各熔断器膜F熔断，则在与熔断器膜F相邻连接的连接用导体膜C之间 的电连接被切断的结构。
[0422] 若用电气电路图示出该结构，则如图28所示。S卩，在所有的熔断器膜F都未熔断 的状态下，电阻电路网al4,构成在第1连接电极al2以及第2连接电极al3之间设置的由 8个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将 1个单位电阻体R的电阻值r设为r = 80 Ω，则构成通过8r = 640 Ω的电阻电路来连接了 第1连接电极al2以及第2连接电极al3而成的芯片电阻器alO。
[0423] 并且，在基准电阻电路R8以外的多个种类的电阻电路，分别并联连接熔断器膜F， 通过各熔断器膜F，这些多个种类的电阻电路成为短路的状态。即，在基准电阻电路R8上， 串联连接12种13个电阻电路R64?R/32,但各电阻电路分别通过并联连接的熔断器膜F 而短路，因此从电气上看，各电阻电路未被组入电阻电路网al4中。
[0424] 本实施方式涉及的芯片电阻器alO,根据被要求的电阻值，将熔断器膜F选择性地 通过例如激光进行熔断。从而，并联连接的熔断器膜F被熔断的电阻电路被组入到电阻电 路网al4中。从而，能够成为电阻电路网al4整体的电阻值具有将与被熔断的熔断器膜F 对应的电阻电路串联而组入的电阻值的电阻电路网。
[0425] 换言之，本实施方式涉及的芯片电阻器alO,通过将与多个种类的电阻电路对应地 设置的熔断器膜选择性地进行熔断，从而能够将多个种类的电阻电路（例如，若F1、F4、F13 熔断，则为电阻电路R64、R32、R1的串联连接）组入到电阻电路网。并且，多个种类的电阻 电路，由于各自的电阻值是固定的，因此可以说能够成为对电阻电路网al4的电阻值进行 数字式调整，具有所要求的电阻值的芯片电阻器alO。
[0426] 另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R串联地以1 个、2个、4个、8个、16个、32个、64个这样的等比数列的方式增加单位电阻体R的个数来连 接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、 16个、32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻 电路。并且，这些电路在通过熔断器膜F而短路的状态下被串联连接。从而，通过对熔断器 膜F选择性地进行熔断，能够将电阻电路网14整体的电阻值在从小的电阻值至大的电阻值 为止的宽范围内设定为任意的电阻值。
[0427] 图29是第1参考例的其他实施方式涉及的芯片电阻器a30的俯视图，表示第1连 接电极al2、第2连接电极al3以及电阻电路网4的配置关系进而电阻电路网al4的俯视结 构。芯片电阻器a30与前述的芯片电阻器alO的不同之处在于，电阻电路网al4中的单位 电阻体R的连接方式。
[0428] S卩，芯片电阻器a30的电阻电路网al4中，具有在硅基板上以矩阵状排列的具有相 等的电阻值的多个单位电阻体R(在图29的结构中，沿着行方向（硅基板的长度方向）排 列8个单位电阻体R、沿着列方向（硅基板的宽度方向）排列44个单位电阻体R而总计包 括352个单位电阻体R的结构）。并且，这些多个单位电阻体R的1?128个规定个数单位 电阻体R被电连接，形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过作为电 路网连接单元的导体膜以及熔断器膜F以并联方式被连接。多个熔断器膜F，沿着第2连接 电极al3的内侧边，配置区域被排列成直线状，成为一旦熔断器膜F熔断，则与熔断器膜连 接的电阻电路便从电阻电路网al4中电分离的结构。
[0429] 另外，构成电阻电路网al4的多个单位电阻体R的结构、连接用导体膜、熔断器膜F 的结构，由于与之前说明的芯片电阻器alO中对应的部位的结构相同，因而在此省略说明。 图30是将图29所示的电阻电路网中的多个种类的电阻电路的连接方式、与对这些电阻电 路进行连接的熔断器膜F的排列关系以及连接于熔断器膜F的多个种类的电阻电路的连接 关系进行图解示出的图。
[0430] 参照图30,在第1连接电极al2,连接电阻电路网al4中包括的基准电阻电路R/16 的一端。基准电阻电路R/16由16个单位电阻体R的并联连接组成，其另一端连接于其余 电阻电路所连接的连接用导体膜C。在熔断器膜F1与连接用导体膜C上，连接由128个单 位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
[0431] 在熔断器膜F5与连接用导体膜C上，连接由64个单位电阻体R的串联连接组成 的电阻电路R64的一端以及另一端。在电阻膜F6与连接用导体膜C上，连接由32个单位 电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F7和连接用导 体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
[0432] 在熔断器膜F8与连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的 电阻电路R8的一端以及另一端。在熔断器膜F9和连接用导体膜C上，连接由4个单位电 阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器膜F10和连接用导体 膜C上，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
[0433] 在熔断器膜F11和连接用导体膜C上，连接由1个单位电阻体R的串联连接组成 的电阻电路R1的一端以及另一端。在熔断器膜F12和连接用导体膜C上，连接由2个单位 电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。在熔断器膜F13和连接用导 体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
[0434] 熔断器膜F14、F15、F16被电连接，在这些熔断器膜F14、F15、F16与连接用导体 C，连接由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。熔断器膜 F17、F18、F19、F20、F21被电连接，在这些熔断器膜F17?F21与连接用导体膜C上，连接由 16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
[0435] 熔断器膜F具备21个熔断器膜F1?F21，这些熔断器膜全部与第2连接电极al3 连接。由于是这样的结构，因此一旦连接电阻电路的一端的任一熔断器膜F熔断，则一端与 该熔断器膜F连接的电阻电路便从电阻电路网al4电断开。
[0436] 若用电气电路图示出图30的结构、即芯片电阻器a30所具备的电阻电路网al4的 结构，则如图31所示。在所有的熔断器膜F都未熔断的状态下，电阻电路网al4,在第1连 接电极al4与第2连接电极al3之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、 R/4、R/2、Rl、R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
[0437] 然后，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器膜F。从 而，在具有该电阻电路网al4的芯片电阻器a30中，根据被要求的电阻值，将熔断器膜F选 择性地通过例如激光进行熔断，从而与被熔断的熔断器膜F对应的电阻电路（熔断器膜F 串联连接的电阻电路），能够从电阻电路网al4中电分离，能够对芯片电阻器alO的电阻值 进行调整。
[0438] 换言之，该实施方式涉及的芯片电阻器a30,也通过对与多个种类的电阻电路对应 地设置的熔断器膜选择性地进行熔断，从而能够将多个种类的电阻电路从电阻电路网电断 开。并且，多个种类的电阻电路，由于各自的电阻值分别为固定的，因此可以说能够成为一 种对电阻电路网al4的电阻值进行调整，来具有所要求的电阻值的芯片电阻器a30。
[0439] 另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R，串联地以1 个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R 的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、 4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联 电阻电路。从而，通过对熔断器膜F选择性地进行熔断，从而能够将电阻电路网al4整体的 电阻值精细且数字式地设定为任意的电阻值。
[0440] 图32是作为第1参考例的其他实施方式的芯片电容器的俯视图，图33表示图32 的剖视图，表示沿着图32的切断面线XXXIII-XXXIII观察的切面。进而，图34是将上述芯 片电容器的一部分结构分离不出的分解立体图。芯片电容器al具备：基板a2、在基板a2 上配置的第1外部电极a3、和在该基板a2上配置的第2外部电极a4。基板a2在本实施方 式中，具有俯视下将四角倒角而成的矩形形状。矩形形状是例如〇. 3mmX0. 15mm的程度的 尺寸。在基板a2的长度方向两端部分别配置第1外部电极a3以及第2外部电极a4。第1 外部电极a3以及第2外部电极a4,在本实施方式中，具有在基板a2的短边方向延伸的大致 矩形的平面形状，在与基板a2的角部对应的各2处具有倒角部。在基板a2上，在第1外部 电极a3以及第2外部电极a4之间的电容器配置区域a5内，配置有多个电容器要素 C1? C9。多个电容器要素 C1?C9经由多个熔断器单元a7分别与第1外部电极a3电连接。
[0441] 如图33以及图34所示，在基板a2的表面形成绝缘膜a8,在绝缘膜a8的表面形成 下部电极膜a51。下部电极膜a51遍及电容器配置区域a5的大致整个区域，并且延伸至第 2外部电极a4的正下方的区域而形成。更具体而言，下部电极膜a51具有作为电容器要素 C1?C9的共同的下部电极发挥作用的电容器电极区域a51A ;和用于外部电极引出的焊盘 区域a51B。电容器电极区域a51A位于电容器配置区域a5,焊盘区域a51B位于第2外部电 极a4的正下方。
[0442] 在电容器配置区域a5中，以覆盖下部电极膜a51(电容器电极区域a51A)的方式 形成电容膜（电介质膜）a52。电容膜a52遍及电容器电极区域a51A的整个区域而连续，在 本实施方式中，进一步延伸到第1外部电极a3的正下方的区域为止，对电容器配置区域a5 外的绝缘膜a8进行覆盖。在电容膜a52之上，形成上部电极膜a53。在图22中，为了清楚 化，对上部电极膜a53附加示出细小点。上部电极膜a53具有：位于电容器配置区域a5的 电容器电极区域a53A ;位于第1外部电极a3的正下方的焊盘区域a53B ;和被配置在焊盘区 域a53B与电容器电极区域a53A之间的熔断器区域a53C。
[0443] 在电容器电极区域a53A，上部电极膜a53被分割成多个电极膜部分al31?al39。 在本实施方式中，各电极膜部分al31?al39都形成为矩形形状，从熔断器区域a53C向第2 外部电极a4延伸为带状。多个电极膜部分al31?al39以多个种类的对置面积夹着电容膜 a52而与下部电极膜a51对置。更具体而言，电极膜部分al31?al39的相对于下部电极膜 a51的对置面积，可以被规定为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。即，多个电极膜 部分al31?al39包括对置面积不同的多个电极膜部分，更详细而言，包括具有按照公比成 为2的等比数列的方式设定的对置面积的多个电极膜部分al31?al38(或者al31?al37， al39)。由此，通过各电极膜部分al31?al39与以夹持电容膜12的方式对置的下部电极 膜a51所分别构成的多个电容器要素 C1?C9,包括具有彼此不同的电容值的多个电容器要 素。在电极膜部分al31?al39的对置面积的比如前所述的情况下，电容器要素 C1?C9的 电容值之比，与该对置面积的比相等，成为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。 艮P，多个电容器要素 C1?C9包括按照公比成为2的等比数列的方式设定了电容值的多个 电容器要素 C1?C8 (或者C1?C7, C9)。
[0444] 在本实施方式中，电极膜部分al31?al35形成宽度相等且长度比设定为 1 : 2 : 4 : 8 : 16的带状。另外，电极膜部分&135，&136，&137， &138，&139形成长度相 等且宽度比设定为1 : 2 : 4 : 8 : 8的带状。电极膜部分al35?al39跨过电容器配置 区域a5的从第1外部电极a3侧的边缘至第2外部电极a4侧的边缘为止的范围延伸而形 成，电极膜部分al31?al34形成为比电极膜部分al35?al39更短。
[0445] 焊盘区域a53B形成与第1外部电极a3大致相似的形状，具有大致为矩形的平面 形状形，其中具有与基板a2的角部对应的两个倒角部。沿着该焊盘区域a53B的一条长边 (相对于基板a2的周边处于内方侧的长边）配置熔断器区域a53C。熔断器区域a53C包括 沿着焊盘区域a53B的上述一条长边排列的多个熔断器单元a7。熔断器单元a7由与上部电 极膜a53的焊盘区域a53B相同的材料一体式地形成。多个电极膜部分al31?al39与一个 或者多个熔断器单元a7 -体式地形成，经由这些熔断器单元a7而与焊盘区域a53B连接， 经由该焊盘区域a53B来与第1外部电极a3电连接。面积比较小的电极膜部分al31?al36 通过一个熔断器单元a7而与焊盘区域a53B连接，面积比较大的电极膜部分137?al39经 由多个熔断器单元a7而与焊盘区域a53B连接。不必采用所有的熔断器单元a7,在本实施 方式中，一部分熔断器单元a7是未使用的。
[0446] 熔断器单元a7包括：用于与焊盘区域a53B之间的连接的第1宽幅部a7A和用于与 电极膜部分al31?al39之间的连接的第2宽幅部a7B ;用于对第1以及第2宽幅部a7A， a7B之间进行连接的窄幅部a7C。窄幅部a7C被构成为能够通过激光切断（熔断）。从而， 能够通过熔断器单元a7的切断使电极膜部分al31?al39中的无用的电极膜部分从第1 以及第2外部电极a3, a4电断开。
[0447] 虽然图32以及图34中省略了图示，但如图33所表示，包括上部电极膜a53的表 面在内的芯片电容器al的表面被钝化膜a9覆盖。钝化膜a9例如由氮化膜形成，被形成为 不仅覆盖芯片电容器al的上表面，而且延伸至基板a2的侧面为止来将该侧面覆盖。进而， 在钝化膜a9上，形成由聚酰亚胺树脂等形成的树脂膜a50。树脂膜a50被形成为覆盖芯片 电容器al的上表面，进而到达基板a2的侧面来将该侧面上的钝化膜a9覆盖。
[0448] 钝化膜a9以及树脂膜a50是对芯片电容器al的表面进行保护的保护膜。在这些 保护膜中，在与第1外部电极a3以及第2外部电极a4对应的区域分别形成焊盘开口 a26， a27。焊盘开口 a26, a27按照分别使上部电极膜a53的焊盘区域a53B的一部分区域、下部 电极膜a51的焊盘区域a51B的一部分区域露出的方式贯通钝化膜a9以及树脂膜a50。进 而，在本实施方式中，与第2外部电极a4对应的焊盘开口 a27还贯通电容膜a52。
[0449] 在焊盘开口 a26, a27分别填埋第1外部电极a3以及第2外部电极a4。这样，第 1外部电极a3便与上部电极膜a53的焊盘区域a53B接合，第2外部电极a4便与下部电极 膜a51的焊盘区域a51B接合。第1以及第2外部电极a3, a4被形成为从树脂膜a50的表 面突出。这样，便能够对安装基板以倒装芯片方式接合芯片电容器al。
[0450] 图35是表不芯片电容器al的内部的电气结构的电路图。在第1外部电极a3与 第2外部电极a4之间，并联连接多个电容器要素 C1?C9。在各电容器要素 C1?C9与第 1外部电极a3之间，串联安装由一个或者多个熔断器单元a7分别构成的熔断器F1?F9。 当熔断器F1?F9全部连接时，芯片电容器al的电容值与电容器要素 C1?C9的电容值总 和相等。若从多个熔断器F1?F9中选择的一个或者两个以上的熔断器切断，则与该被切 断的熔断器对应的电容器要素断开，芯片电容器al的电容值减少该被断开的电容器要素 的电容值。
[0451] 因而，如果对焊盘区域a51B，A53B之间的电容值（电容器要素 C1?C9的总电容 值）进行测定，之后根据所希望的电容值将从熔断器F1?F9中适当选择出的一个或者多 个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合（激光修调）。尤其是， 如果电容器要素 C1?C8的电容值被设定为公比呈2的等比数列，则可实现以与作为最小 电容值（该等比数列的第一项的值）的电容器要素 C1的电容值对应的精度向目标电容值 的契合的微调整。
[0452] 例如，电容器要素C1?C9的电容值也可以被规定为如下。
[0453] C1 = 0. 03125pF C2 = 0. 0625pF C3 = 0. 125pF C4 = 0. 25pF C5 = 0. 5pF C6 = lpF C7 = 2pF C8 = 4pF C9 = 4pF
[0454] 在该情况下，能够以0. 03125pF的最小契合精度对芯片电容器al的容量进行微 调整。另外，通过从熔断器F1?F9中适当地选择应切断的熔断器，从而能够提供一种 0. lpF?10pF之间的任意的电容值的芯片电容器al。
[0455] 按照以上所述，根据本实施方式，在第1外部电极a3以及第2外部电极a4之间， 设置可通过熔断器F1?F9断开的多个电容器要素 C1?C9。电容器要素 C1?C9包括不 同电容值的多个电容器要素，更具体而言，包括以成等比数列的方式设定了电容值的多个 电容器要素。从而，通过从熔断器F1?F9中选择出一个多个熔断器通过激光进行熔断，从 而能够提供一种不必变更设计便能够对应多个种类的电容值，且能够准确契合为所希望的 电容值的芯片电容器al。
[0456] 关于芯片电容器al的各部的详细情况，以下加以说明。基板a2也可以具有 例如俯视中〇· 3謹X0. 15謹、0· 4mmX0. 2謹、或者0· 2謹Χ0· 1謹等的矩形形状（优选 0. 4_X 0. 2_以下的大小）。电容器配置区域a5大概成为具有与基板a2的短边的长度相 当的一边的正方形区域。基板a2的厚度，可以是150 μ m左右。基板a2可以是例如通过从 背面侧（未形成电容器要素 C1?C9的表面）进行的磨削或者研磨而薄型化的基板。作为 基板a2的材料，既可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以 采用树脂膜。
[0457] 绝缘膜a8可以是氧化硅膜等的氧化膜。其膜厚可以是500A?2000A的程度。下 部电极膜a51优选为导电性膜，尤其是金属膜，可以是例如铝膜。由铝膜组成的下部电极膜 a51能够通过溅射法形成。优选上部电极膜a53也同样地由导电性膜、尤其是金属膜构成， 可以是铝膜。由铝膜形成的上部电极膜a53能够通过溅射法形成。用于将上部电极膜a53 的电容器电极区域a53A分割为电极膜部分al31?al39、且将熔断器区域a53C整形为多个 熔断器单元a7的图案形成，能够通过光刻以及蚀刻工艺来进行。
[0458] 电容膜a52例如能够由氮化硅膜构成，其膜厚能够成为500Λ?2000A (例如 lOOOA)。电容膜a52可以是通过等离子CVD(化学气相生长）形成的氮化硅膜。钝化膜 a9可以例如由氮化硅膜构成，通过例如等离子CVD法形成。该膜厚可以被设为8000A左右。 树脂膜a50如前所述可以由聚酰亚胺膜及其他树脂膜构成。
[0459] 图36是用于对第1参考例的进一步其他实施方式涉及的芯片电容器a31的结构 进行说明的俯视图。在图36中，对与前述的图32所示的各部对应的部分，附加示出相同的 参照符号。在前述的实施方式涉及的芯片电容器al中，上部电极膜a53的电容器电极区域 a53A被分割为分别为带状的电极膜部分al31?al39。这种情况下，如图32所示，电容器 配置区域a5内会产生无法作为电容器要素利用的区域，无法有效运用小基板a2上的有限 的区域。
[0460] 因而，在图36所示的实施方式中，多个电极膜部分al31?al39被分割成L字形的 电极膜部分al41?al49。从而，例如，图36的结构中的电极膜部分al49,能够以图32的 结构的电极膜部分al39的1. 5倍的面积与下部电极膜a51对置。从而，在图32的第1实 施方式中，假设与电极膜部分al39对应的电容器要素 C9具有4pF的电容，则通过采用本实 施方式中的电极膜部分al49,从而电容器要素 C9能够具有6pF的电容。这样，便能够有效 运用电容器配置区域a5内的区域，在更宽的范围设定芯片电容器al的电容值。
[0461] 另外，在本实施方式中，为了使之不受寄生电容的影响，基板a2也采用具有 100 Ω ·〇!!以上的电阻率的半导体形成。图37是用于对第1参考例的进一步其他实施方式 涉及的芯片电容器a41的结构进行说明的分解立体图，与在前述的实施方式的说明中采用 的图34同样地表不芯片电容器a41的各部。
[0462] 在本实施方式中，上部电极膜a53的电容器电极区域a53A形成遍及电容器配置区 域a5的大致整个区域而连续的连续膜图案，另一方面，下部电极膜a51的电容器电极区域 a51A被分割成多个电极膜部分al51?al59。电极膜部分al51?al59,既可以以与图32 所示的实施方式中的电极膜部分al31?al39同样的形状以及面积比形成，也可以以与图 36所示的实施方式中的电极膜部分al41?al49同样的形状以及面积比形成。这样，通过 电极膜部分al51?al59、电容膜a52、和上部电极膜a53,便构成多个电容器要素。该多个 电容器要素的至少一部分构成电容值不同（按照例如成等比数列的方式设定各电容值）的 电容器要素群。
[0463] 下部电极膜a51进一步在电容器电极区域a51A与焊盘区域a51B之间具有熔断器 区域a51C。在熔断器区域a51C，与之前的实施方式的熔断器单元a7同样的多个熔断器单 元47沿着焊盘区域a51B排列成一列。各电极膜部分al51?al59经由一个或者多个熔断 器单元47与焊盘区域a51B连接。
[0464] 即使采用这样的结构，电极膜部分al51?al59也能够以彼此不同的对置面积与 上部电极膜a53对置，这些电极膜部分al51?al59通过将熔断器单元a47切断从而单独地 断开。因此，能得到与之前的实施方式的情况同样的效果。尤其是，多个电极膜部分151? 159的至少一部分，形成为以公比设定成为2的等比数列的对置面积来与上部电极膜a53对 置，从而与之前的实施方式的情况同样地，能够提供一种以高精度契合为所需要的电容值 的芯片电容器。
[0465] 另外，在本实施方式中，也为了使之不受寄生电容的影响而基板a2通过具有 100 Ω ·〇!!以上的电阻率的半导体形成。图38是用于对作为第1参考例的特征的外部连接 电极的结构的一例进行说明的图，（A)是芯片电阻器alO的部分俯视图，是表示切断处B-B 的图，（B)是沿着（A)中的B-B的切断部分的图解式部分纵剖视图。
[0466] 参照例如图22?5说明的芯片电阻器alO,在半导体晶片（硅晶片）上以晶格状 形成多个芯片电阻器alO,沿着切断线（scribeline) 100被切断而分离成各个芯片电阻器 alO。芯片电阻器alO中的沿着B-B的第1连接电极al2部分的部分纵剖视图是图38(B) 所示的结构。
[0467] 参照图38(B)，在硅基板all上形成绝缘层（Si02)al9,在绝缘层al9上配置电阻 体膜a20。电阻体膜a20通过TiN、TiON或者TiSiON而形成。并且，在电阻体膜a20上的 焊盘区域allA，层叠由铝系金属、例如铝（A1)形成的布线膜a21。形成了电阻体膜a20以 及布线膜a21的基板all的上表面，被例如由氮化硅（SiN)形成的钝化膜a22覆盖，进而其 上部被作为例如由聚酰亚胺形成的保护层的树脂膜a23覆盖。
[0468] 作为外部连接电极的第1连接电极al2,按照如下方式形成。首先，对于树脂层 a23,针对与第1连接电极的开口（接触孔）对应的区域进行曝光，之后进行显影工序，从而 能采用光刻进行树脂膜a23的图案形成。这样，便能形成树脂膜a23的作为用于第1连接电 极al2的接触孔的焊盘开口 al2A。之后，进行用于对树脂膜a23进行硬化的热处理（聚酰 亚胺固化），通过热处理而聚酰亚胺膜（树脂膜）a23被稳定化。另外，通过该热处理，从而 树脂膜a23的上部收缩，焊盘开口 al2A成为开口直径向上方扩大式地斜向上倾斜的开口。
[0469] 接着，将在应形成第1连接电极al2的位置具有接触孔（焊盘开口）al2A的聚酰 亚胺膜a23作为掩模，来进行钝化膜a22的蚀刻。这样，便能形成作为使布线膜a21在第1 连接电极al2的焊盘区域allA露出的接触孔的焊盘开口 al2B。焊盘开口 al2B构成接触孔 的一部分，用于形成该焊盘开口 al2B的蚀刻，可以通过反应性离子蚀刻（RIE)进行。将聚 酰亚胺膜a23作为掩模，进行钝化膜a22的蚀刻，形成焊盘开口 al2B，结果便形成沿着树脂 膜a23与钝化膜a22之间的界面的阶梯。即，钝化膜a22在与树脂膜a23之间的界面，按照 内径比树脂膜a23的内径进一步扩展的方式被蚀刻。其结果，树脂膜a23在其内周面下方 部，具有比钝化膜a22的内周面22a进一步向内方突出的阶梯部a23a。
[0470] 接着，在作为接触孔的焊盘开口 al2B、al2A内，通过例如无电解镀覆法，使作为外 部连接电极的第1连接电极al2生长。焊盘开口 al2B、al2A内的外部连接电极al2的形成， 优选首先在焊盘区域allA中在露出的布线膜a21上形成镍层al21，在镍层al21上形成钯 层al22,进而在其之上形成金层，来成为多层层叠构造膜。镍层al21有利于与由铝系金属 形成的布线膜a21之间的紧贴性的提高，钯层al22作为对在其上部层叠的金层al23与由 铝系金属膜形成的布线膜a21之间的相互扩散进行抑制的扩散防止层发挥作用。通过使第 1连接电极al2按照这样形成Ni、Pd、Au的3层构造或者多层构造，从而能够成为良好的连 接电极。
[0471] 第1参考例涉及的外部连接电极（第1连接电极al2)的特征在于，在焊盘开口 al2B、al2A内填充构成外部连接电极的金属层，沿着作为内径向上方扩展的接触孔的焊盘 开口 al2A，紧贴金层al23的外周侧面。在从与布线膜a21的表面垂直的方向观察焊盘区域 allA的俯视中，在焊盘开口 al2A的整个周边，具有向保护膜a23的表面延伸且比焊盘区域 allA中的布线膜a21的上表面露出区域进一步向外方突出的突出部al23a。突出部al23a 在作为接触孔的焊盘开口 al2A的整个周边向外方突出。
[0472] 其结果，第1连接电极al2的金层al23与焊盘开口 al2A的倾斜面紧贴，焊盘开口 al2A与金层al23之间的紧贴面积增加。因此，作为外部连接电极的第1连接电极al2,在 与保护膜a23之间的紧贴性上面优良，水分不易通过金层al23与焊盘开口 al2A之间的间 隙向焊盘区域allA内侵入，芯片电阻器alO的耐湿性提高。另外，由于从芯片电阻器alO 的树脂层23表面露出的第1连接电极al2的表面积增加，因此第1连接电极al2对抗外压 的强度提高。由此，能够将芯片电阻器alO作为倒装芯片成为良好的结构。
[0473] 进而，第1连接电极al2的上表面（金层al23的上表面）鼓起成凸弯曲形状，实现 安装时的接触面积的增加。另外，在作为接触孔的焊盘开口 al2B、al2A内，形成阶梯a23a， 通过该阶梯a23a，从而构成第1连接电极al2的金属层与焊盘开口 al2B、al2A之间的结合 性提1?。
[0474] 图39是用于对第1参考例的一实施方式涉及的外部连接电极应用于芯片电容器 al的情况下的结构进行说明的图解式部分剖视图。在图39中，在基板a2上形成绝缘膜a8， 在其之上形成例如下部电极膜a51。并且，基板a2的上表面被钝化膜a9覆盖，进而钝化膜 a9之上被树脂膜a50覆盖。
[0475] 在该结构中，作为外部连接电极的第2外部电极a4,按照以下方式，以与在芯片电 阻器alO形成开口（接触孔）的情况同样的工序形成。首先，对树脂膜a50,针对与第2外 部电极a4的开口（接触孔）对应的区域进行曝光，之后进行显影工序，从而采用光刻进行 树脂膜a50的图案形成。这样，便形成树脂膜a50的作为用于第2外部电极a4的接触孔的 焊盘开口 a27A。之后，进行用于对树脂膜a50进行硬化的热处理（聚酰亚胺固化），通过热 处理而聚酰亚胺膜（树脂膜）50被稳定化。另外，通过该热处理，从而树脂膜a50的上部收 缩，焊盘开口 a27A成为开口直径朝向上方张开式地斜向上倾斜的开口。
[0476] 然后，将在应形成第2连接电极a4的位置具有接触孔（焊盘开口）a27A的聚酰亚 胺膜a50作为掩模，来进行钝化膜a9的蚀刻。这样，便能形成作为使布线膜a51在第2连 接电极a4的焊盘区域a51A露出的接触孔的焊盘开口 a27B。焊盘开口 a27B构成接触孔的 一部分，用于形成该焊盘开口 a27B的蚀刻，可以通过反应性离子蚀刻（RIE)进行。将聚酰 亚胺膜a50作为掩模，进行钝化膜a9的蚀刻，形成焊盘开口 a27B，结果便形成沿着树脂膜 a50与钝化膜a9之间的界面的阶梯。即，钝化膜a9在与树脂膜a50之间的界面，按照内径 比树脂膜a50的内径进一步扩展的方式被蚀刻。其结果，树脂膜a50在其内周面下方部，具 有比钝化膜a9的内周面a27B进一步向内方突出的阶梯部a23a。
[0477] 接着，在作为接触孔的焊盘开口 a27B、a27A内，通过例如无电解镀覆法，使第2外 部电极a4生长。第2外部电极a4与由图38⑶说明的芯片电阻器alO中的外部电极同样 地，优选为具有下述层的多层层叠构造膜：例如与下部电极膜a51相接的镍层al21 ;层叠在 镍层al21上的钯层al22 ;和层叠在钯层al22上的金层。
[0478] 第2外部电极a4还成为外部连接电极，该外部连接电极被充满在作为按照内径朝 向上方变大的方式形成的接触孔的焊盘开口 a27B、a27A内，紧贴树脂层50的倾斜面，且具 有俯视下比下部电极膜a51的露出区域进一步向外方突出的突出部al23a。另外，第2外部 电极a4具有向上方突起的上表面。由此，能够实现作为外部连接电极的第2外部电极的耐 湿性的提1?、对抗外压的强度的提1?等。
[0479] 以上，作为第1参考例的实施方式，针对芯片电阻器以及芯片电容器进行了说明， 但第1参考例还可应用于芯片电阻器以及芯片电容器以外的芯片部件。例如，作为其他芯 片部件的示例，可以例示芯片电感器。芯片电感器是例如在基板上具有多层布线结构，在多 层布线结构内具有电感器（线圈）以及与之关联的布线的部件，是多层布线结构内的任意 的电感器通过熔断器能够组入到电路中或者从电路断开的结构。即使在该芯片电感器中， 通过采用第1参考例的外部连接电极的结构，从而能够实现耐湿性优良，实现对抗外压的 强度提高，容易操作的芯片电感器（芯片部件）。
[0480] 作为再另外的芯片部件的示例，还可以例示芯片二极管。芯片二极管是例如在基 板上具有多层布线结构，在多层布线结构内具有多个二极管以与之关联的布线的部件，是 多层布线结构内的任意的二极管能够通过熔断器组入电路中或者从电路断开的结构。通过 选择组入电路中的二极管，从而能够对芯片二极管的整流特性进行变更或者进行调整。另 夕卜，能够设定芯片二极管的电压降特性（电阻值）。进而，在二极管为LED(发光二极管）的 芯片LED的情况下，选择在电路中组入的LED，使之作为能选择发光色的芯片LED。即使对 于这样的芯片二极管、芯片LED，也能够采用第1参考例的外部连接电极的结构，从而能够 成为一种耐湿性优良、对抗外压的强度提高、容易操作的芯片二极管、芯片LED这样的芯片 部件。
[0481] 〈第2参考例涉及的发明〉
[0482] (1)第2参考例涉及的发明特征
[0483] 例如，第2参考例涉及的发明特征，在于以下的B1?B13。
[0484] (B1) -种芯片电阻器，其特征在于，包括：基板；由在上述基板上形成的铝系金属 组成的电阻体膜；在上述基板上隔开间隔而设置，且与上述电阻体膜在不同的位置相连接 的一对电极；和在使上述一对电极露出的状态下覆盖上述电阻体膜的保护膜。
[0485] 根据该结构，由铝系金属组成的电阻体膜能够适用光刻来形成微细图案。因此， 在源基板上设定的多个微细的芯片电阻器区域内形成电阻体膜，在芯片电阻器区域的边界 通过将源基板切断，从而能够量产微小尺寸的芯片电阻器。但是，铝系金属由于耐水性低， 因此在第2参考例中，由保护膜覆盖电阻体膜。由此，能够实现小型且可靠性高的芯片电阻 器，能够有利于电子器械等的小型化。
[0486] (B2)根据上述B1所述的芯片电阻器，其中上述铝系金属包括从Al、AlSi、AlSiCu 以及AlCu中选择出的一种以上。
[0487] 根据该结构，铝系金属是从Al、AlSi、AlSiCu以及AlCu中选择出的1种以上的金 属，能够实现一种能耐受保护膜形成时的热处理（350°C?450°C )、可靠性高的芯片电阻 器。另外，上述铝系金属能够利用现有的装置进行加工，不必采用新的制造设备，便能够制 作第2参考例的芯片电阻器。
[0488] (B3)根据上述B1或B2所述的芯片电阻器，其特征在于，上述保护膜包括：与上述 电阻体膜相接的氮化膜；和在上述氮化膜上层叠的树脂膜。
[0489] 根据该结构，保护膜由于至少是氮化膜以及树脂膜的双层构造，因此能够成为一 种耐水性、耐伤性、耐应力强度提高了的芯片电阻器。另外，保护膜除了上述结构以外，还能 够成为一种氮化膜/氧化膜/树脂膜的3层构造。
[0490] (B4)根据上述B3所述的芯片电阻器，其特征在于，上述树脂膜包括聚酰亚胺膜。
[0491] 根据该结构，由于树脂膜包括聚酰亚胺膜，因此能够可靠地实现耐伤性以及耐应 力强度的提1?。
[0492] (B5)根据B1?Μ中的任一项所述的芯片电阻器，其特征在于，上述一对电极之间 的电阻值为50m Ω以下。
[0493] 根据该结构，由于一对电极之间的电阻体膜的电阻值为50πιΩ以下，因此能够实 现一种利用作为所谓的跳线（jumper)电阻的芯片电阻器。
[0494] (B6)根据B1?B5中任一项所述的芯片电阻器，其特征在于，
[0495] 俯视下的外形是正交的2边分别为0. 4mm以下以及0. 2mm以下的长方形。
[0496] 根据该结构，能够提供一种尺寸微小、且能够耐受某种程度的电流的芯片电阻器、 尤其是跳线电阻。
[0497] (B7)根据B1?B6中任一项所述的芯片电阻器，其特征在于，上述电阻体膜的膜厚 包括0. 5?3. Ομπι的厚度。
[0498] 根据该结构，能够在微小尺寸的基板上得到所希望的电阻值的电阻体膜。
[0499] (Β8)根据Β1?Β7中任一项所述的芯片电阻器，其特征在于，上述电阻体膜包括： 在上述基板的一个表面的大致整个面形成的一块膜体，且该外周边部按照与上述基板的表 面的外周边部相比位于更内侧的方式，与上述基板的表面的外周边部隔开固定间隔而形成 于上述一表面上。
[0500] 根据该结构，能够由保护膜覆盖电阻体膜的侧面来使耐水性以及耐腐蚀性提高， 且在从源基板分离成各个芯片电阻器时，能够确保用于分离的蚀刻余地（margin)。
[0501] (B9)根据B1?B8中任一项所述的芯片电阻器，其特征在于，
[0502] 上述基板包括：硅、玻璃、陶瓷中的任一种。
[0503] 根据该结构，能够利用各种绝缘基板来提供一种微小的芯片电阻器。
[0504] (B10)根据B1?B9中任一项所述的芯片电阻器，其特征在于，
[0505] 还包括在上述基板表面形成的作为绝缘膜的氧化膜，上述电阻体膜形成于上述氧 化膜上。
[0506] 根据该结构，不管基板的种类如何，都能够通过氧化膜将电阻体膜与基板绝缘，且 通过氧化膜能够停止用于形成电阻体膜图案的蚀刻，能够得到所希望的特性的芯片电阻 器。
[0507] (B11) -种电路组件，其特征在于，包括：安装基板；和在上述安装基板安装的 B1?B10中任一项所述的芯片电阻器。
[0508] 根据该结构，能够成为小型的电路组件。
[0509] (B12)根据B11所记载的电路组件，其特征在于，在上述安装基板安装上述芯片电 阻器作为跳线电阻。
[0510] 根据该结构，能够实现小型的电路组件。
[0511] (B13) -种电子器械，其特征在于，包括：框体；和在上述框体收纳的B11或者12 所记载的电路组件。
[0512] 根据该结构，能够提供一种小型且高性能的电子器械。
[0513] (2)第2参考例所涉及的发明实施方式
[0514] 以下，参照附图详细说明第2参考例的实施方式。另外，图41?图64所示的符 号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方式的符 号相同的要素。
[0515] 图41是第2参考例的一实施方式涉及的芯片电阻器bl的立体图。图42是第2参 考例的一实施方式涉及的芯片电阻器bl的俯视图。图43是沿着图42的XLIII-XLIII的 芯片电阻器bl的纵剖视图。参照图41?图43,第2参考例的一实施方式涉及的芯片电阻 器bl包括：基板b2 ;在基板b2上形成的由铝系金属组成的电阻体膜b3 ;在基板b2上隔开 间隔，且与电阻体膜电连接而设置的一对电极b4、b5 ;在使一对电极b4、b5露出的状态下覆 盖电阻体膜b3的保护膜b6。
[0516] 基板1是俯视大约长方形状的长方体形状，作为一例，是长边方向的长度L = 0· 4臟、短边方向的宽度W = 0· 2mm、厚度T = 0· 1?0· 15mm的程度的大小的微小芯片。基 板b2的长度L以及幅W，也可以是上述的尺寸以下。例如，更优选基板b2是L = 0. 3mm、宽 度W = 0· 15mm的程度的微小尺寸。
[0517] 基板b2也可以成为俯视下四角的角被倒角的圆角形状。基板b2可以例如由硅、 玻璃、陶瓷等形成。在以下的实施方式中，以基板b2为硅的情况为例进行说明。基板b2可 以将其厚度设为80?150 μ m，在基板b2的表面形成作为用于将基板b2与其上层区域绝缘 的绝缘膜的氧化膜（Si02膜）7。氧化膜b7的厚度也可以是0. 3?2. 5 μ m。
[0518] 在氧化膜b7上，层叠电阻体膜b3。电阻体膜b3可以通过铝系金属形成，其厚度可 以是0. 5?3. 0 μ m。另外，电阻体膜b3的电阻率Rs可以是Rs = 8ηιΩ / □?40ηιΩ / □。 电阻体膜b3优选通过从八14151、4151(：11、以及41(：11中选择出的1种以上的金属形成。
[0519] 电阻体膜b3在本实施方式中，在基板b2的上表面隔着氧化膜b7遍及整个面而形 成，成为1张膜体。另外，电阻体膜b3其外周边部相对于基板b2(氧化膜b7)的外周边部 以一定尺寸缩入内方。换言之，在俯视下，电阻体膜b3的轮廓，与基板b2(氧化膜b7)的轮 廓相比小一圈，在电阻体膜b3的外周边部的外侧存在氧化膜b7。这样设置是为了如后述那 样，用保护膜b6完全覆盖电阻体膜b3的周围。
[0520] 在电阻体膜b3之上，第1电极b4以及第2电极b5这一对电极，被设置为与电阻 体膜b3在不同的位置连接。更具体而言，第1电极b4是沿着基板b2的一条短边而设置， 且一条短边方向较长的俯视大约矩形的电极。第2电极b5是沿着基板b2的另一条短边而 设置，且短边方向较长的俯视大约矩形的电极。第1电极b4和第2电极b5在俯视下其间 隔L1可以是L1 = 100?220 μ m。
[0521] 另外，如图62所示，也可以对电极b4、b5的配置位置以及形状进行变更。即，图62 所示的芯片电阻器blO,变为上述的结构，沿着基板b2的一条长边设置第1电极b4,成为一 条长边方向较长的俯视大约矩形的长电极b4,沿着基板b2的另一条长边设置第2电极b5， 成为长边方向较长的俯视大约矩形的长电极b5。这种情况下，第1电极b4和第2电极b5， 在俯视下其间隔变短，能够降低连接第1电极b4与第2电极b5之间的电阻体膜b3的电阻 值。另外，电极b4、B5的表面接触面积变大，还产生芯片电阻器的安装强度提高的优点。
[0522] 第1电极b4、第2电极b5都成为从电阻体膜b3侧向上方依次层叠了镍（Ni)层 bll-钯（Pd)层bl2-金（Au)层bl3的3种金属的层叠构造，这种情况下，例如Ni层bll可 以是3?15ym，Pd层bl2可以是0. 25μπι以下，Au层bl3可以是0. Ιμπι以下的厚度。通 过将第1电极b4、第2电极b5设为上述的层叠构造，从而在将芯片电阻器bl作为倒装芯片 安装于基板时，能够实现向安装基板的接合强度的提高及耐腐蚀性的提高。
[0523] 电阻体膜b3的上表面以及外周边由保护膜b6覆盖。保护膜b6在使电极b4、5 的上表面露出的状态下，进行层叠以覆盖电阻体膜b3的外周边部以及上表面，且覆盖电极 b4、B5的周围。
[0524] 在本实施方式中，保护膜b6成为2层构造。与电阻体膜b3相接的下层的保护膜 b6,由氮化膜b61形成。氮化膜b61将电阻体膜b3的上表面以及外周边部完全覆盖。氮化 膜b61的厚度也可以是0. 3?2. 5 μ m。在氮化膜b61之上层叠聚酰亚胺膜b62。聚酰亚胺 膜b62的厚度也可以是2?5 μ m。
[0525] 另外，在本实施方式中，聚酰亚胺膜b62被层叠在氮化膜b61的上表面，未覆盖氮 化膜b61的外周边、即电阻体膜b3的外周边部。但是，也可改变该结构，如图60所示，可以 设置聚酰亚胺膜b62,使得聚酰亚胺膜b62覆盖电阻体膜b3的外周边部。通过将保护膜b6 设为氮化膜b61以及聚酰亚胺膜b62的2层构造，从而存在氮化膜b61的耐水性高，能够良 好地保护电阻体膜b3防止因水而引起劣化的优点。另外，聚酰亚胺膜b62在耐伤性、耐应 力强度方面优良，能够成为一种对抗来自基板b2的上表面侧的物理伤害的耐性优良的芯 片电阻器bl。
[0526] 本实施方式涉及的芯片电阻器bl，在作为倒装芯片向基板安装时，电极b4、b5之 间的电阻值为50πιΩ以下，能够利用作为所谓的跳线电阻。图44是表示上述的芯片电阻器 bl的制造工序的一例的流程图。另外，图45?图56是表示芯片电阻器bl的制造工序的一 工序的纵剖视图。接着，根据该流程图的制造工序，或者参照图45?56,针对芯片电阻器 bl的制造方法详细进行说明。
[0527] 步骤S1 :首先，基板b2(更详细而言，在芯片电阻器bl被单片化之前的源基板）被 配置在规定的处理室，在其表面，通过例如热氧化法，形成作为氧化膜b7的二氧化硅（Si0 2) 层（图45)。步骤S2:接着，通过例如溅射法，采用铝系金属、优选从Al、AlSi、AlSiCu、#& AlCu中选择出的1种以上的铝系金属材料，将电阻体膜b3层叠形成在氧化膜b7的整个表 面。所层叠形成的电阻体膜b3的膜厚，如前所述，可以被设置为0. 5?3. Ο μ m的程度（图 46)。
[0528] 步骤S3 :接着，采用光刻工艺，在电阻体膜b3的表面形成抗蚀图案R1(第1抗蚀 图案的形成）。该抗蚀图案R1被设置为一种为了将在氧化膜b7的外周边部上层叠的电阻 体膜b3去掉，而将电阻体膜b3的大致整个上表面（电阻体膜b3的除外周边部之外的整个 区域）覆盖的图案（图47)。
[0529] 步骤S4 :然后，进行第1蚀刻工序。即，将步骤S3所形成的第1抗蚀图案作为掩 模，电阻体膜b3的外周边部，通过例如反应性离子蚀刻（RIE)而被蚀刻。然后，在蚀刻之 后，第1抗蚀图案被剥离。电阻体膜b3的外周边部的蚀刻，可以不是通过RIE，而是通过湿 式蚀刻来进行（图48)。
[0530] 步骤S5 :接着，按照将在基板b2上形成的电阻体膜b3的整个表面以及其外周边 部覆盖的方式，形成例如氮化膜（SiN膜）b61。氮化膜b61的形成，可以通过等离子CVD法 进行，也可以形成例如膜厚〇. 3?2. 5 μ m的程度的氮化膜（图49)。
[0531] 步骤S6 :接着，在氮化膜b61的整个表面涂敷树脂膜b62。作为树脂膜b62,采用 例如感光性的聚酰亚胺（图50)。
[0532] 另外，该步骤S6中，也可以在涂敷树脂膜b62之前，按照覆盖氮化膜b61的表面的 方式形成氧化膜，在该氧化膜上涂敷树脂膜。步骤S7:通过对树脂膜（聚酰亚胺膜）62,执 行对与第1、第2电极b4、B5的开口对应的区域的曝光工序、以及之后的显影工序，从而采 用光刻进行树脂膜b62的图案形成。由此，在树脂膜b62形成用于第1电极b4以及第2电 极b5的焊盘开口 b40、b50 (图51)。
[0533] 步骤S8 :之后，进行用于对树脂膜b62进行硬化的热处理（聚酰亚胺固化），通过 热处理而聚酰亚胺膜b62被稳定化。热处理可以采用例如170°C?700°C的程度的温度进 行。其结果，还存在电阻体膜b3的特性稳定的优点。步骤S9:接着，将在应形成第1电极 b4以及第2电极b5的位置具有贯通孔40、50的聚酰亚胺膜b62作为掩模进行氮化膜b61 的蚀刻。从而，完成使电阻体膜b3在第1电极b4的区域以及第2电极b5的区域中露出的 焊盘开口 b40、b50。氮化膜b61的蚀刻也可以通过反应性离子蚀刻（RIE)来进行（图52)。
[0534] 步骤S10 :在两个焊盘开口内，通过例如无电解镀覆法，使作为一对电极的第1电 极b4以及第2电极b5生长。第1电极b4以及第2电极b5,通过镍形成下方主要部件，优 选在其最表面部薄薄地层叠钯以及金来作为表面层。因为通过将电极b4、b5设置为该结 构，从而能够实现将芯片电阻器bl向基板接合的接合强度的提高以及耐腐蚀性的提高（图 53)。
[0535] 步骤S11 :之后，为了将在基板表面（源基板的表面）排列形成的多个（例如50万 个）各芯片电阻器bl分离成各个芯片电阻器bl，从而通过光刻形成第2抗蚀图案。抗蚀剂 膜在源基板的表面为了保护各芯片电阻器bl而设置，且被形成为使得各芯片电阻器bl之 间被蚀刻。
[0536] 步骤S12 :然后，执行等离子切割。等离子切割是将第2抗蚀图案R2作为掩模的 蚀刻，在各芯片电阻器bl之间形成从源基板b2的表面起规定深度的槽。之后，抗蚀剂膜被 剥离（图54、55)。步骤S13 :然后，例如图56所示，在表面贴附保护带blOO。
[0537] 步骤S14 :接着，进行源基板b2的背面磨削，芯片电阻器bl被分离成各个芯片电 阻器bl (图55、56、57)。步骤S15 :然后，如图58所示，在背面侧粘贴载带（热发泡片）bllO， 被分离成各个芯片电阻器bl的多个芯片电阻器bl，以被排列在载带bllO上的状态被保持。 另一方面，在表面贴附的保护带blOO被除掉（图58、59)。
[0538] 步骤S16 :热发泡片bllO通过被加热，从而其内部包括的热发泡粒子blOl膨胀， 由此与载带bllO表面接着的各芯片电阻器bl，从载带bllO被剥离而分离成个体。图61是 第2参考例的其他实施方式涉及的芯片电阻器的纵剖视图。图61所示的芯片电阻器bl的 保护膜b6,成为氮化膜b61、氧化膜b63以及树脂膜（也可以说聚酰亚胺膜）b62的三层构 造。其他结构与之前说明的芯片电阻器bl的结构相同。
[0539] 图63是表示作为采用第2参考例的芯片电阻器的电子器械的一例的智能手机的 外观的立体图。智能手机b201在扁平的长方体形状的框体b202的内部收纳电子部件而构 成。框体b202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面而被结 合。在框体b202的一个主面，由液晶面板、有机EL面板等构成的显示面板b203的显示面 露出。显示面板b203的显示面构成触摸面板，对使用者提供输入界面。
[0540] 显示面板b203形成占框体b202的一个主面的大部分的长方形形状。操作按钮 b204被配置成沿着显示面板b203的一条短边。在本实施方式中，多个（三个）操作按钮 b204沿着显示面板b203的短边而排列。使用者通过对操作按钮b204以及触摸面板进行操 作，从而对智能手机b201进行操作，能够调出必要的功能并使之执行。
[0541] 在显示面板b203的另外一条短边的附近，配置扬声器b205。扬声器b205还能被 用作既提供用于电话功能的接听筒，又用于对音乐数据等进行再生的音响化单元。另一方 面，在操作按钮b204的附近，在框体b202的一个侧面配置麦克风b206。麦克风b206,除了 提供用于电话功能的送话筒之外，还可以被用作用于录音的麦克风。
[0542] 图64是表示在框体b202的内部收纳的电子电路组件b210的结构的图解俯视图。 电子电路组件b210包括：布线基板b211、和在布线基板b211的安装面安装的电路部件。多 个电路部件包括：多个集成电路元件（IC)b212-b220、和多个芯片部件。多个1C包括：传送 处理ICb212、0neSeg (单波段）电视接收ICb213、GPS接收ICb214、FM调谐器ICb215、电源 ICb216、闪存b217、微型计算机b218、电源ICb219以及基带ICb220。多个芯片部件包括： 芯片电感器b221，b225, b235、芯片电阻器b222, b224, b233、芯片电容器b227, b230, b234、 以及芯片二极管b228, b231。这些芯片部件能够采用第2参考例涉及的结构。
[0543] 传送处理ICb212内置用于生成对显示面板b203的显示控制信号，且接收来自显 不面板b203的表面的触摸面板的输入信号的电子电路。为了与显不面板b203之间的连 接，在传送处理ICb212连接柔性布线b209。OneSeg电视接收ICb213,内置构成用于接收 OneSeg播放（将便携式设备作为接收对象的地面数字电视播放）的电波的接收机的电子 电路。在OneSeg电视接收ICb213的附近，配置多个芯片电感器b221、和多个芯片电阻器 b222。OneSeg电视接收ICb213、芯片电感器b221以及芯片电阻器b222,构成OneSeg播放 接收电路223。芯片电感器b221以及芯片电阻器b222,分别具有使之准确契合的电感以及 电阻，对OneSeg播放接收电路b223提供高精度的电路常数。
[0544] GPS接收ICb214内置接收来自GPS卫星的电波并输出智能手机b201的位置信息 的电子电路。FM调谐器ICb215与在其附近安装于布线基板b211的多个芯片电阻器b224 以及多个芯片电感器b225 -起构成FM播放接收电路226。芯片电阻器b224以及芯片电感 器b225分别具有被准确契合的电阻值以及电感，且对FM播放接收电路b226提供高精度的 电路常数。
[0545] 在电源ICb216的附近，多个芯片电容器b227以及多个芯片二极管b228被安装在 布线基板b211的安装面。电源ICb216与芯片电容器b227以及芯片二极管b228 -起构成 电源电路229。闪存B217是对操作系统程序、在智能手机b201的内部生成的数据、通过通 信功能从外部取得的数据以及程序等进行记录的存储装置。
[0546] 微型计算机b218内置CPU、R0M以及RAM，是通过执行各种运算处理从而实现智能 手机b201的多个功能的运算处理电路。更具体而言，通过微型计算机b218的作用，能实 现用于图像处理、用于各种应用程序的运算处理。在电源ICb219的附近，多个芯片电容器 b230以及多个芯片二极管b231被安装于布线基板b211的安装面。电源ICb219与芯片电 容器b230以及芯片二极管b231 -起构成电源电路b232。
[0547] 在基带ICb220的附近，多个芯片电阻器b233、多个芯片电容器b234、以及多个芯 片电感器b235被安装于布线基板b211的安装面。基带ICb220与芯片电阻器b233、芯片电 容器b234以及芯片电感器b235 -起构成基带通信电路b236。基带通信电路b236提供用 于电话通信以及数据通信的通信功能。
[0548] 通过这样的结构，从而通过电源电路b229, b232适当地被调整后的电力被提供给 传送处理ICb212、GPS接收ICb214、OneSeg播放接收电路b223、FM播放接收电路b226、基 带通信电路b236、闪存B217以及微型计算机b218。微型计算机b218响应经由传送处理 ICb212输入的输入信号来进行运算处理，从传送处理ICb212对显示面板b203输出显示控 制信号来使显示面板b203进行各种显示。
[0549] 若通过触摸面板或者操作按钮b204的操作指示OneSeg播放的接收，则通过 OneSeg播放接收电路b223的作用来接收OneSeg播放。然后，将被接收的图像输出给显示 面板b203,使被接收的声音从扬声器b205音响化的运算处理，通过微型计算机b218而被执 行。另外，在需要智能手机b201的位置信息时，微型计算机b218,获取GPS接收ICb214输 出的位置信息，并执行采用了该位置信息的运算处理。
[0550] 进而，若通过触摸面板或者操作按钮b204的操作来输入FM播放接收指令，则微型 计算机b218将FM播放接收电路b226起动，执行用于使所接收的声音从扬声器b205输出的 运算处理。闪存B217被用于通过通信获取的数据的存储、微型计算机b218的运算、存储通 过来自触摸面板的输入而作成的数据。微型计算机b218根据需要对闪存B217写入数据， 或者从闪存B217读出数据。
[0551] 电话通信或者数据通信的功能，通过基带通信电路b236来实现。微型计算机b218 对基带通信电路b236进行控制，来进行用于对声音或者数据进行收发的处理。
[0552] 〈第3参考例涉及的发明〉
[0553] (1)第3参考例涉及的发明特征
[0554] 例如，第3参考例涉及的发明特征，是以下的C1?C15。
[0555] (C1) -种芯片电阻器，包括：具有相互对置的一对长边以及相互对置的一对短边 的矩形基板；在上述基板上，沿着上述一对长边分别设置的一对电极；分别具有在上述基 板上形成的电阻体膜以及按照与该电阻体膜相接的方式层叠的布线膜，且形成在上述一对 电极之间的多个电阻体；以及被形成于上述一对电极之间，对上述多个电阻体分别进行连 接的可切断的多个熔断器。
[0556] 根据该结构，即使是小的尺寸，也能够增大电极面积来提高散热效率。即，即使是 小的尺寸，也能够实现准确的电阻值，且由于散热效率良好，因此能够抑制因电阻体的温度 特性引起的电阻值的变动。从而，能够以准确的电阻值实现小尺寸的芯片电阻值。根据现 有结构，由于小型化时，芯片电阻器成为高温，因此担心被面临严酷的温度循环，从而担心 温度循环耐性变差。进而，因芯片电阻器成为高温，从而担心与安装布线基板之间的焊料熔 解，焊料接合可靠性变差。这些问题都能通过第3参考例来解決。
[0557] (C2)根据C1所述的芯片电阻器，其特征在于，上述一对电极遍及上述一对长边的 整个长度且沿着长边而分别形成。
[0558] 根据该结构，沿着基板的长度方向形成一对电极，并且，各电极遍及基板的整个长 边而延伸，使电极面积变大，能实现散热特性的进一步提高。
[0559] (C3)根据C1或C2所述的芯片电阻器，其特征在于，上述长边的长度为0. 4mm以 下，上述短边的长度为〇· 2mm以下。
[0560] 根据该结构，在小型的芯片电阻器中，能够形成大的电极，能够以准确的电阻值实 现小尺寸的芯片电阻值。
[0561] (C4)根据C1?C3中任一项所述的芯片电阻器，其特征在于，上述一对电极之间的 电阻值为20m Ω?100 Ω。
[0562] 根据该结构，尤其能够实现低电阻的芯片电阻器中的特性提高。
[0563] (C5)根据C1?C4中任一项所述的芯片电阻器，其特征在于，在上述基板上，上述 一对电极中的第1连接电极，沿着基板的一条长边而设置，是长边方向较长的矩形电极，第 2连接电极沿着基板的另一条长边而设置，是长边方向较长的矩形电极。
[0564] 根据该结构，能够增大电极面积来提高散热效率。
[0565] (C6)根据C1?C5中任一项所述的芯片电阻器，其特征在于，上述一对连接电极沿 着基板的一对长边而形成，在由基板上的第1连接电极C12和第2连接电极C13夹持的中 央区域设置电阻电路网。
[0566] 根据该结构，由于散热效率良好，因此能够抑制因电阻体的温度特性而引起的电 阻值的变动。
[0567] (C7) -种芯片部件，其特征在于，包括：具有相互对置的一对长边以及相互对置 的一对短边的矩形的基板；在上述基板上，沿着上述一对长边而分别设置的一对电极；分 别具有在上述基板上形成的布线膜的多个功能元件；具有与上述多个功能元件的上述布线 膜一体化的布线膜，且将上述多个功能元件与上述电极分别连接的可切断的多个熔断器。
[0568] 根据该结构，即使采用小尺寸，也能够增大电极面积来提高散热效率。即，即使采 用小尺寸，散热效率也优良，因此能够抑制因功能元件的温度特性引起的性能变动。从而， 能够以准确的特性实现小尺寸的芯片部件。
[0569] (C8)根据C7所述的芯片部件，其特征在于，上述功能元件包括：具有在上述基板 上形成的电阻体膜以及按照与上述电阻体膜相接的方式层叠的布线膜的电阻体，上述芯片 部件是芯片电阻器。
[0570] 根据该结构，能够成为具有上述作用效果的芯片电阻器。
[0571] (C9)根据C7所述的芯片部件，其特征在于，
[0572] 上述功能元件，包括：具有在上述基板上形成的电容膜以及与上述电容膜连接的 系布线膜的电容器元件，上述芯片部件是芯片电容器。
[0573] 根据该结构，能够成为具有上述作用效果的芯片电容器。
[0574] (C10)根据C7所述的芯片部件，其特征在于，
[0575] 上述功能元件包括：具有在上述基板上形成的线圈形成膜以及与上述线圈形成膜 连接的布线膜的线圈元件，上述芯片部件是芯片电感器。
[0576] 根据该结构，能够成为具有上述作用效果的芯片电感器。
[0577] (C11)根据C7所述的芯片部件，其特征在于，上述功能元件包括：具有在上述基板 上形成的结构造部以及与上述结构造部连接的布线膜的单方向导电性元件，上述芯片部件 是芯片二极管。根据该结构，能够成为一种具有上述作用效果的芯片二极管。
[0578] (C12)根据C7?C11中任一项所述的芯片部件，其特征在于，进一步包括：由与上 述熔断器的上述布线膜一体化的布线膜组成的电极焊盘，在上述电极焊盘连接上述电极。
[0579] 根据该结构，能够容易进行电极的设置，能够成为一种在微细的基板上准确地配 置电极的芯片部件。
[0580] (C13)根据C7?C12中任一项所述的芯片部件，其特征在于，
[0581] 至少一个上述熔断器被切断，且进一步包括按照覆盖该熔断器的切断部的方式在 上述基板上形成的绝缘性的保护膜。
[0582] 根据该结构，被切断的熔断器被绝缘性的保护膜覆盖，能够成为一种耐水性提高 了的芯片部件。
[0583] (C14)根据C7?C13中任一项所述的芯片部件，其特征在于，
[0584] 上述一对电极遍及上述一对长边的整个长度且沿着长边分别形成。
[0585] 根据该结构，能够以极其细小的图案准确地进行功能元件配置以及熔断器配置， 能够制作特性值稳定的芯片部件。另外，能够采用同一设计制造可应对多种特性值的芯片 部件。
[0586] (C15)根据C7?C14中任一项所述的芯片部件，其特征在于，上述长边的长度为 0· 4mm以下，上述短边的长度为0· 2mm以下。
[0587] 根据该结构，在电极焊盘的图案形成中，电极的配置位置固定，能够制造小型且电 极的配置位置准确、容易安装的芯片部件。
[0588] (2)第3参考例涉及的发明实施方式
[0589] 以下，参照附图对第3参考例的实施方式详细进行说明。以下的实施方式中，采用 作为芯片部件的一例的芯片电阻器，具体进行说明。
[0590] 另外，图65?图84所示的符号，仅在这些附图中有效，即使被使用于其他实施方 式中，也不表不与该其他实施方式的符号相同的要素。
[0591] 图65(A)是表不第3参考例的一实施方式涉及的芯片电阻器clO的外观结构的图 解立体图，图65 (B)是表示芯片电阻器clO被安装在基板上的状态的侧视图。参照图65 (A)， 第3参考例的一实施方式涉及的芯片电阻器clO具备：在基板ell上形成的第1连接电极 cl2、第2连接电极cl3、和电阻电路网cl4。基板ell为俯视大约长方形状的长方体形状， 作为一例，是长边方向的长度L = 0· 3mm、短边方向的宽度W = 0· 15mm、厚度T = 0· 1mm的 程度大小的微小芯片。基板Cll也可以是俯视倒角的圆角形状。基板例如能够由硅、玻璃、 陶瓷等形成。在以下的实施方式中，以基板Cll为硅基板的情况为例进行说明。
[0592] 芯片电阻器clO如图82所示，在基板上按晶格状形成多个芯片电阻器clO,通过将 基板切断来分离成各个芯片电阻器clO而得到。在基板cll上，第1连接电极cl2沿着基板 Cll的一条长边Clll而设置，是长边C111方向较长的矩形电极。第2连接电极cl3沿着基 板cll上的另一条长边cll2而设置，是长边C112方向较长的矩形电极。本实施方式的特 征在于，按照上述那样沿着基板cll的一对长边C111U12形成一对连接电极。电阻电路网 cl4被设置在基板cll上的由第1连接电极cl2与第2连接电极cl3夹持的中央区域（电 路形成面或者元件形成面）。并且，电阻电路网cl4的一端侧与第1连接电极cl2电连接， 电阻电路网cl4的另一端侧与第2连接电极cl3电连接。这些第1连接电极cl2、第2连接 电极cl3以及电阻电路网cl4,例如作为一例，采用微细加工工艺设置在基板cll上。尤其 是，通过采用后述的光刻工艺，从而能够形成微细且准确的布局图案的电阻电路网cl4。
[0593] 第1连接电极cl2以及第2连接电极cl3,分别作为外部连接电极发挥功能。在芯 片电阻器cl〇被安装在电路基板cl5的状态下，如图65 (B)所示，第1连接电极cl2以及第 2连接电极cl3分别通过焊料而与电路基板cl5的电路（未图示）电气式且机械式相连接。 另外，作为外部连接电极发挥功能的第1连接电极cl2以及第2连接电极cl3,为了提高焊 料润湿性以及提高可靠性，优选至少表面区域由金（Au)形成，或者对表面实施镀金处理。
[0594] 图66是芯片电阻器clO的俯视图，表示第1连接电极cl2、第2连接电极cl3以及 电阻电路网C1的配置关系以及电阻电路网cl4的俯视结构（布局图案）。参照图66,芯片 电阻器cl〇包括：按照长边沿着基板cll上表面的一条长边clll的方式配置的俯视为长方 形呈大约矩形的第1连接电极cl2 ;按照长边沿着基板cll上表面的另一条长边cll2的方 式配置的俯视为长方形呈大约矩形的第2连接电极cl3 ;以及在第1连接电极cl2以及第2 连接电极c 13之间的俯视矩形的区域设置的电阻电路网c 14。
[0595] 电阻电路网cl4具有：在基板cll上以矩阵状排列的具有相等的电阻值的多个单 位电阻体R(图66的示例中，沿着列方向（基板cll的宽度（短边）方向）排列8个单位 电阻体R，沿着行方向（基板cll的长度方向）排列44个单位电阻体R而总计包括352个 单位电阻体R的结构）。并且,这些多个单位电阻体R的1?64个规定个数单位电阻体通 过导体膜以导体膜(：，优选为由4141514151(：11、或者41(：11等的铝系金属形成的布线膜） 而电连接，且形成与被连接的单位电阻体R的个数相应的多个种类的电阻电路。
[0596] 进而，为了将电阻电路电气式组入电阻电路网cl4中，或者从电阻电路网cl4电 气式分离，因此设置可熔断的多个熔断器膜F(优选是由与导体膜C相同材料的Al、AlSi、 AlSiCu、或者AlCu等的铝系金属膜形成的布线膜，以下还称作"熔断器"）。多个熔断器膜 F沿着第2连接电极cl3的内侧边，将配置区域排列成直线状。更具体而言，多个熔断器膜 F以及连接用导体膜C按照相邻的方式排列，排列方向被配置成直线状。
[0597] 图67A是将图66所示的电阻电路网cl4的一部分放大描绘的俯视图，图67B以及 图67C，分别为为了对电阻电路网cl4中的单位电阻体R的结构进行说明而描绘的长度方 向的纵剖视图以及宽度方向的纵剖视图。参照图67A、图67B以及图67C，针对单位电阻体 R的结构进行说明。
[0598] 在基板cll的上表面形成绝缘层（Si02)cl9,在绝缘层cl9上配置电阻体膜c20。 电阻体膜 c20 由包括从由 NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSi02、TiN、TiNO 以及 TiSiON组成的群中选择出的1种以上成分的材料组成。通过由这样的材料形成电阻体膜 c20,从而能够由光刻实现微细加工。另外，不易因温度特性的影响而改变电阻值，能够制作 准确的电阻值的芯片电阻器。该电阻体膜c20被设置为在第1连接电极cl2与第2连接电 极cl3之间平行地呈直线状延伸的多条电阻体膜（以下称作"电阻体膜行"），电阻体膜行 c20有些情况下在行方向上规定的位置被切断。在电阻体膜行c20上，层叠作为导体膜片 c21的例如铝膜。各导体膜片c21在电阻体膜行c20上在行方向隔开固定间隔R而层叠。
[0599] 若将该结构的电阻体膜行c20以及导体膜片c21的电气特征用电路记号表示，则 如图68所示。即，如图68 (A)所示，规定间隔R的区域的电阻体膜行c20部分，分别形成固 定的电阻值r的单位电阻体R。层叠了导体膜片c21的区域中因该导体膜片c21而将电阻 体膜行c20短路。从而，形成图68 (B)所示的由电阻r的单位电阻体R的串联连接组成的 电阻电路。
[0600] 另外，相邻的电阻体膜行c20之间，由电阻体膜行c20以及导体膜片c21连接，因 此图67A所示的电阻电路网构成图68(C)所示的电阻电路。在图67B以及图67C所示的图 解式剖视图中，附图标记ell表不娃基板，cl9表不作为绝缘层的二氧化娃Si02层，c20表 示在绝缘层cl9上形成的电阻体膜，c21表示错（A1)的布线膜，c22表示作为保护膜的SiN 膜，c23表示作为保护层的聚酰亚胺层。
[0601] 电阻体膜c20的材质，如上所述，由包括从由NiCr、NiCrAl、NiCrSi、NiCrSiAl、 TaN、TaSi02、TiN、TiN0、以及TiSiON组成的群中选择出的1种以上的成分的材料组成。另 夕卜，电阻体膜c20的膜厚优选为3〇〇灵?Ιμ?η。若将电阻体膜c20的膜厚设置为该范围，则 能够将电阻体膜c20的温度系数实现为50ppm/°C?200ppm/°C，成为不易受到温度特性的 影响的芯片电阻器。
[0602] 另外，如果电阻体膜c20的温度系数不足1000ppm/°C，则能够得到实用方面良好 的芯片电阻器。进而，电阻体膜c20优选为包括具有1 μ m?1. 5 μ m的线宽的线状要素的 结构。因为能够兼顾电阻电路的微细化和良好的温度特性。布线膜c21也可以置换A1，而 由AlSi、AlSiCu、或者AlCu等的铝系金属膜形成。通过按照这样由铝系金属膜形成布线膜 c21 (包括熔断器膜F)，从而能实现工艺加工精度的提高。
[0603] 另外，关于该结构的电阻电路网cl4的制造工艺，后面进行详细描述。在本实施方 式中，形成在基板上11的电阻电路网C14中包括的单位电阻体R包括：电阻体膜行C20、和 在电阻体膜行c20上在行方向隔开固定间隔而层叠的多个导体膜片c21，未层叠导体膜片 c21的固定间隔R部分的电阻体膜行c20,构成1个单位电阻体R。构成单位电阻体R的电 阻体膜行c20,其形状以及大小完全相等。从而，基于嵌入基板上的形状相同大小相同的电 阻体膜，成为大致相同值的特性，在硅基板ell上以矩阵状排列的多个单位电阻体R，具有 相等的电阻值。
[0604] 层叠在电阻体膜行c20上的导体膜片c21，既形成单位电阻体R，还实现用于连接 多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图69(A)是将图66所示的芯片 电阻器cl〇的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图， 图69⑶是沿着图69㈧的B-B的剖视结构的图。
[0605] 如图69(A) (B)所示，熔断器膜F还通过层叠在电阻体膜c20上的布线膜c21而形 成。即，在与形成单位电阻体R的电阻体膜行c20上层叠的导体膜片c21相同的层，采用作 为与导体膜片c21相同的金属材料的铝（A1)形成熔断器膜F。另外，导体膜片c21如前所 述，也可以为了形成电阻电路而用作对多个单位电阻体R进行电连接的连接用导体膜C。
[0606] S卩，在电阻体膜c20上层叠的同一层中，单位电阻体R形成用的布线膜、用于形成 电阻电路的连接用布线膜、用于构成电阻电路网cl4的连接用布线膜、熔断器膜、以及用于 将电阻电路网cl4与第1连接电极cl2以及第2连接电极cl3连接的布线膜，采用相同的 铝系金属材料（例如铝），通过相同的制造工艺（例如溅射以及光刻工艺）而形成。由此， 该芯片电阻器clO的制造工艺被简略化，另外，能够利用共同的掩模同时形成各种布线膜。 进而，与电阻体膜c20之间的对准性也提高。
[0607] 图70是将图66所示的电阻电路网cl4中的对多个种类的电阻电路进行连接的连 接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及熔断器膜F连接的多 个种类的电阻电路之间的连接关系图解性地使出的图。
[0608] 参照图70,在第1连接电极c 12上，连接电阻电路网c 14中包括的基准电阻电路 R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接组成，其另一端与熔断器膜 F1连接。
[0609] 在熔断器膜F1与连接用导体膜C2上，连接由64个单位电阻体R的串联连接组成 的电阻电路R64的一端以及另一端。在连接用导体膜C2和熔断器膜F4上，连接由32个单 位电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F4和连接用 导体膜C5上，连接由32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另 一端。
[0610] 在连接用导体膜C5与熔断器膜F6上，连接由16个单位电阻体R的串联连接组成 的电阻电路R16的一端以及另一端。在熔断器膜F7以及连接用导体膜C9上，连接由8个 单位电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在连接用导体膜C9以及 熔断器膜F10上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一 端。
[0611] 在熔断器膜F11以及连接用导体膜C12上，连接由2个单位电阻体R的串联连接 组成的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔断器膜F13上，连接由 1个单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器膜F13以及连接用导 体膜C15上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
[0612] 在连接用导体膜C15以及熔断器膜F16上，连接由4个单位电阻体R的并联连接 组成的电阻电路R/4的一端以及另一端。在熔断器膜F16以及连接用导体膜C18上，连接 由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。在连接用导体膜 C18以及熔断器膜F19上，连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一 端以及另一端。
[0613] 在熔断器膜F19以及连接用导体膜C22上，连接由32个单位电阻体R的并联连接 组成的电阻电路R/32。针对多个熔断器膜F以及连接用导体膜C，分别将熔断器膜F1、连 接用导体膜C2、熔断器膜F3、熔断器膜F4、连接用导体膜C5、熔断器膜F6、熔断器膜F7、连 接用导体膜C8、连接用导体膜C9、熔断器膜F10、熔断器膜F11、连接用导体膜C12、熔断器 膜F13、熔断器膜F14、连接用导体膜C15、熔断器膜F16、熔断器膜F17、连接用导体膜C18、 熔断器膜F19、熔断器膜F20、连接用导体膜C21、连接用导体膜C22配置成直线状来串联连 接。成为若各熔断器膜F熔断则与熔断器膜F相邻相邻的连接用导体膜C之间的电连接被 切断的结构。
[0614] 若用电气电路图示出该结构，则如图71所示。S卩，在所有的熔断器膜F都未熔断 的状态下，电阻电路网cl4构成在第1连接电极cl2以及第2连接电极cl3之间设置的由8 个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将 1个单位电阻体R的电阻值r设为r = 80 Ω，则构成通过8r = 640 Ω的电阻电路而第1连 接电极cl2以及第2连接电极cl3被连接而成的芯片电阻器clO。
[0615] 然后，在基准电阻电路R8以外的多个种类的电阻电路，分别并联连接熔断器膜F， 通过各熔断器膜F，这些多个种类的电阻电路成为短路的状态。即，在基准电阻电路R8上串 联连接12种13个电阻电路R64?R/32,但各电阻电路由于分别通过并联连接的熔断器膜 F而短路，因此从电气上看，各电阻电路并未组入到电阻电路网cl4中。
[0616] 本实施方式涉及的芯片电阻器clO,根据被要求的电阻值，而将熔断器膜F选择性 地通过例如通过激光进行熔断。这样，并联连接的熔断器膜F被熔断的电阻电路，便被组入 到电阻电路网cl4中。从而，能够成为电阻电路网cl4整体的电阻值具有将与被熔断的熔 断器膜F对应的电阻电路串联连接而组入的电阻值的电阻电路网。
[0617] 换言之，本实施方式涉及的芯片电阻器clO,通过将与多个种类的电阻电路对应地 设置的熔断器膜选择性地熔断，从而能够将多个种类的电阻电路（例如，若FI、F4、F13熔 断，则为电阻电路R64、R32、R1的串联连接）组入到电阻电路网中。并且，多个种类的电阻 电路，由于其电阻值分别是固定的，因此能够对电阻电路网cl4的电阻值进行数字式调整， 成为一种具有所要求的电阻值的芯片电阻器clO。
[0618] 另外，多个种类的电阻电路，具有：将具有相等的电阻值的单位电阻体R串联地以 1个、2个、4个、8个、16个、32个和64个这样的等比数列的方式增加单位电阻体R的个数 来连接的多个种类的串联电阻电路以及将相等电阻值的单位电阻体R并联地以2个、4个、 8个、16个和32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并 联电阻电路。并且，这些电阻电路在通过熔断器膜F而短路的状态下被串联连接。从而，通 过将熔断器膜F选择性地熔断，从而能够将电阻电路网cl4整体的电阻值在从较小的电阻 值至较大的电阻值为止的大范围之间设定为任意的电阻值。
[0619] 图72是第3参考例的其他实施方式涉及的芯片电阻器c30的俯视图，表示第1连 接电极cl2、第2连接电极cl3以及电阻电路网4的配置关系以及电阻电路网cl4的俯视结 构。在本实施方式中，沿着基板cl 1的一对长边，设置第1连接电极cl2以及第2连接电极 cl3〇
[0620] 芯片电阻器c30与前述的芯片电阻器clO之间的不同点在于，电阻电路网cl4中 的单位电阻体R的连接方式。即，在芯片电阻器c30的电阻电路网cl4,具有在基板ell上 按矩阵状排列的具有相等电阻值的多个单位电阻体R(在图72的结构中，沿着列方向（基 板ell的短边（宽度）方向）排列8个单位电阻体R，沿着行方向（基板ell的长度方向） 排列44个单位电阻体R而总计包括352个单位电阻体R的结构）。并且，这些多个单位电 阻体R的1?128个规定个数的单位电阻体R被电连接，形成多个种类的电阻电路。所形 成的多个种类的电阻电路，通过作为电路网连接单元的导体膜以及熔断器膜F以并联方式 相连接。多个熔断器膜F沿着第2连接电极cl3的内侧边而配置区域排列成直线状，成为 若熔断器膜F熔断则与熔断器膜连接的电阻电路从电阻电路网cl4被电分离的结构。
[0621] 另外，构成电阻电路网cl4的多个单位电阻体R的材质以及结构、连接用导体膜、 熔断器膜F的材质以及结构，与之前说明的芯片电阻器clO中对应部位的结构相同，因而在 此省略说明。图73是将图72所示的电阻电路网中的多个种类的电阻电路的连接方式、对 这些电阻电路进行连接的熔断器膜F的排列关系以及与熔断器膜F连接的多个种类的电阻 电路的连接关系进行图解示出的图。
[0622] 参照图73,在第1连接电极cl2连接电阻电路网cl4中包括的基准电阻电路R/16 的一端。基准电阻电路R/16,由16个单位电阻体R的并联连接组成，其另一端与连接剩下 的电阻电路的连接用导体膜C连接。在熔断器膜F1与连接用导体膜C上，连接由128个单 位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
[0623] 在熔断器膜F5与连接用导体膜C上，连接由64个单位电阻体R的串联连接组成 的电阻电路R64的一端以及另一端。在电阻膜F6与连接用导体膜C上，连接由32个单位 电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F7与连接用导 体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
[0624] 在熔断器膜F8与连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的 电阻电路R8的一端以及另一端。在熔断器膜F9与连接用导体膜C上，连接由4个单位电 阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器膜F10与连接用导体 膜C上，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
[0625] 在熔断器膜F11与连接用导体膜C上，连接由1个单位电阻体R的串联连接组成 的电阻电路R1的一端以及另一端。在熔断器膜F12与连接用导体膜C上，连接由2个单位 电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。在熔断器膜F13与连接用导 体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
[0626] 熔断器膜F14、F15、F16被电连接，在这些熔断器膜F14、F15、F16与连接用导体C 上，连接由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。熔断器 膜F17、F18、F19、F20、F21被电连接，在这些熔断器膜F17?F21与连接用导体膜C上，连 接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
[0627] 熔断器膜F具备21个熔断器膜F1?F21，它们全部与第2连接电极cl3连接。由 于是这样的结构，因此一旦连接了电阻电路的一端的任一熔断器膜F熔断，则一端与该熔 断器膜F连接的电阻电路便与电阻电路网cl4电断开。
[0628] 若用电气电路图示出图73的结构、即芯片电阻器c30所具备的电阻电路网cl4的 结构，则在所有的熔断器膜F都未熔断的状态下，电阻电路网cl4在第1连接电极cl4以及 第2连接电极cl3之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、 R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
[0629] 并且，在基准电阻电路R/16以外的12种电阻电路上，分别串联连接熔断器膜F。 从而，在具有该电阻电路网cl4的芯片电阻器c30中，根据所要求的电阻值，如果将熔断器 膜F选择性地例如通过激光进行熔断，则与被熔断的熔断器膜F对应的电阻电路（熔断器 膜F串联连接而成的电阻电路）便与电阻电路网cl4电分离，能够对芯片电阻器clO的电 阻值进行调整。
[0630] 换言之，本实施方式涉及的芯片电阻器c30,也通过将与多个种类的电阻电路对应 地设置的熔断器膜选择性地熔断，从而能够将多个种类的电阻电路从电阻电路网电断开。 并且，多个种类的电阻电路，由于其电阻值分别为固定的，因此可以说能够对电阻电路网 cl4的电阻值进行数字式调整，成为一种具有所要求的电阻值的芯片电阻器c30。
[0631] 另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R串联地以1 个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R 的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、 4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联 电阻电路。从而，通过将熔断器膜F选择性地熔断，从而能够将电阻电路网cl4整体的电阻 值精细且数字式地设定为任意的电阻值。
[0632] 另外，在图74所示的电气电路中，在基准电阻电路R/16以及、并联连接的电阻电 路中电阻值较小的电阻电路中，存在有过电流流动的倾向，在电阻设定时，必须使电阻中流 动的额定电流设计的大。因而，为了使电流分散，也可以变更电阻电路网的连接结构，使得 图74所示的电气电路成为图75(A)所示的电气电路结构。即，去掉基准电阻电路R/16,且 将并联连接的电阻电路变更为将最小的电阻值设为r，将电阻值r的电阻单位体R1按多个 组并联连接的结构C140在内的电路。
[0633] 图75(B)是表示具体的电阻值的电气电路图，被设定为包括将80Ω的单位电阻体 与熔断器膜F之间的串联连接按多个组并联连接的结构C140在内的电路。这样，能够实现 所流动的电流的分散。图76是用电气电路图示出第3参考例的进一步其他实施方式涉及 的芯片电阻器所具备的电阻电路网cl4的电路结构的图。图76所示的电阻电路网cl4的 特征在于，成为多个种类的电阻电路的串联连接、与多个种类的电阻电路的并联连接串联 地连接的电路结构。
[0634] 在串联连接的多个种类的电阻电路中，与之前的实施方式同样地，按每个电阻电 路，并联地连接熔断器膜F，串联连接的多个种类的电阻电路，全部通过熔断器膜F而成为 短路状态。因此，如果将熔断器膜F熔断，则通过该熔断器膜F而短路的电阻电路，便被电 气式地组入到电阻电路网cl4中。另一方面，在并联连接的多个种类的电阻电路中，分别串 联地连接熔断器膜F。因此，通过将熔断器膜F熔断，从而能够将熔断器膜F串联地连接而 成的电阻电路从电阻电路的并联连接中电气式地断开。
[0635] 通过设置为该结构，从而例如，lk Ω以下的小电阻能够在并联连接侧制作，lk Ω 以上的电阻电路能够在串联连接侧制作。从而，能够采用由通用的基本设计构成的电阻电 路网cl4,来制作从数Ω的小电阻至数ΜΩ的大电阻为止的大范围的电阻电路。另外，在更 高精度地设定电阻值的情况下，如果预先将与要求电阻值接近的串联连接侧电阻电路的熔 断器膜切断，则能够通过将并联连接侧的电阻电路的熔断器膜熔断来进行精细的电阻值的 调整，能够提高向所希望的电阻值的契合的精度。
[0636] 图77是表示具有10Ω?1ΜΩ的电阻值的芯片电阻器中的电阻电路网C14的具 体结构例的电气电路图。图77所示的电阻电路网cl4,也成为一种通过熔断器膜F而短路 的多个种类的电阻电路的串联连接、与熔断器膜F被串联连接而成的多个种类的电阻电路 的并联连接之间串联连接而构成的电路结构。
[0637] 根据图77的电阻电路，能够在并联连接侧，将10?lkQ的任意电阻值设定在精 度1%以内。另外，能够由串联连接侧的电路将lk?1ΜΩ的任意电阻值设定在精度1%以 内。在使用串联连接侧的电路的情况下，通过预先将与所希望的电阻值接近的电阻电路的 熔断器膜F熔断，并契合为所希望的电阻值，从而具有能够更高精度地设定电阻值的优点。
[0638] 另外，虽然仅针对熔断器膜F采用与连接用导体膜C相同的层的情况进行了说明， 但连接用导电膜C部分，既可以在其之上进一步层叠别的导体膜，也可以降低导体膜的电 阻值。另外，也可以去掉电阻体膜，仅设置为连接用导体膜C。另外，即使在该情况下，只要 没有在熔断器膜F上层叠导体膜，则熔断器膜F的熔断性不会变差。
[0639] 图78是用于对第3参考例的进一步其他实施方式涉及的芯片电阻器90的要部结 构进行说明的图解俯视图。例如，在前述的芯片电阻器cl〇(参照图65、图66)、芯片电阻器 c30(参照图72)中，若俯视来表示构成电阻电路的电阻体膜行c20与导体膜片c21的关系， 则成为图78(A)所示的结构。即，如图78(A)所示，规定间隔R的区域的电阻体膜行c20部 分，形成固定电阻值r的单位电阻体R。然后，在单位电阻体R的两侧层叠导体膜片c21，通 过该导体膜片c21将电阻体膜行c20短路。
[0640] 在此，在前述的芯片电阻器clO以及芯片电阻器c30中，形成单位电阻体R的电阻 体膜行c20部分的长度是例如12 μ m，电阻体膜行c20的宽度为例如1. 5 μ m，单位电阻（表 面电阻）是10Ω/□。因此，单位电阻体R的电阻值r为r = 80Ω。但是，在例如图65、图 66所示的芯片电阻器clO中，存在不扩大电阻电路网cl4的配置区域，而提高电阻电路网 cl4的电阻值，来实现芯片电阻器clO的高电阻化的期望。
[0641] 因而，在本实施方式涉及的芯片电阻器90中，将对电阻电路网cl4的布局进行变 更，并且构成电阻电路网中所包括的电阻电路的单位电阻体，在俯视下设置为图78(B)所 示的形状以及大小。参照图78 (B)，电阻体膜行c20,包括宽度为1. 5 μ m且呈直线状地延伸 的线状的电阻体膜行c20。并且，在电阻体膜行c20中，规定间隔R'的电阻体膜行c20部 分，形成固定的电阻值r'的单位电阻体R'。单位电阻体R'的长度设定为例如17μπι。这 样，单位电阻体R'的电阻值r'，与图78(A)所示的单位电阻体R相比，能够成为大约2倍 的R' = 160 Ω的单位电阻体。
[0642] 另外，在电阻体膜行c20上层叠的导体膜片c21的长度，无论是在图78(A)所示的 导体膜片中，还是在图78(B)所示的导体膜片中，都能够以相同的长度构成。因而，通过对 构成电阻电路网cl4中包括的电阻电路的各单位电阻体R'的布局图案进行变更，设置为 单位电阻体V能够串联状地连接的布局图案，从而芯片电阻器90能够实现高电阻化。
[0643] 图79是表示参照图65?71说明的芯片电阻器clO的制造工序的一例的流程图。 接着，按照该流程图的制造工序，根据需要，参照图65?71，针对芯片电阻器clO的制造方 法详细进行说明。
[0644] 步骤S1 :首先，基板ell (实际被切割为各个芯片电阻器clO之前的硅晶片（参照 图81))被配置在固定的处理室，在其表面，通过例如热氧化法，形成作为绝缘层cl9的二氧 化娃（Si0 2)层。
[0645] 步骤S2 :接着，通过例如溅射法，将包括从由NiCr、NiCrAl、NiCrSi、NiCrSiAl、 TaN、TaSi02、TiN、TiON、以及TiSiON组成的群中选择出的1种以上成分在内的材料、例如 TiN、TiON或者TiSiON的电阻体膜c20形成在绝缘层cl9的整个表面。
[0646] 步骤S3 :接着，通过例如溅射法，在电阻体膜c20的整个表面层叠形成例如铝（A1) 的布线膜c21。被层叠的电阻体膜c20以及布线膜c21的2层膜的总计膜厚可以设计为 8000A左右。布线膜c21，也可以替换A1，而由AlSi、AlSiCu、或者AlCu等的铝系金属膜 形成。通过由八13151、4151(：11、或者41(：11等的铝系金属膜形成布线膜(321，从而实现工艺 加工精度的提高。
[0647] 步骤S4 :接着，采用光刻工艺，在布线膜c21的表面，形成与电阻电路网cl4的俯 视结构（包括导体膜C以及熔断器膜F的布局图案）对应的抗蚀图案（第1抗蚀图案的形 成）。
[0648] 步骤S5 :然后，进行第1蚀刻工序。即，将由步骤S4形成的第1抗蚀图案作为掩 模，将层叠了电阻体膜c20以及布线膜c21的2层膜，通过例如反应性离子蚀刻（RIE)进行 蚀刻。然后，在蚀刻之后，将第1抗蚀图案剥离。
[0649] 步骤S6 :再次采用光刻工艺形成第2抗蚀图案。由步骤S6形成的第2抗蚀图案， 是将在电阻体膜c20上层叠的布线膜c21选择性地去掉，来形成单位电阻体R(图66中附 上细小点来表示的区域）图案。
[0650] 步骤S7 :将由步骤S6形成的第2抗蚀图案作为掩模，通过例如湿式蚀刻，仅将布 线膜c21选择性地蚀刻（第2蚀刻工序）。在蚀刻后，将第2抗蚀图案剥离。这样，便能得 到图66所示的电阻电路网cl4的布局图案。
[0651] 步骤S8 :在该阶段，测定在基板表面形成的电阻电路网cl4的电阻值（电路网cl4 整体的电阻值）。该测定是通过例如使多探针（multi probe pin)与图66所示的和第1连 接电极cl2连接的一侧的电阻电路网cl4的端部、以及与第2连接电极cl3连接的一侧的 熔断器膜以及电阻电路网cl4的端部接触来进行测定的。通过该测定，能够判定所制造的 电阻电路网cl4在初始状态是否良好。
[0652] 步骤S9 :接着，形成例如由氮化膜形成的覆膜c22a，以覆盖在基板ell上形成的电 阻电路网cl4的整个面。覆膜c22a可以替换氮化膜（SiN膜），而采用氧化膜610 2膜）。 该覆膜c22a的形成，既可以通过等离子CVD法进行，也可以形成例如膜厚3000A左右的氮 化硅膜（SiN膜）。覆膜c22a对被图案形成的布线膜c21、电阻体膜c20以及熔断器膜F进 行覆盖。
[0653] 步骤S10 :从该状态，对熔断器膜F选择性地进行熔断，来进行用于使芯片电阻器 clO契合为所希望的电阻值的激光修调。即，如图80(A)所示，对根据在步骤S8进行的所有 电阻值测定的测定结果所选择的熔断器膜F照射激光，将该熔断器膜F以及位于其下的电 阻体膜c20熔断。由此，通过熔断器膜F而短路的对应的电阻电路被组入电阻电路网cl4 中，能够将电阻电路网cl4的电阻值契合为所希望的电阻值。当对熔断器膜F照射激光时， 通过覆膜c22a的作用，在熔断器膜F的附近储蓄激光的能量，由此，熔断器膜F以及其下层 的电阻体膜c20熔断。
[0654] 步骤S11 :接着，如图80(B)所示，通过例如等离子CVD法，在覆膜c22a上堆积氮 化硅膜，形成钝化膜c22。前述的覆膜c22a，在最终形态下，与钝化膜c22 -体化，构成该钝 化膜c22的一部。熔断器膜F以及其下层的电阻体膜c20的切断后形成的钝化膜c22,进入 在熔断器膜F以及其下层的电阻体膜c20的熔断时同时被破坏的覆膜c22a的开口 22B内， 对熔断器膜F以及其下层的电阻体膜c20的切面进行保护。因此，钝化膜c22,防止在熔断 器膜F切断处有异物进入或者水分进入。钝化膜c22,只要是整体为例如丨〇〇〇?20000A 的程度的厚度即可，可以形成具有例如800(认左右的膜厚。另外，如上述，钝化膜c22也可 以是娃氧化膜。
[0655] 步骤S12 :接着，如图80(C)所示，在整个面涂敷树脂膜c23。作为树脂膜c23,采 用例如感光性的聚酰亚胺的涂敷膜c23。
[0656] 步骤S13 :通过对该树脂膜c23,执行针对与上述第1连接电极cl2、第2连接电极 cl3的开口对应的区域的曝光工序、以及之后的显影工序，从而能够采用光刻进行树脂膜的 图案形成。这样，便在树脂膜c23形成用于第1连接电极cl2以及第2连接电极cl3的焊 盘开口。
[0657] 步骤S14 :之后，进行用于对树脂膜c23进行硬化的热处理（聚酰亚胺固化），通过 热处理而聚酰亚胺膜c23被稳定化。热处理，可以采用例如170°C?700°C的程度的温度进 行。其结果，还存在电阻体（电阻体膜c20以及被图案形成的布线膜c21)的特性稳定的优 点。
[0658] 步骤S15 :接着，将在应形成第1连接电极cl2以及第2连接电极cl3的位置具有 贯通孔的聚酰亚胺膜c23作为掩模进行钝化膜c22的蚀刻。从而，能够形成使布线膜c21 在第1连接电极cl2的区域以及第2连接电极cl3的区域露出的焊盘开口。钝化膜c22的 蚀刻，也可以通过反应性离子蚀刻（RIE)进行。
[0659] 步骤S16 :对从两个焊盘开口露出的布线膜c21接触多探针，进行用于确认芯片电 阻器的电阻值成为所希望的电阻值的电阻值测定（后期测定）。按照这样，通过进行后期测 定，换言之，通过进行最初的测定（初始测定）一熔断器膜F的熔断（激光修复）一后期测 定这样的一连串的处理，从而对芯片电阻器cl〇的修调处理能力大幅提高。
[0660] 步骤S17 :在两个焊盘开口内，通过例如无电解镀覆法，使作为外部连接电极的第 1连接电极C12以及第2连接电极C13生长。
[0661] 步骤S18:之后，为了将在晶片表面排列形成的多个（例如50万个）各芯片电阻 器分离为各个芯片电阻器clO,因而通过光刻形成第3抗蚀图案。抗蚀剂膜是在晶片的表面 为了保护例如图82中的各芯片电阻器clO而设置的，被形成为使得各芯片电阻器clO之间 被蚀刻。
[0662] 步骤S19:然后，执行等离子切割。等离子切割是以第3抗蚀图案作为掩模的蚀刻， 距离作为基板的硅晶片的表面为规定深度的槽，在各芯片电阻器clO之间被形成。之后，抗 蚀剂膜被剥离。
[0663] 步骤S20 :然后，例如如图81⑷所示，在表面粘贴保护带cl00。
[0664] 步骤S21 :接着，进行硅晶片的背面磨削，将芯片电阻器分离为各个芯片电阻器 clO (图 81 ⑷（B))。
[0665] 步骤S22:然后，如图81(C)所示，在背面侧贴上载带（热发泡片）c200,被分离成 各个芯片电阻器的多个芯片电阻器clO,以被排列在载带c200上的状态被保持。另一方面， 粘贴在表面的保护带被去掉（图81 (D))。
[0666] 步骤S23 :热发泡片c200,因被加热，从而其内部所含的热发泡粒子c201膨胀，从 而与载带c200表面粘接的各芯片电阻器clO被从载带c200剥离而被分离成个体（图81 (E) (F))。
[0667] 以上，作为第3参考例的实施方式，采用芯片电阻器进行了说明，但第3参考例也 可以应用于芯片电阻器以外的芯片部件。
[0668] 例如，作为其他芯片部件的示例，可以例示芯片电容器。芯片电容器，具备：基板、 在基板上配置的第1外部电极、和在该基板上配置的第2外部电极。并且，在第1外部电极 以及第2外部电极之间设置电容器配置区域，配置作为功能元件的多个电容器要素。多个 电容器要素，经由多个熔断器而分别与第1外部电极电连接。
[0669] 即使在该芯片电容器中，通过应用第3参考例，在基板表面的短边方向两侧，沿着 基板的长度方向配置第1外部电极以及第2外部电极，从而也能够解决所述的课题。
[0670] 进而，作为其他芯片部件的示例，可以例示芯片电感器。芯片电感器，是例如在基 板上具有多层布线结构，在多层布线结构内具有电感器（线圈）以及与之关联的布线的部 件，是能够将多层布线结构内的任意电感器通过熔断器而组入电路中或者从电路断开的结 构。在该芯片电感器中，通过第3参考例的外部连接电极的结构，即在基板表面的短边方向 两侧沿着基板的长度方向分别配置外部连接电极，从而也能够解决上述课题。
[0671] 作为进一步其他芯片部件的示例，还可以例示芯片二极管。芯片二极管是例如在 基板上具有多层布线结构，且在多层布线结构内具有多个二极管以及与之关联的布线的部 件，是能够将多层布线结构内的任意二极管通过熔断器组入电路中或者从电路断开的结 构。通过选择组入电路中的二极管，从而能够对芯片二极管的整流特性进行变更或者进行 调整。另外，能够设定芯片二极管的电压降特性（电阻值）。进而，在二极管为LED(发光 二极管）的芯片LED的情况下，能够选择组入电路中的LED，使之成为能选择发光色的芯片 LED。即使对于这样的芯片二极管、芯片LED，通过第3参考例的外部连接电极的结构，即在 基板表面的短边方向两侧沿着基板的长度方向分别配置外部连接电极，从而也能够解决所 述课题。并且，由此，能够成为小型且高性能的容易操作的芯片二极管、芯片LDE这样的芯 片部件。
[0672] 图83是表示采用第3参考例的芯片部件的电子器械的一例的智能手机的外观的 立体图。智能手机c201，是在扁平的长方体形状的框体c202的内部收纳电子部件而构成 的。框体c202,在表侧以及背侧具有长方形状的一对主面，其一对主面通过4个侧面而相结 合。在框体c202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板c203的显 示面。显示面板c203的显示面，构成触摸面板，提供对使用者的输入界面。
[0673] 显示面板c203,形成为占框体c202的一个主面的大部分的长方形形状。配置操作 按钮c204使之沿着显示面板c203的一个短边。在本实施方式中，多个（三个）操作按钮 c204沿着显示面板c203的短边排列。使用者，通过对操作按钮c204以及触摸面板进行操 作，从而能够对智能手机c201进行操作，能够调出必要的功能来使之执行。
[0674] 在显不面板c203的另一个短边的附近，配置扬声器c205。扬声器c205,提供用于 电话功能的接听筒，并且还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在 操作按钮c204的附近，在框体c202的一个侧面配置麦克风c206。麦克风c206,除了提供 用于电话功能的话筒之外，还能够被用作录音用的麦克风。
[0675] 图84是表示在框体c202的内部收纳的电子电路组件c210的结构的图解俯视图。 电子电路组件c210包括：布线基板c211、和被安装在布线基板c211的安装面的电路部件。 多个电路部件，包括：多个集成电路元件（IC)c212-c220、和多个芯片部件。多个1C包括：传 送处理 ICc212、0neSeg 电视接收 ICc213、GPS 接收 ICc214、FM 调谐器 ICc215、电源 ICc216、 闪存C217、微型计算机c218、电源ICc219以及基带ICc220。多个芯片部件包括：芯片电感 器c221，c225, c235、芯片电阻器c222, c224, c233、芯片电容器c227, c230, c234、以及芯片 二极管c228, c231。这些芯片部件能够采用第3参考例涉及的结构。
[0676] 传送处理ICc212内置用于生成对显示面板c203的显示控制信号，且接收来自显 不面板c203的表面的触摸面板的输入信号的电子电路。为了与显不面板c203之间的连 接，而在传送处理ICc212连接柔性布线c209。OneSeg电视接收ICc213,内置构成用于接 收OneSeg播放（以便携式设备作为接收对象的地面数字电视播放）的电波的接收机的电 子电路。在OneSeg电视接收ICc213的附近配置：多个芯片电感器c221、和多个芯片电阻 器c222。OneSeg电视接收ICc213、芯片电感器c221以及芯片电阻器c222,构成OneSeg播 放接收电路c223。芯片电感器c221以及芯片电阻器c222,分别具有准确被契合的电感以 及电阻，对OneSeg播放接收电路c223提供高精度的电路常数。
[0677] GPS接收ICc214,内置接收来自GPS卫星的电波来输出智能手机c201的位置信息 的电子电路。FM调谐器ICc215,与在其附近安装于布线基板c211的多个芯片电阻器c224 以及多个芯片电感器c225 -起构成FM播放接收电路c226。芯片电阻器c224以及芯片电 感器c225，分别具有被准确契合的电阻值以及电感，对FM播放接收电路c226提供高精度的 电路常数。
[0678] 在电源ICc216的附近，多个芯片电容器c227以及多个芯片二极管c228被安装在 布线基板c211的安装面。电源ICc216,与芯片电容器c227以及芯片二极管c228 -起构成 电源电路c229。闪存C217,是用于对操作系统程序、在智能手机c201的内部生成的数据、 通过通信功能从外部取得的数据以及程序等进行记录的存储装置。
[0679] 微型计算机c218,是内置CPU、ROM以及RAM，通过执行各种运算处理，从而实现智 能手机c201的多个功能的运算处理电路。更具体而言，通过微型计算机c218的作用，实 现用于图像处理、各种应用程序的运算处理。在电源ICc219的附近，多个芯片电容器c230 以及多个芯片二极管c231被安装在布线基板c211的安装面。电源ICc219,与芯片电容器 c230以及芯片二极管c231 -起构成电源电路c232。
[0680] 在基带ICc220的附近，多个芯片电阻器c233、多个芯片电容器c234、以及多个芯 片电感器c235被安装在布线基板c211的安装面。基带ICc220与芯片电阻器c233、芯片电 容器c234以及芯片电感器c235 -起构成基带通信电路c236。基带通信电路c236提供用 于电话通信以及数据通信的通信功能。
[0681] 通过这样的结构，由电源电路c229, c232适当地调整后的电力被提供给传送处理 ICc212、GPS接收ICc214、OneSeg播放接收电路c223、FM播放接收电路c226、基带通信电 路c236、闪存C217以及微型计算机c218。微型计算机c218,响应经由传送处理ICc212而 输入的输入信号来进行运算处理，从传送处理ICc212对显示面板c203输出显示控制信号 来使显示面板c203进行各种显示。
[0682] 若通过触摸面板或者操作按钮c204的操作来指示OneSeg播放的接收，则通过 OneSeg播放接收电路c223的作用来接收OneSeg播放。然后，将被接收的图像输出给显示 面板c203,使被接收的声音从扬声器c205进行音响化的运算处理，通过微型计算机c218而 执行。另外，在需要智能手机c201的位置信息时，微型计算机c218,取得GPS接收ICc214 输出的位置信息，并执行采用了该位置信息的运算处理。
[0683] 进而，若通过触摸面板或者操作按钮c204的操作而输入FM播放接收指令，则微型 计算机c218,起动FM播放接收电路c226,执行用于使被接收的声音从扬声器c205输出的 运算处理。闪存C217,被用于通过通信取得的数据的存储、微型计算机c218的运算、以及 对通过来自触摸面板的输入而制作的数据进行存储。微型计算机c218,根据需要，对闪存 C217写入数据，或者从闪存C217读出数据。
[0684] 电话通信或者数据通信的功能，通过基带通信电路c236而实现。微型计算机 c218,对基带通信电路c236进行控制，来进行用于对声音或者数据进行收发的处理。
[0685] 〈第4参考例涉及的发明〉
[0686] (1)第4参考例涉及的发明特征
[0687] 例如，第4参考例涉及的发明特征，是以下的D1?D18。
[0688] (D1) -种芯片部件，两个电极彼此隔开间隔而形成于基板上，且从上述基板的周 边部隔开间隔而被配置在一个表面。
[0689] 根据该结构，在芯片部件中，由于各电极从基板的周边部向内方离开配置，因此在 将芯片部件安装于安装基板时，对各电极与安装基板的连接盘（land)进行接合的焊料，从 基板的周边部向内方配置，不会向该周边部的外部溢出，或者即使溢出，其溢出量也很少。 其结果，能够抑制安装基板中的芯片部件的实质的安装面积使其较小。即，该芯片部件，能 以较小的安装面积安装在安装基板上。
[0690] (D2)根据D1所述的芯片部件，其特征在于，在上述一个表面以外的表面不具有电 极。
[0691] 根据该结构，电极由于仅设置在芯片部件的单面（上述一个表面），因此在芯片部 件中该单面以外的表面，成为没有电极（凹凸）的平坦面。由此，在例如使自动安装机的吸 附喷嘴吸附于芯片部件来移动的情况下，能够使吸附喷嘴吸附在该平坦面。从而，能够使 吸附喷嘴可靠地吸附于芯片部件，不会使芯片部件在中途从吸附喷嘴脱落地可靠地进行运 送。
[0692] (D3)根据D1或者D2所述的芯片部件，是一种包括形成在上述基板上，且被连接在 上述两个电极之间的电阻体的芯片电阻器。
[0693] 根据该结构，该芯片电阻器，能以较小的安装面积安装在安装基板上。
[0694] (D4)根据D3所述的芯片部件，进一步包括：多个上述电阻体；和被设置在上述基 板上，以可对上述多个电阻体分别进行断开的方式与上述电极连接的多个熔断器。
[0695] 根据该结构，在该芯片部件（芯片电阻器）中，通过选择一个或者多个熔断器来进 行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过组合电阻值不同的多 个电阻体，从而能够以共同的设计实现各种电阻值的芯片电阻器。
[0696] (D5)根据D1或D2所述的芯片部件，是包括形成在上述基板上且被连接在上述两 个电极之间的电容器元件的芯片电容器。
[0697] 根据该结构，该芯片电容器，能以较小的安装面积安装在安装基板上。
[0698] (D6)根据D5记载的芯片部件，还包括：构成上述电容器元件的多个上述电容器要 素；和设置在上述基板上，且以可对上述多个电容器要素分别进行断开的方式连接于上述 电极的多个熔断器。
[0699] 根据该结构，在该芯片部件（芯片电容器）中，通过选择一个或者多个熔断器进行 切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过对电容值不同的多个电 容器要素进行组合，从而能够以共同的设计实现各种电容值的芯片电容器。
[0700] (D7)根据D1或D2记载的芯片部件，是包括形成在上述基板上、且被连接在上述两 个电极之间的二极管元件的芯片二极管。
[0701] 根据该结构，该芯片二极管，能以较小的安装面积安装在安装基板上。
[0702] (D8)根据D7记载的芯片部件，还包括：构成上述二极管元件的多个二极管要素； 和设置在上述基板上，且以可对上述多个二极管要素分别进行切换的方式连接于上述电极 的多个熔断器。
[0703] 根据该结构，在该芯片部件（芯片二极管）中，通过选择一个或者多个熔断器来进 行切断，从而由于能够将多个二极管要素的组合图案设置为任意的图案，因此能够以共同 的设计实现各种各样电气特性的芯片二极管。
[0704] (D9)根据D1或D2记载的芯片部件，包括形成在上述基板上且被连接在上述两个 电极之间的电感器元件。
[0705] 根据该结构，该芯片电感器，能以较小的安装面积安装在安装基板上。
[0706] (D10)根据D9记载的芯片部件，还包括：构成上述电感器元件的多个电感器要素； 和连接在上述基板上，以能对上述多个电感器要素分别进行断开的方式连接于上述电极的 多个熔断器。
[0707] 根据该结构，在该芯片部件（芯片电感器）中，通过选择一个或者多个熔断器来进 行切断，从而能够将多个电感器要素的组合图案设置为任意的图案，因此能够以共通的设 计实现各种各样电气特性的芯片电感器。
[0708] (D11)根据D1?D10中任一项所述的芯片部件，上述电极包括Ni层和Au层，上述 Au层在最表面露出。
[0709] 根据该结构，在电极中，由于Ni层的表面被Au层覆盖，因此能够防止Ni层氧化。
[0710] (D12)根据D11记载的芯片部件，上述电极还包括：介于上述Ni层和上述Au层之 间设置的Pd层。
[0711] 根据该结构，在电极中，通过使Au层变薄，从而即使Au层形成贯通孔（针孔），由 于介于Ni层与Au层之间设置的Pd层堵塞该贯通孔，因此能够防止Ni层从该贯通孔向外 部露出而氧化。
[0712] (D13) -种电路组件，包括：根据D1?D12中任一项所述的芯片部件；和在与上述 芯片部件的一个表面对置的安装面，具有与上述两个电极焊料接合的两个连接盘的安装基 板。
[0713] 根据该结构，在该电路组件中，能以较小的安装面积在安装基板安装芯片部件。
[0714] (D14)根据D13记载的电路组件，在从上述安装面的法线方向观看时，上述焊料控 制在上述芯片部件的范围内。
[0715] 根据该结构，焊料可靠地不会向基板的周边部的外部溢出。其结果，能够抑制安装 基板中的芯片部件的实质的安装面积使之较小。
[0716] (D15)根据D13或者D14记载的电路组件，还包括：作为上述安装基板的第1安装 基板；层叠在上述第1安装基板，且具有对上述芯片部件进行收纳的开口的第2安装基板。
[0717] 根据该结构，在该电路组件中，能够通过第1安装基板以及第2安装基板来构成多 层基板，能以较小的安装面积在多层基板安装芯片部件。
[0718] (D16)根据D15记载的电路组件，还包括层叠在上述第2安装基板，堵塞上述第2 安装基板的开口的第3安装基板。
[0719] 根据该结构，在该电路组件中，能够通过第1安装基板、第2安装基板以及第3安 装基板构成多层基板，能以较小的安装面积在多层基板安装芯片部件。
[0720] (D17)优选电子器械具有以上所述的芯片部件。
[0721] (D18)优选电子器械具备以上所述的电路组件。
[0722] (2)第4参考例涉及的发明实施方式
[0723] 以下，参照附图对第4参考例的实施方式详细进行说明。另外，图85?图106所 示的符号，仅在这些附图中有效，即使被使用在实施方式中，也不表示与该实施方式的符号 相同的要素。
[0724] 图85A是用于对第4参考例的一实施方式涉及的芯片电阻器的结构进行说明的示 意立体图。该芯片电阻器dl是微小的芯片部件，如图85A所示，呈长方体形状。芯片电阻 器dl的平面形状，是正交的二边（长边d81、短边d82)分别为0.4mm以下、0.2mm以下的矩 形。关于芯片电阻器dl的尺寸，优选长度L (长边d81的长度）为约0.3mm，宽度W(短边 d82的长度）为约0· 15mm,厚度T为约0· 1mm。
[0725] 该芯片电阻器dl，是在基板上将多个芯片电阻器dl形成晶格状之后在该基板形 成槽，然后进行背面研磨（或者通过槽将该基板分割）来分离成各个芯片电阻器dl而得到 的。芯片电阻器dl，主要具备：构成芯片电阻器dl的主体的基板d2 ;成为外部连接电极的 第1连接电极d3以及第2连接电极d4 ;以及通过第1连接电极d3以及第2连接电极d4来 进行外部连接的元件d5。
[0726] 基板d2是大约长方体的芯片形状。在基板d2中，图85A中的成为上表面的一个 表面是元件形成面d2A。元件形成面d2A，在基板d2中是形成元件d5的表面，为大约长方 形状。在基板d2的厚度方向，与元件形成面d2A相反侧的面是背面d2B。元件形成面d2A 与背面d2B，为大约相同尺寸且相同形状，且相互平行。将在元件形成面d2A中的通过一对 长边d81以及短边d82划分的矩形状的边缘称作周边部d85,将背面d2B中的由一对长边 d81以及短边d82划分的矩形状的边称作周边部d90。从与元件形成面d2A(背面d2B)正 交的法线方向观看，周边部d85和周边部d90重叠（参照后述的图85D)。
[0727] 基板d2具有多个侧面（侧面d2C、侧面d2D、侧面d2E以及侧面d2F)，作为元件形 成面d2A以及背面d2B以外的表面。该多个侧面与元件形成面d2A以及背面d2B分别交差 (详细而言为正交）地延伸，并对元件形成面d2A以及背面d2B之间进行连接。侧面d2C， 被架设在元件形成面d2A以及背面d2B中的长度方向一方侧（图85A中的左前侧）的短边 d82之间，侧面d2D被架设在元件形成面d2A以及背面d2B中的长度方向另一侧（图85A中 的右内侧）的短边d82之间。侧面d2C以及侧面d2D，是基板d2在该长度方向的两端面。 侧面d2E被架设在元件形成面d2A以及背面d2B中的短边方向一侧（图85A中的左内侧） 的长边d81之间，侧面d2F被架设在元件形成面d2A以及背面d2B中的短边方向另一侧（图 85A中的右前侧）的长边d81之间。侧面d2E以及侧面d2F，是基板d2在该短边方向的两端 面。侧面d2C以及侧面d2D，各自与侧面d2E以及侧面d2F分别交差（详细而言为正交）。 因此，在元件形成面d2A?侧面d2F中相邻的两个面之间呈直角。
[0728] 基板d2中，元件形成面d2A以及侧面d2C?d2F各自的整个区域被钝化膜d23覆 盖。因此，严格来讲，图85A中，元件形成面d2A以及侧面d2C?d2F各自的整个区域，位于 钝化膜d23的内侧（背侧），未向外部露出。进而，芯片电阻器dl具有树脂膜d24。树脂膜 d24,将元件形成面d2A上的钝化膜d23的整个区域（周边部d85以及其内侧区域）覆盖。 关于钝化膜d23以及树脂膜d24,以后详细说明。
[0729] 第1连接电极d3以及第2连接电极d4,在基板d2的元件形成面d2A上形成比周 边部d85更靠近内侧的区域（从周边部d85隔开间隔的位置），并使之从元件形成面d2A上 的树脂膜d24部分地露出。换言之，树脂膜d24,覆盖元件形成面d2A (严格来讲元件形成 面d2A上的钝化膜d23)，以使得第1连接电极d3以及第2连接电极d4露出。第1连接电 极d3以及第2连接电极d4,分别通过例如使Ni(镍）、Pd(钯）以及Au(金）按照该顺序 依次层叠在元件形成面d2A上而构成。第1连接电极d3以及第2连接电极d4,在元件形成 面d2A的长度方向相互隔开间隔而配置，是在元件形成面d2A的短边方向较长的长方形状。 在图85A中，在元件形成面d2A，在靠近侧面d2C的位置设置第1连接电极d3,在靠近侧面 d2D的位置设置第2连接电极d4。
[0730] 第1连接电极d3以及第2连接电极d4,在从前述的法线方向观察的俯视情况下， 为大约相同尺寸且相同的形状。第1连接电极d3,具有俯视中呈4条边的一对长边d3A以 及短边d3B。长边d3A和短边d3B，在俯视下正交。第2连接电极d4,具有在俯视下呈4条 边的1对长边d4A以及短边d4B。长边d4A和短边d4B在俯视下正交。长边d3A以及长边 d4A，与基板d2的短边d82平行地延伸，短边d3B以及短边d4B，与基板d2的长边d81平行 地延伸。第1连接电极d3的表面，在长边d3A侧的两端部向基板d2侧弯曲。第2连接电 极d4的表面，也在长边d4A侧的两端部向基板d2侧弯曲。
[0731] 在俯视下，第1连接电极d3中的一对长边d3A中、与基板d2在元件形成面d2A 的周边部d85最近的长边d3A (图85A中左前侧的长边d3A)的整个区域，从最近的周边部 d85(短边d82)向基板d2的内方离开基板d2在长度方向的距离G。第2连接电极d4中的 1对长边d4A中、离基板d2的元件形成面d2A的周边部d85最近的长边d4A (图85A中右内 侧的长边d4A)的整个区域，在俯视下，也从最近的周边部d85(短边d82)向基板d2的内方 离开基板d2在长度方向的距离G。距离G是例如5 μ m。
[0732] 俯视中，第1连接电极d3的各短边d3B的整个区域，从最近的周边部d85 (长边 d81)向基板d2的内方离开基板d2在短边方向的距离K。第2连接电极d4的各短边d4B 的整个区域，在俯视下也从最近的周边部d85 (长边d81)向基板d2的内方离开基板d2在 短边方向上的距离K。距离K是例如5 μ m。
[0733] 在本实施方式中，由于距离G以及距离K均为5 μ m相等，因此第1连接电极d3以 及第2连接电极d4分别在俯视下从周边部d85向基板d2的内方离开相等的距离。但是， 距离G以及距离K分别为可任意变更。并且，芯片电阻器dl，在形成了第1连接电极d3以 及第2连接电极d4的元件形成面d2A以外的表面（即，背面d2B以及侧面d2C?d2F)不 具有电极。
[0734] 元件d5是电路元件，形成在基板d2的元件形成面d2A中的位于第1连接电极d3 与第2连接电极d4之间的区域，且通过钝化膜d23以及树脂膜d24从上进行覆盖。本实施 方式的元件d5是电阻d56。电阻d56,由在元件形成面d2A上按矩阵状排列具有相等的电 阻值的多个（单位）电阻体R而成的电路网而构成。电阻体R，由TiN(氮化钛）、TiON(氧 氮化钛）或者TiSiON组成。元件d5,与后述的布线膜d22电连接，经由布线膜d22与第1 连接电极d3和第2连接电极d4电连接。即，元件d5，形成在基板d2上，被连接在第1连接 电极d3以及第2连接电极d4之间。
[0735] 图85B是将芯片电阻器被安装在安装基板的状态下的电路组件沿着芯片电阻器 的长度方向进行切断时的示意剖视图。图85C是将芯片电阻器被安装在安装基板的状态下 的电路组件沿着芯片电阻器的短边方向而进行切断时的示意剖视图。另外，在图85B以及 图85C中，仅针对要部示出剖面。
[0736] 如图85B所示，芯片电阻器dl被安装在安装基板d9。该状态下的芯片电阻器dl 以及安装基板d9,构成电路组件dlOO。图85B中的安装基板d9的上表面是安装面d9A。在 安装面d9A，形成与安装基板d9的内部电路（未图示）连接的一对（两个）连接盘d88。各 连接盘d88,例如由Cu组成。在各连接盘d88的表面，设置焊料dl3使之从该表面突出。
[0737] 在将芯片电阻器dl安装在安装基板d9的情况下，通过使自动安装机（未图示） 的吸附喷嘴d91吸附在芯片电阻器dl的背面d2B后移动吸附喷嘴d91，从而运送芯片电阻 器dl。这时，吸附喷嘴d91，吸附在背面d2B在长度方向中的大约中央部分。如前所述，第1 连接电极d3以及第2连接电极d4,被仅设置在芯片电阻器dl的单面（元件形成面d2A)， 因此在芯片电阻器dl中元件形成面d2A以外的表面d2B?d2F(尤其是，背面d2B)，成为 没有电极（凹凸）的平坦面。从而，在使吸附喷嘴d91吸附于芯片电阻器dl而移动的情况 下，能够使吸附喷嘴d91吸附在平坦的背面d2B。换言之，如果是平坦的背面d2B，则能够增 加吸附喷嘴d91可以吸附的部分的余地。从而，能够使吸附喷嘴d91可靠地吸附于芯片电 阻器dl，不会使芯片电阻器dl在中途从吸附喷嘴d91脱落而可靠地进行运送。
[0738] 然后，使吸附了芯片电阻器dl的吸附喷嘴d91移动至安装基板d9为止。此时，芯 片电阻器dl的元件形成面d2A与安装基板d9的安装面d9A相互对置。在该状态下，使吸 附喷嘴d91移动来按压至安装基板d9,在芯片电阻器dl中，使第1连接电极d3与一方的 连接盘d88的焊料dl3接触，使第2连接电极d4与另一方的连接盘d88的焊料dl3接触。 接着，若对焊料dl3进行加热，则焊料dl3熔化。之后，若焊料dl3冷却而凝固，则第1连接 电极d3与该一方的连接盘d88经由焊料dl3而接合，第2连接电极d4与该另一方的连接 盘d88经由焊料dl3而接合。即，两个连接盘d88分别在第1连接电极d3以及第2连接电 极d4中与对应的电极焊料接合。这样，芯片电阻器dl向安装基板d9的安装（倒装芯片连 接）完成之后，便完成电路组件dlOO。另外，关于作为外部连接电极发挥功能的第1连接电 极d3以及第2连接电极d4,为了提高焊料润湿性以及提高可靠性，优选由金（Au)形成，或 者如后所述，在表面实施镀金处理。
[0739] 在完成状态的电路组件dl00中，芯片电阻器dl的元件形成面d2A与安装基板d9 的安装面d9A，隔开间隙而对置，同时平行地延伸（还参照图85C)。该间隙的尺寸，相当于在 第1连接电极d3或者第2连接电极d4中从元件形成面d2A突出的部分的厚度与焊料dl3 的厚度之间的总计。图8?是从元件形成面侧观看被安装在安装基板的状态下的芯片电阻 器的示意俯视图。如图8?所示，视为试着从安装面d9A(元件形成面d2A)的法线方向（与 这些面正交的方向）观看电路组件dlOO (严格来讲、芯片电阻器dl与安装基板d9之间的 接合部分）。在该情况下，对第1连接电极d3与一方的连接盘d88进行接合的焊料dl3,尽 管向第1连接电极d3的轮廓（前述的长边d3A以及短边d3B)之外溢出一些，但控制在芯 片电阻器dl的范围内（基板d2的周边部d85的内侧）。同样地，对第2连接电极d4与另 一方的连接盘d88进行接合的焊料dl3,尽管向第2连接电极d4的轮廓（前述的长边d4A 以及短边d4B)之外溢出一些，但控制在芯片电阻器dl的范围内（基板d2的周边部d85的 内侧）。
[0740] 这样，在芯片电阻器dl中，第1连接电极d3以及第2连接电极d42被配置为从基 板d2的周边部d85向内方离开。因此，对第1连接电极d3以及第2连接电极d4与连接盘 d88进行接合的焊料dl3,从基板d2的周边部d85向内方被配置，不会作为焊料圆角向周边 部d85的外部溢出，或者即使溢出，其溢出量也很少。其结果，能够抑制安装基板d9中的芯 片电阻器dl的实质的安装面积使其较小。即，该芯片电阻器dl能以较小的安装面积安装 在安装基板d9上，在电路组件d 100中，能以较小的安装面积将芯片电阻器d 1安装在安装 基板d9上。因此，在使多个芯片电阻器dl相邻安装的情况下，由于能够缩小相邻的芯片电 阻器dl的间隔，因此可实现芯片电阻器dl的高密度安装。
[0741] 图85E是在将芯片电阻器被安装在多层基板的状态下的电路组件沿着芯片电阻 器的长度方向切断时的示意剖视图。至此为止，针对在一个安装基板d9安装了芯片电阻器 dl的电路组件dlOO进行了说明（参照图85B)，但还可以是如图85E所示那样，在所谓的多 层基板安装了芯片电阻器dl的电路组件dlOO。该情况下，电路组件dlOO包括：作为前述 的安装基板d9的第1安装基板d9 ;和第2安装基板dl5。第1安装基板d9以及第2安装 基板dl5构成多层基板。
[0742] 在第1安装基板d9的安装面d9A，前述的1对连接盘d88相互隔开间隔而形成。 在各连接盘d88中在与对方的连接盘d88最近的端部的表面，设置前述的焊料dl3。第2安 装基板15,经由连接盘d88而层叠在第1安装基板d9上。在第2安装基板15,形成使第2 安装基板15在壁厚方向贯通的开口 15A。开口 15A具有能收纳芯片电阻器dl的大小。在 开口 15A，露出1对连接盘d88的双方的焊料dl3。在这样的电路组件dlOO中，芯片电阻器 dl在能完全收纳在第2安装基板15的开口 15A中的状态下，安装在第1安装基板d9。
[0743] 另外，具有多层基板的电路组件dl00,除了包括第1安装基板d9以及第2安装基 板dl5之外，进一步还可以包括第3安装基板dl6。第3安装基板dl6被层叠在第2安装基 板dl5上，从与第1安装基板d9侧相反的一侧堵塞开口 15A。这样，开口 15A内的芯片电阻 器dl，便成为密闭的状态。
[0744] 这样，在该电路组件dlOO中，便能够通过第1安装基板d9以及第2安装基板 dl5 (根据需要还有第3安装基板dl6)构成多层基板，能以较小的安装面积在多层基板安 装芯片电阻器dl。接着，主要对芯片电阻器dl中的其他结构进行说明。图86是芯片电阻 器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系以及元件的俯视结构 (布局图案）的图。
[0745] 参照图86,元件d5成为电阻电路网。具体而言，元件d5具有：由沿着行方向（基 板d2的长度方向）排列的8个电阻体R、和沿着列方向（基板d2的宽度方向）排列的44 个电阻体R构成的总计352个电阻体R。这些电阻体R，是构成元件d5的电阻电路网的多 个元件要素。
[0746] 这些多个电阻体R通过按1个?64个的规定个数被集中进行电连接，从而形成多 个种类的电阻电路。被形成的多个种类的电阻电路，以规定的方式与导体膜D (由导体形成 的布线膜）连接。进而，在基板d2的元件形成面d2A，为了将电阻电路以电气方式组入元件 d5中，或者从元件d5进行分离而设置可切断（熔断）的多个熔断器F。多个熔断器F以及 导体膜D沿着第1连接电极d3的内侧边使配置区域排列成直线状。更具体而言，多个熔断 器F以及导体膜D被相邻地配置，其排列方向成为直线状。多个熔断器F将多个种类的电 阻电路（每个电阻电路的多个电阻体R)以相对于第1连接电极d3分别可切断（可断开） 的方式进行连接。
[0747] 图87A是将图86所示的元件的一部分放大描绘的俯视图。图87B是为了对元件中 的电阻体的结构进行说明而描绘的沿着图87A的B-B的长度方向的纵剖视图。图87C是为 了对元件中的电阻体的结构进行说明而描绘的沿着图87A的C-C的宽度方向的纵剖视图。 参照图87A、图87B以及图87C，针对电阻体R的结构进行说明。
[0748] 芯片电阻器dl，除了具备前述的布线膜d22、钝化膜d23以及树脂膜d24之外，还 具备绝缘层d20和电阻体膜d21 (参照图87B以及图87C)。绝缘层d20、电阻体膜d21、布线 膜d22、钝化膜d23以及树脂膜d24,被形成在基板d2 (元件形成面d2A)上。绝缘层d20由 Si02(氧化硅）形成。绝缘层d20,对基板d2的元件形成面d2A的整个区域进行覆盖。绝 缘层d20的厚度为大约ΙΟΟΟΟΑ。
[0749] 电阻体膜d21被形成在绝缘层d20上。电阻体膜d21，采用TiN、TiON或者TiSiON 形成。电阻体膜d21的厚度为大约2000A。电阻体膜d21，构成在第1连接电极d3与第2 连接电极d4之间平行地以直线状延伸的多条电阻体膜（以下称作"电阻体膜行d21A")，电 阻体膜行d21A，有些情况下在行方向上在规定的位置被切断（参照图87A)。
[0750] 在电阻体膜行d21A上，层叠布线膜d22。布线膜d22,由A1 (铝）或者铝和Cu (铜） 的合金（AlCu合金）组成。布线膜d22的厚度为大约80001布线膜d22,在电阻体膜行 d21A上在行方向上隔开固定间隔R而层叠，并与电阻体膜行d21A相接。
[0751] 若用电路记号表示该结构的电阻体膜行d21A以及布线膜d22的电气特征，则如图 88所示。即，如图88 (A)所示，规定间隔R的区域的电阻体膜行d21A部分，分别形成具有固 定的电阻值r的一个电阻体R。并且，在层叠了布线膜d22的区域，布线膜d22通过对相邻 的电阻体R之间进行电连接，从而能通过该布线膜d22将电阻体膜行d21A短路。由此，形 成图88(B)所示的由电阻r的电阻体R的串联连接组成的电阻电路。
[0752] 另外，由于相邻的电阻体膜行d21A之间通过电阻体膜d21以及布线膜d22而连 接，因此图87A所示的元件d5的电阻电路网，构成图88(C)所示的（由前述的电阻体R的 单位电阻组成的）电阻电路。这样，电阻体膜d21以及布线膜d22,便构成电阻体R、电阻电 路（即元件d5)。并且，各电阻体R包括：电阻体膜行d21A(电阻体膜d21)、和在电阻体膜 行d21A上在行方向上隔开固定间隔而层叠的多个布线膜d22,未层叠布线膜d22的固定间 隔R部分的电阻体膜行d21A，构成1个电阻体R。构成电阻体R的部分的电阻体膜行d21A， 其形状以及大小完全相等。从而，在基板d2上按矩阵状排列的多个电阻体R具有相等的电 阻值。
[0753] 另外，层叠在电阻体膜行d21A上的布线膜d22形成电阻体R，同时还实现用于连接 多个电阻体R来构成电阻电路的导体膜D的作用（参照图86)。图89(A)是对图86所示的 芯片电阻器的俯视图的一部分进行放大描绘的包括熔断器在内的区域的部分放大俯视图， 图89(b)是表示沿着图89(A)的B-B的剖视结构的图。
[0754] 如图89(A)以及（B)所示，前述的熔断器F以及导体膜D，也通过在形成电阻体R 的电阻体膜d21上层叠的布线膜d22而形成。即，在与形成电阻体R的电阻体膜行d21A上 层叠的布线膜d22相同的层，通过作为与布线膜d22相同的金属材料的A1或者AlCu合金 来形成熔断器F以及导体膜D。另外，如前所述，布线膜d22还被用作为了形成电阻电路而 对多个电阻体R进行电连接的导体膜D。
[0755] 即，在电阻体膜d21上层叠的同一层，用于形成电阻体R的布线膜、用于将熔断器 F、导体膜D、进而元件d5与第1连接电极d3以及第2连接电极d4连接的布线膜，作为布 线膜d22,采用相同的金属材料（A1或者AlCu合金）形成。另外，使熔断器F与布线膜d22 不同（加以区别），是因为熔断器F为了容易切断而形成得较细、以及熔断器F的周围被配 置成不存在其他电路要素。
[0756] 在此，在布线膜d22中，将配置了熔断器F的区域称作修调对象区域X(参照图86 以及图89 (a))。修调对象区域X是沿着第1连接电极d3的内侧边的直线状区域，在修调对 象区域X，不仅配置熔断器F，还配置导体膜D。另外，在修调对象区域X的布线膜d22的下 方还形成电阻体膜d21 (参照图89 (b))。另外，熔断器F是在布线膜d22与修调对象区域X 以外的部分相比布线之间的距离更大（远离周围）的布线。
[0757] 另外，熔断器F不仅是指布线膜d22的一部分，还指电阻体R(电阻体膜d21)的一 部分与电阻体膜d21上的布线膜d22的一部分的汇总（熔断器元件）。另外，虽然针对熔断 器F仅说明了与导体膜D相同的层的情况，但在导体膜D中，也可以还在其之上进一步层叠 别的导体膜，降低导体膜D整体的电阻值。另外，即使在该情况下，如果不在熔断器F上层 叠导体膜，熔断器F的熔断性也不会变差。
[0758] 图90是第4参考例的实施方式涉及的元件的电气电路图。参照图90,元件d5通过 将基准电阻电路R8、电阻电路R64、两个电阻电路R32、电阻电路R16、电阻电路R8、电阻电路 R4、电阻电路R2、电阻电路R1、电阻电路R/2、电阻电路R/4、电阻电路R/8、电阻电路R/16、 以及电阻电路R/32从第1连接电极d3起按照该顺序依次串联连接而构成。基准电阻电路 R8以及电阻电路R64?R2,各自通过对与自身的末尾的数字（R64的情况下为"64"）相同 数量的电阻体R进行串联连接而构成。电阻电路R1由一个电阻体R构成。电阻电路R/2? R/32各自通过与自身的末尾的数字（R/32的情况下为"32"）相同数量的电阻体R进行并 联连接而构成。关于电阻电路的末尾数字的意义，在后述的图91以及图92中也相同。
[0759] 然后，对基准电阻电路R8以外的电阻电路R64?电阻电路R/32的各个电路，分别 逐一并联连接熔断器F。熔断器F之间，直接或者经由导体膜D(参照图89(a))而串联连 接。如图90所示，在所有的熔断器F都未熔断的状态下，元件d5构成在第1连接电极d3 以及第2连接电极d4之间设置的由8个电阻体R的串联连接组成的基准电阻电路R8的电 阻电路。例如，若将1个电阻体R的电阻值r设为r = 8 Ω，则通过8r = 64 Ω的电阻电路 (基准电阻电路R8)构成第1连接电极d3以及第2连接电极d4相连接的芯片电阻器dl。
[0760] 另外，在所有的熔断器F都未熔断的状态下，基准电阻电路R8以外的多个种类第 电阻电路成为短路的状态。即，虽然在基准电阻电路R8串联连接12种13个电阻电路R64? R/32,但由于各电阻电路分别通过并联连接的熔断器F而短路，因此从电气上来看，各电阻 电路未被组入元件d5中。
[0761] 在本实施方式涉及的芯片电阻器dl中，根据被要求的电阻值，将熔断器F选择性 地例如通过激光进行熔断。这样，并联连接的熔断器F被熔断的电阻电路，便被组入到元件 d5中。从而，便能够使元件d5整体的电阻值成为与被熔断的熔断器F对应的电阻电路被串 联连接地被组入而形成的电阻值。
[0762] 尤其是，多个种类的电阻电路具备：具有相等的电阻值的电阻体R串联地以1个、 2个、4个、8个、16个、32个...这样的公比为2的等比数列的方式增加电阻体R的个数来 连接的多个种类的串联电阻电路；以及相等电阻值的电阻体R并联地以2个、4个、8个、16 个...这样的公比为2的等比数列的方式增加电阻体R的个数来连接的多个种类的并联电 阻电路。因此，通过选择性地对熔断器F(还包括前述的熔断器元件）进行熔断，从而能够 将元件d5 (电阻d56)整体的电阻值精细且数字式地调整为任意的电阻值，能够使芯片电阻 器dl中产生所希望的值的电阻。
[0763] 图91是第4参考例的其他实施方式涉及的元件的电气电路图。如图90所示，代 替将基准电阻电路R8以及电阻电路R64?电阻电路R/32串联连接来构成元件d5,也可以 如图91所示那样构成元件d5。详细而言，也可以在第1连接电极d3以及第2连接电极d4 之间，通过基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、Rl、R2、R4、R8、R16、 R32、R64、R128的并联连接电路之间的串联连接电路来构成元件d5。
[0764] 这种情况下，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器F。 在所有的熔断器F都未熔断的状态下，各电阻电路被以电气式组入元件d5中。根据被要求 的电阻值，如果将熔断器F选择性地例如通过激光进行熔断，则由于与被熔断的熔断器F对 应的电阻电路（熔断器F被串联连接而成的电阻电路），便从元件d5电分离，因此能够调整 芯片电阻器dl整体的电阻值。
[0765] 图92是第4参考例的进一步其他实施方式涉及的元件的电气电路图。图92所示 的元件d5的特征在于，将多个种类的电阻电路的串联连接、与多个种类的电阻电路的并联 连接之间进行串联连接而成的电路结构。对被串联连接的多个种类的电阻电路，与之前的 实施方式同样地，按每个电阻电路并联地连接熔断器F，由此串联连接的多个种类的电阻电 路全部通过熔断器F而成为短路状态。因此，若熔断器F熔断，则通过该熔断的熔断器F而 短路的电阻电路，便被电气式地组入元件d5中。
[0766] 另一方面，在并联连接的多个种类的电阻电路中，分别串联地连接熔断器F。因此， 通过将熔断器F熔断，从而便能够将串联连接了被熔断的熔断器F的电阻电路从电阻电路 的并联连接中电断开。根据该结构，例如，如果在并联连接侧制作lkQ以下的小电阻，在串 联连接侧制作lkQ以上的电阻电路，则能够采用由通用的基本设计构成的电阻的电路网 制作数Ω的小电阻至数ΜΩ的大电阻的大范围的电阻电路。即，在芯片电阻器dl中，通过 选择一个或者多个熔断器F来进行切断，从而能够容易且迅速地对应多个种类的电阻值。 换言之，通过对电阻值不同的多个电阻体R进行组合，从而能够由共同的设计实现各种各 样电阻值的芯片电阻器dl。
[0767] 按照以上这样，在该芯片电阻器dl中，在修调对象区域X可变更多个电阻体R (电 阻电路）的连接状态。图93是芯片电阻器的示意剖视图。接着，参照图93,针对芯片电阻 器dl进一步详细进行说明。另外，为了方便说明，在图93中，针对前述的元件d5进行了简 略示出，并且对基板d2以外的各要素附上阴影。
[0768] 在此，针对前述的钝化膜d23以及树脂膜d24进行说明。钝化膜d23例如由SiN(氮 化硅）形成，其厚度为丨OOOA?5000A (在此，大约为3000A )。钝化膜(123,遍及元件形 成面d2A以及侧面d2C?d2F的各个面的大致整个区域而设置。元件形成面d2A上的钝化 膜d23,从表面（图93的上侧）对电阻体膜d21以及电阻体膜d21上的各布线膜d22(即， 元件d5)进行被覆，来覆盖元件d5中的各电阻体R的上表面。因此，钝化膜d23还覆盖前 述的修调对象区域X中的布线膜d22 (参照图89 (b))。另外，钝化膜d23与元件d5 (布线膜 d22以及电阻体膜d21)相接，且在电阻体膜d21以外的区域还与绝缘层d20相接。这样，元 件形成面d2A上的钝化膜d23,便作为覆盖元件形成面d2A的整个区域来保护元件d5以及 绝缘层d20的保护膜而发挥作用。另外，在元件形成面d2A，通过钝化膜d23,防止电阻体R 之间的布线膜d22以外的短路（相邻的电阻体膜行d21A之间的短路）。
[0769] 另一方面，在侧面d2C?d2F的各个面设置的钝化膜d23,作为对侧面d2C?d2F各 自进行保护的保护层而发挥功能。侧面d2C?d2F各自与元件形成面d2A之间的边界是前 述的周边部d85,钝化膜d23还覆盖该边界（周边部d85)。在钝化膜d23中，将覆盖周边部 d85的部分（与周边部d85重叠的部分）称作端部23A。另外，由于钝化膜d23是极其薄的 膜，因此，在本实施方式中，将对侧面d2C?d2F的每一个进行覆盖的钝化膜d23视为基板 d2的一部分。因此，将对侧面d2C?d2F的每一个进行覆盖的钝化膜d23视作侧面d2C? d2F本身。
[0770] 树脂膜d24与钝化膜d23 -起对芯片电阻器dl的元件形成面d2A进行保护，由聚 酰亚胺等的树脂形成。树脂膜d24的厚度为大约5 μ m。树脂膜d24对元件形成面d2A上的 钝化膜d23的表面（还包括被钝化膜d23被覆的电阻体膜d21以及布线膜d22)的整个区 域进行被覆。因此，树脂膜d24的周边部，在俯视下与钝化膜d23的端部23A (元件形成面 d2A的周边部d85) -致。
[0771] 在树脂膜d24中，在俯视下分离的两个位置，各形成一个开口 d25。各开口 d25是 将树脂膜d24以及钝化膜d23在各自的厚度方向连续地贯通的贯通孔。因此，开口 d25不 仅形成于树脂膜d24还形成于钝化膜d23。从各开口 d25露出布线膜d22的一部分。在布 线膜d22中从各开口 d25露出的部分，成为外部连接用的焊盘区域d22A。
[0772] 两个开口 d25中的一个开口 d25,通过第1连接电极d3而被埋上，另一个开口 d25， 通过第2连接电极d4而被埋上。在此，第1连接电极d3以及第2连接电极d4,各自从元件 形成面d2A侧起依次具有：Ni层d33、Pd层d34以及Au层d35。因而，在第1连接电极d3 以及第2连接电极d4的每一个中，在Ni层d33与Au层d35之间夹设有Pd层d34。在第 1连接电极d3以及第2连接电极d4的每一个中，Ni层d33占各连接电极的大部分，Pd层 d34以及Au层d35,与Ni层d33相比形成得格外薄。Ni层d33,在芯片电阻器dl被安装于 安装基板d9中时（参照图85B以及图85C)，具有对各开口 d25的焊盘区域d22A中的布线 膜d22的A1、与前述的焊料dl3进行中继的作用。
[0773] 这样，在第1连接电极d3以及第2连接电极d4中，由于Ni层d33的表面被Au层 d35覆盖，因此能够防止Ni层d33氧化。另外，在第1连接电极d3以及第2连接电极d4中， 即使通过使Au层d35变薄而在Au层d35出现贯通孔（针孔），在Ni层d33与Au层d35之 间夹入的Pd层d34也会堵塞该贯通孔，因此能够防止Ni层d33从该贯通孔向外部露出而 氧化。
[0774] 然后，在第1连接电极d3以及第2连接电极d4的每一个中，Au层d35露出至最 表面，从树脂膜d24的开口 d25面向外部。第1连接电极d3,经由一个开口 d25,在该开口 d25中的焊盘区域d22A中与布线膜d22电连接。第2连接电极d4经由另一个开口 d25,而 在该开口 d25中的焊盘区域d22A与布线膜d22电连接。在第1连接电极d3以及第2连 接电极d4的每一个中，Ni层d33与焊盘区域d22A连接。这样，第1连接电极d3以及第2 连接电极d4的每一个与元件d5电连接。在此，布线膜d22形成与电阻体R的汇总（电阻 d56)、第1连接电极d3以及第2连接电极d4的每一个连接的布线。
[0775] 这样，形成了开口 d25的树脂膜d24以及钝化膜d23,在从开口 d25使第1连接电 极d3以及第2连接电极d4露出的状态下覆盖元件形成面d2A。因此，能够经由在树脂膜 d24的表面从开口 d25伸出的第1连接电极d3以及第2连接电极d4,实现在芯片电阻器dl 与安装基板d9之间的电连接（参照图85B以及图85C)。
[0776] 图94A?图94G是表示图93所示的芯片电阻器的制造方法的图解式剖视图。首 先，如图94A所示，准备成为基板d2的原料的基板d30。在该情况下，基板d30的表面d30A 是基板d2的元件形成面d2A，基板d30的背面d30B成为基板d2的背面d2B。
[0777] 然后，对基板d30的表面d30A进行热氧化，来在表面d30A形成由Si02等形成的绝 缘层d20,在绝缘层d20上形成元件d5 (电阻体R以及与电阻体R连接的布线膜d22)。具 体而言，通过溅射，首先，在绝缘层d20上在整个面形成TiN、TiON或者TiSiON的电阻体膜 d21，进而，在电阻体膜d21上层叠铝（A1)的布线膜d22,使之与电阻体膜d21相接。之后， 采用光刻工艺，通过例如RIE(Reactive Ion Etching:反应性离子蚀刻）等的干蚀刻将电 阻体膜d21以及布线膜d22选择性地去除来进行图案形成，如图87A所示，得到俯视下将电 阻体膜d21层叠而成的具有一定宽度的电阻体膜行d21A隔开固定间隔而在列方向上排列 而成的结构。这时，还能形成将电阻体膜行d21A以及布线膜d22部分地切断的区域，并且 在前述的修调对象区域X中形成熔断器F以及导体膜D (参照图86)。接着，通过例如湿式 蚀刻将在电阻体膜行d21A上层叠的布线膜d22选择性地去除。其结果，能得到在电阻体膜 行d21A上隔开固定间隔R而层叠了布线膜d22的结构的元件d5。此时，为了确认电阻体膜 d21以及布线膜d22是否已按目标尺寸形成，也可以对元件d5整体的电阻值进行测定。
[0778] 参照图94A，根据形成在一块基板d30上的芯片电阻器dl的数量，来在基板d30的 表面d30A上的多处形成元件d5。在基板d30中，若将形成了元件d5(前述的电阻d56)的 一个区域称作芯片部件区域Y，则在基板d30的表面d30A，形成（设定）分别具有电阻d56 的多个芯片部件区域Y (即，元件d5)。一个芯片部件区域Y，与俯视下的已完成的一个芯片 电阻器dl (参照图93) -致。并且，在基板d30的表面d30A，将相邻的芯片部件区域Y之 间的区域称作边界区域Z。边界区域Z呈带状，在俯视下按晶格状延伸。在通过边界区域 Z划分的一个格子中配置一个芯片部件区域Y。边界区域Z的宽度为1 μ m?60 μ m(例如 20 μ m)极其窄，能够在基板d30中确保较多的芯片部件区域Y，结果可进行芯片电阻器dl 的大量生产。
[0779] 接着，如图94A所示，通过CVD (Chemical Vapor Deposition :化学气相生长）法， 遍及基板d30的表面d30A的整个区域形成由SiN组成的绝缘膜d45。绝缘膜d45,对绝缘 层d20以及绝缘层d20上的元件d5 (电阻体膜d21、布线膜d22)全部进行覆盖，并与它们相 接。因此，绝缘膜d45,还覆盖前述的修调对象区域X(参照图86)中的布线膜d22。另外， 绝缘膜d45,由于是在基板d30的表面d30A遍及整个区域而形成的，因此在表面d30A，绝缘 膜d45延伸至修调对象区域X以外的区域而形成。这样，绝缘膜d45,成为对表面d30A (还 包括表面d30A上的元件d5)整个区域进行保护的保护膜。
[0780] 接着，如图94B所示，遍及基板d30的表面d30A的整个区域来形成抗蚀图案d41， 以覆盖绝缘膜d45。在抗蚀图案d41形成开口 d42。图95是在图94B的工序中为了形成槽 而被采用的抗蚀图案的一部分的示意俯视图。
[0781] 参照图95,抗蚀图案d41的开口 d42,在将多个芯片电阻器dl(换言之，前述的芯 片部件区域Y)配置成矩阵状（也叫晶格状）的情况下，与俯视中相邻的芯片电阻器dl的 轮廓之间的区域（在图95中是附加了阴影的部分，换言之，是边界区域Z) -致（对应）。 因此，开口 d42的整体形状，成为具有多个相互正交的直线部分d42A以及d42B的晶格状。
[0782] 在抗蚀图案d41中，在开口 d42中相互正交的直线部分d42A以及d42B，既保持相 互正交的状态（不弯曲）又相连接。因此，直线部分d42A以及d42B的交差部分d43,在俯视 下呈大约90°地伸出。参照图94B，通过将抗蚀图案d41作为掩模的等离子蚀刻，从而能够 选择性地去除绝缘膜d45、绝缘层d20以及基板d30的每一个。这样,在相邻的元件d5(芯 片部件区域Y)之间的边界区域Z，基板d30的材料便被去除。其结果，在俯视下与抗蚀图 案d41的开口 d42 -致的位置（边界区域Z)，贯通绝缘膜d45以及绝缘层d20来形成从基 板d30的表面d30A到达基板d30的厚度中途的规定深度的槽d44。槽d44通过相互对置的 1对侧壁d44A、与对该1对侧壁d44A的下端（基板d30的背面d30B侧的一端）之间进行 连结的底壁d44B而划分。以基板d30的表面d30A为基准的槽d44的深度为约100 μ m，槽 d44的宽度（对置的侧壁d44A的间隔）为大约20 μ m，遍及深度方向整个区域为固定。
[0783] 基板d30中的槽d44的整体形状，在俯视下呈与抗蚀图案d41的开口 d42(参照图 95) -致的晶格状。并且，在基板d30的表面d30A，槽d44中的矩形框体部分（边界区域Z) 包围形成了各元件d5的芯片部件区域Y的周围。在基板d30中形成了元件d5的部分，是 芯片电阻器dl的半成品d50。在基板d30的表面d30A，在被槽d44包围的每个芯片部件区 域Y设置一个半成品d50,这些半成品d50以矩阵状被排列配置。这样，通过形成槽d44,从 而将基板d30分离成基板d2,每个基板d2包含多个芯片部件区域Y。
[0784] 如图94B所示，在形成槽d44之后，将抗蚀图案d41去除，如图94C所示，通过采用 了掩模d65的蚀刻，从而将绝缘膜d45选择性地去除。关于掩模d65,在绝缘膜d45中俯视 中与各焊盘区域d22A(参照图93) -致的部分，形成开口 d66。这样，通过蚀刻，将绝缘膜 d45中与开口 d66 -致的部分去除，并在该部分形成开口 d25。由此，绝缘膜d45被形成为 使得在开口 d25中使各焊盘区域d22A露出。针对一个半成品d50,形成两个开口 d25。
[0785] 在各半成品d50中，在绝缘膜d45形成两个开口 d25之后，使电阻测定装置（未图 示）的探头d70与各开口 d25的焊盘区域d22A接触，来检测元件d5整体的电阻值。然后， 通过隔着绝缘膜d45将激光（未图示）照射至任意的熔断器F(参照图86)，从而由激光对 前述的修调对象区域X的布线膜d22进行修调，来将该熔断器F熔断。这样，通过对熔断 器F进行熔断（修调）使之成为需要的电阻值，从而如前所述，能够调整半成品d50(换言 之芯片电阻器dl)整体的电阻值。这时，由于绝缘膜d45成为将元件d5覆盖的覆膜，因此 能够防止在熔断时产生的碎片等附着在元件d5而产生短路。另外，因绝缘膜d45对熔断器 F (电阻体膜d21)进行覆盖，因此能够将激光的能量储蓄在熔断器F中来将熔断器F可靠地 烙断。
[0786] 之后，通过CVD法在绝缘膜d45上形成SiN，使绝缘膜d45变厚。这时，如图94D所 示,还在槽d44的内周面（前述的侧壁d44A的划分面44C、底壁d44B的上表面）的整个区 域，形成绝缘膜d45。最终的绝缘膜d45(图94D所示的状态），具有丨〇〇(XA?5000A (在 此为大约3000A )的厚度。这时，绝缘膜d45的一部分进入各开口 d25而将开口 d25堵塞。
[0787] 之后，从绝缘膜d45之上开始对基板d30喷射涂敷由聚酰亚胺形成的感光性树脂 的液体，如图94D所示形成感光性树脂的树脂膜d46。此时，隔着具有俯视中仅覆盖槽d44 的图案的掩模（未图示），对基板d30涂敷该液体，使得该液体不进入槽d44内。其结果，该 液状的感光性树脂仅形成在基板d30上，在基板d30上成为树脂膜d46。表面d30A上的树 脂膜d46的表面，沿着表面d30A变得平坦。
[0788] 另外，由于该液体未进入槽d44内，因此未在槽d44内形成树脂膜d46。另外，除了 对感光性树脂的液体进行喷射涂敷之外，还可以通过对该液体进行旋涂或者将由感光性树 脂形成的薄片粘贴在基板d30的表面d30A，从而来形成树脂膜d46。接着，对树脂膜d46实 施热处理（固化处理）。这样，树脂膜d46的厚度便进行热收缩，并且树脂膜d46硬化使得 膜质稳定。
[0789] 接着，如图94E所示，对树脂膜d46进行图案形成，将在表面d30A上的树脂膜d46 中俯视中与布线膜d22的各焊盘区域d22A(开口 d25) -致的部分选择性地除去。具体而 言，采用形成了俯视中与各焊盘区域d22A匹配（一致）的图案的开口 d61的掩模d62,以该 图案对树脂膜d46进行曝光来进行显影。这样，在各焊盘区域d22A的上方便将树脂膜d46 分离。接着，通过采用了未图示的掩模的RIE将各焊盘区域d22A上的绝缘膜d45去除，从 而各开口 d25打开而露出焊盘区域d22A。
[0790] 接着，通过无电解镀覆，将对Ni、Pd以及Au进行层叠而构成的Ni/Pd/Au层叠膜形 成于各开口 d25中的焊盘区域d22A上，从而如图94F所示，在焊盘区域d22A上形成第1连 接电极d3以及第2连接电极d4。图96是用于对第1连接电极以及第2连接电极的制造工 序进行说明的图。
[0791] 详细而言，参照图96,首先，将焊盘区域d22A的表面净化，来将该表面的有机物 (还包括碳的污垢等污点、油脂性的污垢污迹）去除（脱脂）（步骤S1)。接着，将该表面的 氧化膜去除（步骤S2)。接着，在该表面实施锌酸盐处理，将该表面中的（布线膜d22的） A1置换成Zn (步骤S3)。接着，将该表面上的Zn通过硝酸等剥离，在焊盘区域d22A中，露 出新的A1 (步骤S4)。
[0792] 接着，通过将焊盘区域d22A浸渍在镀覆液中，从而对焊盘区域d22A中的新的A1 的表面实施Ni镀覆。这样，镀覆液中的Ni便被化学还原而析出，且在该表面形成Ni层 d33(步骤S5)。接着，通过将Ni层d33浸渍在别的镀覆液中，从而对该Ni层d33的表面 实施Pd镀覆。这样，镀覆液中的Pd便被化学还原而析出，在该Ni层d33的表面形成Pd层 d34 (步骤 S6)。
[0793] 接着，通过将Pd层d34进一步浸渍在别的镀覆液中，从而对该Pd层d34的表面实 施Au镀覆。这样，镀覆液中的Au便被化学还原而析出，在该Pd层d34的表面形成Au层 d35(步骤S7)。从而，一旦形成第1连接电极d3以及第2连接电极d4,并使形成后的第1 连接电极d3以及第2连接电极d4干燥（步骤S8)，则第1连接电极d3以及第2连接电极 d4的制造工序完成。另外，在前后的步骤之间，适当地实施用水对半成品d50进行清洗的工 序。另外，锌酸盐处理可以实施多次。
[0794] 图94F中，示出在各半成品d50中形成了第1连接电极d3以及第2连接电极d4 之后的状态。按照以上这样，由于通过无电解镀覆形成第1连接电极d3以及第2连接电极 d4,因此与通过电解镀覆形成第1连接电极d3以及第2连接电极d4的情况相比，能够削减 与第1连接电极d3以及第2连接电极d4有关的形成工序的工序数（例如，电解镀覆中所需 要的光刻工序、抗蚀剂掩模的剥离工序等）来提高芯片电阻器dl的生产率。进而，在无电 解镀覆的情况下，由于不需要电解镀覆中所需要的抗蚀剂掩模，因此由于不会因抗蚀剂掩 模的位置偏离而导致与第1连接电极d3以及第2连接电极d4有关的形成位置产生偏离， 因此能够提高第1连接电极d3以及第2连接电极d4的形成位置精度来提高成品率。
[0795] 这样，在形成第1连接电极d3以及第2连接电极d4之后，进行第1连接电极d3以 及第2连接电极d4之间的通电检查，之后从背面d30B对基板d30进行磨削。具体而言，在 形成槽d44之后，如图94G所示那样，将由PET (聚对苯二甲酸乙二醇酯）形成的薄板状、且 具有粘接面d72的支承带d71，在其粘接面d72粘贴于各半成品d50中的第1连接电极d3 以及第2连接电极d4侧（S卩，表面d30A)。这样，各半成品d50便被支承带d71支承。在 此，作为支承带d71，可以采用例如多层胶带。
[0796] 在各半成品d50被支承带d71支承的状态下，从背面d30B侧对基板d30进行磨 肖IJ。通过磨削，若基板d30薄型化至槽d44的底壁d44B (参照图94F)的上表面，则由于对 相邻半成品d50进行连结的部分被除去，因此基板d30被以槽d44为边界进行分割，半成品 d50分离成个体而成为芯片电阻器dl的完成品。即，在槽d44(换言之，边界区域Z)中将基 板d30切断（分断），由此，切出各个芯片电阻器dl。另外，也可以通过将基板d30从背面 d30B侧蚀刻至槽d44的底壁d44B，从而来切出芯片电阻器dl。
[0797] 在已完成的各芯片电阻器dl中，形成槽d44的侧壁d44A的划分面44C的部分，成 为基板d2的侧面d2C?d2F中的某一个，背面d30B成为背面d2B。即，如前所述，通过蚀刻 形成槽d44的工序（参照图94B)，被包括在形成侧面d2C?d2F的工序中。另外，绝缘膜 d45成为钝化膜d23,分离的树脂膜d46成为树脂膜d24。
[0798] 按照以上所述，如果在形成槽d44之后从背面d30B侧对基板d30进行磨削，则能 够将形成在基板d30的多个芯片部件区域Y同时分割成各个芯片电阻器dl (芯片部件）（能 够一次得到多个芯片电阻器dl的单片）。从而，通过缩短多个芯片电阻器dl的制造时间， 从而能够实现芯片电阻器dl的生广率的提商。
[0799] 另外，也可以将所完成的芯片电阻器dl中的基板d2的背面d2B通过研磨或蚀刻 形成镜面后使背面d2B变得干净。以上针对第4参考例的实施方式进行了说明，但第4参 考例进一步还可以采用其他方式来实施。例如，作为第4参考例的芯片部件的一例，虽然在 前述的实施方式中公开了芯片电阻器dl，但第4参考例还能够应用于芯片电容器、芯片二 极管或芯片电感器之类的芯片部件。以下，针对芯片电容器以及芯片二极管，按顺序进行说 明。
[0800] 图97是第4参考例的其他实施方式涉及的芯片电容器的俯视图。图98是从图97 的切断面线XCVIII-XCVIII观看的剖视图。图99是将上述芯片电容器的一部分结构分离 示出的分解立体图。在以下描述的芯片电容器dlOl中，对与前述的芯片电阻器dl中已说 明的部分对应的部分，附加相同的参照符号，针对该部分省略详细说明。在芯片电容器dlOl 中，关于附加与芯片电阻器dl中说明的部分相同参照符号的部分，只要没有特别提及，则 具有与芯片电阻器dl中说明的部分相同的结构，能够实现与芯片电阻器dl中说明的部分 (尤其是关于与第1连接电极d3以及第2连接电极d4相关的部分）相同的作用效果。
[0801] 参照图97,芯片电容器dlOl与芯片电阻器dl同样地具备：基板d2、被配置在基板 d2上（基板d2的元件形成面d2A侧）的第1连接电极d3、和被配置在该基板d2上的第2 连接电极d4。基板d2在本实施方式中，在俯视下具有矩形形状。在基板d2的长度方向两 端部分别配置第1连接电极d3以及第2连接电极d4。第1连接电极d3以及第2连接电极 d4,在本实施方式中，具有在基板d2的短边方向延伸的大致矩形的平面形状。在芯片电容 器dlOl中，与芯片电阻器dl同样地，第1连接电极d3以及第2连接电极d4,在基板d2的 元件形成面d2A与周边部d85隔开间隔地被配置。因此，在将芯片电容器dlOl安装于安装 基板d9而成的电路组件dl00(参照图85B?图85E)中，与芯片电阻器dl的情况同样地， 能以较小的安装面积在安装基板d9上安装芯片电容器dlOl。即，芯片电容器dlOl能以较 小的安装面积安装在安装基板d9上。
[0802] 在基板d2的元件形成面d2A，在第1连接电极d3以及第2连接电极d4之间的电 容器配置区域dl05内，形成多个电容器要素 C1?C9。多个电容器要素 C1?C9,是构成前 述的元件d5 (在此为电容器元件）的多个元件要素，被连接在第1连接电极d3以及第2连 接电极d4之间。详细而言，多个电容器要素 C1?C9,被电连接成能经由多个熔断器单元 dl07 (相当于前述的熔断器F)分别与第2连接电极d4断开。
[0803] 如图98以及图99所示,在基板d2的元件形成面d2A形成绝缘层d20,在绝缘层 d20的表面形成下部电极膜dill。下部电极膜dill遍及电容器配置区域dl05的大致整个 区域。进而，下部电极膜dill延伸形成至第1连接电极d3的正下方的区域为止。更具体 而言，下部电极膜dill，具有：在电容器配置区域dl05中作为电容器要素 C1?C9的共同 的下部电极发挥功能的电容器电极区域dlllA ;和被配置在第1连接电极d3的正下方的外 部电极引出用的焊盘区域dlllB。电容器电极区域dlllA位于电容器配置区域dl05,焊盘 区域dll 1B位于第1连接电极d3的正下方来与第1连接电极d3接触。
[0804] 在电容器配置区域dl05中形成电容膜（电介质膜）dl 12以将下部电极膜dill (电 容器电极区域dlllA)覆盖并相接。电容膜dll2遍及电容器电极区域dlllA(电容器配置 区域dl05)的整个区域而形成。电容膜dll2,在本实施方式中，进一步将电容器配置区域 dl05外的绝缘层d20覆盖。
[0805] 在电容膜dll2上，形成上部电极膜dll3。在图97中，为了清晰化，将上部电极 膜dll3着色示出。上部电极膜dll3具有：位于电容器配置区域dl05的电容器电极区域 dll3A ;位于第2连接电极d4的正下方来与第2连接电极d4接触的焊盘区域dll3B ;和被 配置在电容器电极区域dll3A与焊盘区域dll3B之间的熔断器区域dll3C。
[0806] 在电容器电极区域dll3A中，上部电极膜dll3被分割（分离）成多个电极膜部分 (上部电极膜部分）dl31?dl39。在本实施方式中，各电极膜部分dl31?dl39均形成为 矩形形状，从熔断器区域dll3C向第1连接电极d3延伸成带状。多个电极膜部分dl31? dl39以多个种类的对置面积夹着电容膜dll2(与电容膜dll2相接）而与下部电极膜dill 对置。更具体而言，电极膜部分dl31?dl39的与下部电极膜dill对置的对置面积，也可以 规定成1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。S卩，多个电极膜部分dl31?dl39包 括：对置面积不同的多个电极膜部分，更详细而言，包括具有被设定成公比呈2的等比数列 的对置面积的多个电极膜部分dl31?dl38(或者dl31?dl37，dl39)。从而，通过各电极 膜部分dl31?dl39和以夹着电容膜dll2而对置的下部电极膜dill所分别构成的多个电 容器要素 C1?C9,包括彼此具有不同的电容值的多个电容器要素。在电极膜部分dl31? dl39的对置面积的比如前所述那样的情况下，电容器要素 C1?C9的电容值的比，与该对 置面积的比相等，成为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。S卩，多个电容器要 素 C1?C9,包括电容值被设定成使公比呈2的等比数列的多个电容器要素 C1?C8(或者 C1 ?C7, C9)。
[0807] 在本实施方式中，电极膜部分dl31?dl35形成宽度相等、长度比设定为 1 : 2 : 4 : 8 : 16的带状。另外，电极膜部分(1135，(1136，(1137，(1138，(1139形成长度相 等、且宽度比设定成1 : 2 : 4 : 8 : 8的带状。电极膜部分dl35?dl39被形成为跨越 从电容器配置区域dl05的第2连接电极d4侧的边缘至第1连接电极d3侧的边缘为止的 范围而延伸，电极膜部分dl31?dl34比电极膜部分dl35?dl39形成得更短。
[0808] 焊盘区域dll3B被形成为与第2连接电极d4相等的相似形，具有大致矩形的平面 形状。如图98所示，焊盘区域dll3B中的上部电极膜dll3,与第2连接电极d4相接。熔断 器区域dl 13C，在基板d2上沿着焊盘区域dl 13B的一个长边（相对于基板d2的周边位于内 方侧的长边）而配置。熔断器区域dll3C包括沿着焊盘区域dll3B的上述一条长边而排列 的多个熔断器单元dl07。
[0809] 熔断器单元dl07采用与上部电极膜dll3的焊盘区域dll3B相同的材料一体式地 形成。多个电极膜部分dl31?dl39,与一个或者多个熔断器单元dl07 -体式地形成，并 经由这些熔断器单元dl07与焊盘区域dll3B连接，经由该焊盘区域dll3B与第2连接电 极d4电连接。如图97所示，面积比较小的电极膜部分dl31?dl36,通过一个熔断器单元 dl〇7而与焊盘区域dll3B连接，面积比较大的电极膜部分dl37?dl39,经由多个熔断器单 元dl07而与焊盘区域dll3B连接。不需要使用所有的熔断器单元dl07,在本实施方式中， 一部分熔断器单元dl07是未使用的。
[0810] 熔断器单元dl07包括：用于与焊盘区域dll3B连接的第1宽幅部dl07A ;用于与 电极膜部分dl31?dl39连接的第2宽幅部dl07B ;以及对第1以及第2宽幅部dl07A，7B 之间进行连接的窄幅部dl07C。窄幅部dl07C被构成为能够通过激光而切断（熔断）。由 此，能够将电极膜部分dl31?dl39中无用的电极膜部分，通过熔断器单元dl07的切断而 从第1以及第2连接电极d3, d4电断开。
[0811] 虽然图97以及图99中省略了图示，但如图98所表示，包括上部电极膜dll3的表 面在内的芯片电容器dlOl的表面，被前述的钝化膜d23覆盖。钝化膜d23例如由氮化膜组 成，被形成为不仅延伸至芯片电容器dlOl的上表面，还延伸至基板d2的侧面d2C?d2F为 止来将侧面d2C?d2F的整个区域覆盖。进而，在钝化膜d23上形成前述的树脂膜d24。树 脂膜d24对元件形成面d2A进行覆盖。
[0812] 钝化膜d23以及树脂膜d24是对芯片电容器dlOl的表面进行保护的保护膜。在 钝化膜d23以及树脂膜d24中，在与第1连接电极d3以及第2连接电极d4对应的区域分 别形成前述的开口 d25。开口 d25贯通钝化膜d23以及树脂膜d24,以使得下部电极膜dill 的焊盘区域dlllB的一部分区域、上部电极膜dll3的焊盘区域dll3B的一部分区域露出。 进而，在本实施方式中，与第1连接电极d3对应的开口 d25,还贯通电容膜dll2。
[0813] 在开口 d25分别埋入第1连接电极d3以及第2连接电极d4。由此，第1连接电 极d3与下部电极膜dill的焊盘区域dlllB接合，第2连接电极d4与上部电极膜dl 13的 焊盘区域dll3B接合。第1以及第2外部电极d3, d4被形成为从树脂膜d24的表面突出。 由此，能够在安装基板上以倒装芯片方式接合芯片电容器dlOl。
[0814] 图100是表示上述芯片电容器的内部电气结构的电路图。在第1连接电极d3与 第2连接电极d4之间并联连接多个电容器要素 C1?C9。在各电容器要素 C1?C9与第2 连接电极d4之间，串联安装由一个或者多个熔断器单元dl07分别构成的熔断器F1?F9。
[0815] 在熔断器F1?F9全部被连接时，芯片电容器dlOl的电容值与电容器要素 C1? C9的电容值总和相等。若将从多个熔断器F1?F9中选择出的一个或者两个以上的熔断器 切断，则与该被切断的熔断器对应的电容器要素被断开，芯片电容器dlOl的电容值减少该 被断开的电容器要素的电容值的量。
[0816] 因而，如果对焊盘区域dlllB，dll3B之间的电容值（电容器要素 C1?C9的总电 容值）进行测定，之后根据所希望的电容值，将从熔断器F1?F9中适当地选择出的一个或 者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合（激光修调）。尤其 是，如果电容器要素 C1?C8的电容值被设定成公比2的等比数列，则能够以与作为最小电 容值（该等比数列的第一项的值）的电容器要素 C1的电容值对应的精度进行向目标电容 值的契合的微调整。
[0817] 例如，电容器要素 C1?C9的电容值也可以被规定成如下。
[0818] C1 = 0. 03125pF C2 = 0. 0625pF C3 = 0. 125pF C4 = 0. 25pF C5 = 0. 5pF C6 = lpF C7 = 2pF C8 = 4pF C9 = 4pF
[0819] 在该情况下，能够以0. 03125pF的最小契合精度对芯片电容器dlOl的容量进行微 调整。另外，通过从熔断器F1?F9中适当地选择应切断的熔断器，从而能够提供10pF? 18pF之间的任意电容值的芯片电容器dlOl。
[0820] 如以上所述，根据本实施方式，在第1连接电极d3以及第2连接电极d4之间，设 置可通过熔断器F1?F9断开的多个电容器要素 C1?C9。电容器要素 C1?C9包括不同 电容值的多个电容器要素、更具体而言是电容值被设定成呈等比数列方式的多个电容器要 素。由此，通过从熔断器F1?F9中选择一个或多个熔断器来通过激光进行熔断，从而不必 变更设计便能够对应多个种类的电容值，从而能够以共同的设计实现能够准确契合到所希 望的电容值的芯片电容器dlOl。
[0821] 以下，针对芯片电容器dlOl的各部的详细情况加以说明。参照图97,基板d2,也可 以在例如俯视中具有0. 3mmX0. 15mm、0. 4mmX0. 2mm等的矩形形状（优选为0. 4mmX0. 2mm 以下的大小）。电容器配置区域dl05,大致成为具有与基板d2的短边的长度相当的一边的 正方形区域。基板d2的厚度也可以是150 μ m左右。参照图98,基板d2也可以是例如，通 过从背面侧（未形成电容器要素 Cl?C9的表面）的磨削或者研磨而被薄型化的基板。作 为基板d2的材料，既可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可 以采用树脂膜。
[0822] 绝缘层d20可以是氧化硅膜等的氧化膜。其膜厚可以是50()A?·200〇Α的程度。 下部电极膜dill优选为导电性膜，尤其优选金属膜，也可以是例如铝膜。由铝膜构成的下 部电极膜dill，能够通过溅射法而形成。上部电极膜dll3也同样地，优选导电性膜，尤其 优选由金属膜构成，也可以是铝膜。由铝膜构成的上部电极膜dll3,能够通过溅射法形成。 用于将上部电极膜dll3的电容器电极区域dll3A分割成电极膜部分dl31?dl39,进而将 熔断器区域dll3C整形为多个熔断器单元dl07的图案形成，能够通过光刻以及蚀刻工艺来 进行。
[0823] 电容膜dll2例如能够由氮化硅膜构成，其膜厚可以设为500A?2000A (例如 1000A)。电容膜dll2可以是通过等离子CVD(化学气相生长）形成的氮化硅膜。钝化膜 d23可以例如由氮化硅膜构成，通过例如等离子CVD法形成。其膜厚也可以设置为8000A 左右。树脂膜d24如前所述，能够由聚酰亚胺膜及其他树脂膜构成。
[0824] 第1以及第2连接电极d3, d4可以例如由将与下部电极膜dill或者上部电极膜 dll3相接的镍层；在该镍层上层叠的钯层；和在该钯层上层叠的金层层叠而成的层叠构造 膜组成，例如，通过镀覆法（更具体而言，无电解镀覆法）形成。镍层有利于对下部电极膜 dill或者上部电极膜dll3的紧贴性的提高，钯层作为对上部电极膜或者下部电极膜的材 料与第1以及第2连接电极d3, d4的最上层的金之间的相互扩散进行抑制的扩散防止层发 挥功能。
[0825] 这样的芯片电容器dlOl的制造工序，与在形成元件d5之后的芯片电阻器dl的制 造工序相同。在芯片电容器dlOl中形成元件d5 (电容器元件）的情况下，首先，在前述的基 板d30(基板d2)的表面，通过热氧化法以及/或者CVD法形成由氧化膜（例如氧化硅膜） 构成的绝缘层d20。接着，通过例如溅射法，在绝缘层d20的整个表面形成由铝膜构成的下 部电极膜dill。下部电极膜dill的膜厚可以被设置为8000A左右。接着，在该下部电极 膜的表面，通过光刻形成与下部电极膜dill的最终形状对应的抗蚀图案。通过将该抗蚀图 案作为掩模，来蚀刻下部电极膜，从而能得到图97等所示的图案的下部电极膜dill。下部 电极膜dill的蚀刻可以通过例如反应性离子蚀刻来进行。
[0826] 接着，通过例如等离子CVD法将由氮化硅膜等构成的电容膜dll2形成于下部电极 膜dill上。在未形成下部电极膜dill的区域，在绝缘层d20的表面形成电容膜dll2。接 着，在该电容膜dll2上形成上部电极膜dll3。上部电极膜dll3例如由铝膜构成，能够通过 溅射法形成。该膜厚可以被设置为8000A左右。接着，在上部电极膜dll3的表面通过光 刻形成与上部电极膜dll3的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模的蚀 亥IJ，从而上部电极膜dll3被图案形成为最终形状（参照图97等）。由此，上部电极膜dll3 被整形为在电容器电极区域dll3A具有被分割成多个电极膜部分dl31?dl39的部分，在 熔断器区域dl 13C具有多个熔断器单元dl07,且具有与这些熔断器单元dl07连接的焊盘区 域dll3B的图案。用于上部电极膜dll3的图案形成的蚀刻，既可以通过采用了磷酸等的蚀 刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。
[0827] 通过以上过程，形成芯片电容器dlOl中的元件d5 (电容器要素 C1?C9、熔断器单 元dl07)。在形成元件d5之后，通过等离子CVD法形成绝缘膜d45,使之将元件d5 (未形成上 部电极膜dll3、上部电极膜dll3的区域中的电容膜dll2)全部覆盖（参照图94A)。之后， 在形成槽d44之后（参照图94B)，形成开口 d25(参照图94C)。然后，对从开口 d25露出的 上部电极膜dll3的焊盘区域dll3B与下部电极膜dill的焊盘区域dlllB抵接探头d70,来 测定多个电容器要素 C1?C9的总电容值（参照图94C)。基于该测定出的总电容值，根据 作为目的的芯片电容器dlOl的电容值，来选择应断开的电容器要素、即应切断的熔断器。
[0828] 从该状态起进行用于对熔断器单元dl07进行熔断的激光修调。即，对构成根据上 述总电容值的测定结果而选择出的熔断器的熔断器单元dl07照射激光，将该熔断器单元 dl07的窄幅部dl07C(参照图97)熔断。这样，对应的电容器要素便从焊盘区域dll3B被断 开。在对熔断器单元dl07照射激光时，在作为覆膜的绝缘膜d45的作用下，激光能量蓄积 在熔断器单元dl07的附近，由此，熔断器单元dl07便熔断。从而，能够将芯片电容器dlOl 的电容值可靠地设置为目的电容值。
[0829] 接着，通过例如等离子CVD法在覆膜（绝缘膜d45)上沉积氮化硅膜，形成钝化膜 d23。前述的覆膜，在最终形态下，与钝化膜d23 -体化，构成该钝化膜d23的一部分。在熔 断器切断后形成的钝化膜d23,进入在熔断器熔断时同时被破坏的覆膜的开口内，覆盖熔断 器单元dl07的切面并进行保护。因此，钝化膜d23防止在熔断器单元dl07的切断处进入 异物或者水分渗入。这样，能够制造可靠性高的芯片电容器dlOl。钝化膜d23整体上形成 具有例如8000A左右的膜厚。
[0830] 接着，形成前述的树脂膜d46 (参照图94D)。之后，被树脂膜d46、钝化膜d23堵塞 的开口 d25被打开（图参照94E)，在开口 d25内通过例如无电解镀覆法使第1连接电极d3 以及第2连接电极d4生长（参照图94F)。之后，与芯片电阻器dl的情况同样地，若从背面 d30B对基板d30进行磨削（参照图94G)，则能够切出芯片电容器dlOl的单片。
[0831] 在利用了光刻工序的上部电极膜dll3的图案形成中，能够精度良好地形成微小 面积的电极膜部分dl31?dl39,进而能够形成微细图案的熔断器单元dl07。然后，在上部 电极膜dll3的图案形成之后，经过总电容值的测定，来决定应切断的熔断器。通过将该被 决定的熔断器切断，从而能够得到被准确地契合所希望的电容值的芯片电容器dlOl。
[0832] 接着，针对芯片二极管进行说明。图101是第4参考例的进一步其他实施方式涉 及的芯片二极管的俯视图。图102是从图101的切断面线CII-CII观看的剖视图。图103 是从图101的切断面线CIII-CIII观看的剖视图。在以下描述的芯片二极管dl51中，对于 与在前述的芯片电阻器dl、芯片电容器dlOl中说明的部分对应的部分，附加相同的参照符 号，并针对该部分省略详细说明。在芯片二极管dl51中，关于附加了与芯片电阻器dl、芯片 电容器dlOl中已说明的部分相同的参照符号的部分，只要没有特别提及，则具有与在芯片 电阻器dl、芯片电容器dlOl中已说明的部分相同的结构，能够实现与在芯片电阻器dl、芯 片电容器dlOl中已说明的部分（尤其关于与第1连接电极d3以及第2连接电极d4相关 的部分）相同的作用效果。
[0833] 参照图101，芯片二极管dl51与芯片电阻器dl、芯片电容器dlOl同样地具备基板 d2。基板d2是p+型的半导体基板（例如硅基板）。基板d2在俯视下形成为矩形。进而， 芯片二极管dl51还具备：在基板d2上形成的阴极电极dl53、阳极电极dl54以及多个二极 管单元Dil?Di4。阴极电极dl53以及阳极电极dl54,将这些多个二极管单元Dil?Di4 并联连接。二极管单元Dil?Di4,是构成元件d5(在此为二极管元件）的多个二极管要 素。
[0834] 在基板d2的两端部，配置用于与阴极电极dl53之间的连接的阴极焊盘dl55 ;和 用于与阳极电极dl54之间的连接的阳极焊盘d 156。在这些焊盘dl55，dl56之间，设置二极 管单元区域dl57。在阴极焊盘dl55上，形成前述的第1连接电极d3,在阳极焊盘dl56上 形成前述的第2连接电极d4。前述的元件d5(二极管单元Dil?Di4的汇总），经由阴极 电极dl53以及阳极电极dl54而被连接在第1连接电极d3以及第2连接电极d4之间。
[0835] 二极管单元区域dl57,在本实施方式中形成为矩形。在二极管单元区域dl57内配 置多个二极管单元Dil?Di4。多个二极管Dil?Di4在本实施方式中设置了 4个，沿着基 板d2的长度方向以及短边方向，以矩阵状等间隔地进行二维排列。图104是在芯片二极管 中将阴极电极以及阳极电极进而在其之上形成的结构去掉，示出基板的元件形成面的结构 的俯视图。参照图104,在二极管单元Dil?Di4的各区域内，分别在p+型的基板d2的表 层区域形成n+型区域dl60。n+型区域dl60按每个二极管单元被分离。这样，二极管单元 Dil?Di4便分别具有按每个二极管单元分离的pn结区域dl61。
[0836] 多个二极管单元Dil?Di4,在本实施方式中形成相等的大小以及相等的形状， 具体而言，形成为矩形形状，在各二极管单元的矩形区域内，形成多角形形状的n+型区域 dl60。在本实施方式中，n+型区域dl60形成正八角形，具有：分别沿着形成二极管单元 Dil?Di4的矩形区域的4边的四条边；和分别与二极管单元Dil?Di4的矩形区域的四 个角部对置的另外四条边。在基板d2的表层区域，进一步在从n+型区域dl60隔开规定的 间隔而分离的状态下形成P+型区域dl62。p+型区域dl62,在二极管单元区域dl57内，形 成回避了配置阴极电极dl53的区域的图案（参照图102)。
[0837] 如图102以及图103所示，在基板d2的表面形成前述的绝缘层d20(图101中省 略图示）。在绝缘层d20形成：使二极管单元Dil?Di4的各个n+型区域dl60的表面露出 的接触孔dl66 ;和使p+型区域dl62露出的接触孔dl67。在绝缘层d20的表面，形成阴极电 极dl53以及阳极电极dl54。阴极电极dl53,从绝缘层d20的表面进入接触孔dl66内，在 该接触孔dl66内与二极管单元Dil?Di4的各n+型区域dl60欧姆接触。阳极电极dl54， 从绝缘层d20的表面向接触孔dl67的内方延伸，在接触孔dl67内与p+型区域dl62欧姆 接触。阴极电极dl53以及阳极电极dl54,在本实施方式中，由采用相同的材料形成的电极 膜组成。
[0838] 作为该电极膜，可以应用将Ti膜作为下层，将A1膜作为上层的Ti/Al层叠膜、 AlCu膜。此外，还可以采用AlSi膜作为电极膜。若采用AlSi膜，则不必在基板d2的表面 设置P+型区域dl62,便能够使阳极电极dl54与基板d2欧姆接触。因此，能够省去用于形 成P+型区域dl62的工序。
[0839] 阴极电极dl53以及阳极电极dl54之间，通过切口（slit)dl68而被分离。参照图 101，在本实施方式中，切口 dl68,形成与n+型区域dl60的平面形状匹配的框形状（即正 八角形框状），以与二极管单元Dil?Di4的n+型区域dl60进行镶边。相应地，阴极电极 dl53,在各二极管单元Di 1?Di4的区域具有与n+型区域dl60的形状匹配的平面形状（即 正八角形形状）的单元接合部dl53a，该单元接合部dl53a之间通过直线状的架桥部dl53b 而连接，进而，通过直线状的其他的架桥部dl53c而与在阴极焊盘dl55的正下方形成的大 的矩形形状的外部连接部dl53d连接。另一方面，阳极电极dl54,以隔开与大致一定宽度的 切口 dl68对应的间隔来包围阴极电极dl53的方式形成于绝缘层d20的表面，且向阳极焊 盘dl56的正下方的矩形区域延伸地一体式形成。
[0840] 参照图102,阴极电极dl53以及阳极电极dl54被前述的钝化膜d23(图101中省 略图示）覆盖，进而在钝化膜d23上形成聚酰亚胺等的树脂膜d24。按照贯通钝化膜d23 以及树脂膜d24的方式，形成使阴极焊盘dl55露出的开口 d25 ;和使阳极焊盘dl56露出的 开口 d25。进而，在使阴极焊盘dl55露出的开口 d25,埋入前述的第1连接电极d3,在使阳 极焊盘dl56露出的开口 d25,埋入前述的第2连接电极d4。第1连接电极d3以及第2连 接电极d4,从树脂膜d24的表面突出。在芯片二极管dl51中，与芯片电阻器dl、芯片电容 器dlOl同样地，第1连接电极d3以及第2连接电极d4在基板d2的元件形成面d2A与周 边部d85隔开间隔地被配置。因此，在芯片二极管dl51被安装于安装基板d9的电路组件 dlOO(图85B?图85E)中，与芯片电阻器dl、芯片电容器dlOl的情况同样地，能以较小的 安装面积在安装基板d9上安装芯片二极管dl51。即，芯片二极管dl51，能以较小的安装面 积安装在安装基板d9上。
[0841] 在各二极管单元Dil?Di4中，在p型的基板d2与n+型区域dl60之间形成pn 结区域dl61，因此，分别形成pn结二极管。并且，多个二极管单元Dil?Di4的n+型区域 dl60与阴极电极dl53共同连接，二极管单元Dil?Di4的共同的p型区域即p+型的基板 d2经由p+型区域dl62与阳极电极dl54共同连接。由此，在基板d2上形成的多个二极管 单元Dil?Di4,全部并联连接。
[0842] 由二极管单元Dil?Di4分别构成的pn结二极管，通过将阴极侧通过阴极电极 dl53共同连接，阳极侧通过阳极电极dl54共同连接，从而全部并联连接，由此，整体作为一 个二极管发挥功能。根据本实施方式的结构，芯片二极管dl51具有多个二极管单元Dil? Di4,各二极管单元Dil?Di4具有pn结区域dl61。pn结区域dl61，按每个二极管单元 Dil?Di4而分离。因此，芯片二极管dl51的pn结区域dl61的周围长度、即基板d2中的 n+型区域dl60的总计周围长度（总延长）变长。由此，能够避免电场在pn结区域dl61的 附近集中，能够实现电场的分散，因此能够实现ESD(electrostatic discharge,静电释放） 耐量的提高。即，即使在形成小型的芯片二极管dl51的情况下，由于也能够使pn结区域 dl61的总周围长度变大，因此能够兼顾芯片二极管dl51的小型化和ESD耐量的确保。
[0843] 以下对芯片二极管dl51的制造工序进行概述。首先，在p+型基板d2的表面形成 热氧化膜等的绝缘层d20,在其之上形成抗蚀剂掩模。通过经由该抗蚀剂掩模进行的η型杂 质（例如磷）的离子注入或者扩散，从而形成η+型区域dl60。进而，形成具有与ρ+型区域 dl62匹配的开口的其他抗蚀剂掩模，通过经由该抗蚀剂掩模进行的p型杂质（例如砷）的 离子注入或者扩散，从而形成P+型区域dl62。在将抗蚀剂掩模剥离，并根据需要将绝缘层 d20厚膜化（例如通过CVD厚膜化）之后，在绝缘层d20上形成具有与接触孔dl66, dl67匹 配的开口的进一步其他抗蚀剂掩模。通过经由该抗蚀剂掩模的蚀刻，从而在绝缘层d20形 成接触孔dl66, dl67。
[0844] 接着，通过例如溅射在绝缘层d20上形成构成阴极电极dl53以及阳极电极dl54 的电极膜。并且，在该电极膜上，形成具有与切口 dl68对应的开口图案的抗蚀剂膜，通过经 由该抗蚀剂膜的蚀刻，从而在电极膜形成切口 dl68。由此，上述电极膜被分离成阴极电极 dl53以及阳极电极dl54。
[0845] 接着，在将抗蚀剂膜剥离之后，通过例如CVD法形成氮化膜等的钝化膜d23,进而 通过涂敷聚酰亚胺等从而形成树脂膜d24。然后，通过对这些钝化膜d23以及树脂膜d24， 实施利用了光刻的蚀刻，从而形成1对开口 d25。之后，在一个开口 d25形成第1连接电极 d3,在另一个开口 d25形成第2连接电极d4。这样，便能够得到前述的结构的芯片二极管 dl51。
[0846] 另外，虽然示出了在芯片二极管dl51中，将4个二极管单元Di形成于基板d2上的 例子，但也可以在基板d2上形成2个或者3个二极管单元Di，还可以形成4个以上的二极 管单元Di。另外，在该芯片二极管dl51中，在基板d2上设置前述的多个熔断器F(架桥部 dl53b，dl53c被用作熔断器F)，各二极管单元Di，也可以以可经由熔断器F断开的方式与第 1连接电极d3以及第2连接电极d4连接。在该情况下，在芯片二极管dl51中，通过选择一 个或者多个熔断器F来进行切断，从而由于能够将多个二极管单元Dil?Di4的组合图案 设置为任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片二极管dl51。
[0847] 以上，针对第4参考例的芯片部件（芯片电阻器dl、芯片电容器dlOl、芯片二极 管dl51)进行了说明，但第4参考例还可以采用其他方式来实施。例如，在前述的实施方式 中，在芯片电阻器dl的情况下，例示了具有多个电阻电路，该多个电阻电路具有公比呈r(0 < r、r尹1) = 2的等比数列的电阻值，但该等比数列的公比也可以是2以外的数。另外， 在芯片电容器dlOl的情况下，虽然例示了具有多个电容器要素，且电容器要素具有公比呈 r(0 < r、r尹1) = 2的等比数列的电容值，但该等比数列的公比也可以是2以外的数。
[0848] 另外，芯片电阻器dl、芯片电容器dlOl中，虽然在基板d2的表面形成了绝缘层 d20,但如果基板d2是绝缘性的基板，则还可以省去绝缘层d20。另外，在芯片电容器dlOl 中，虽然示出了仅上部电极膜dll3被分割成多个电极膜部分的结构，但也可以是仅下部电 极膜dill被分割成多个电极膜部分，或者上部电极膜dll3以及下部电极膜dill双方均被 分割成多个电极膜部分。进而，在前述的实施方式中，虽然示出了上部电极膜或者下部电极 膜与熔断器单元被一体化的例子，但也可以采用与上部电极膜或者下部电极膜不同的另外 的导体膜形成熔断器单元。另外，虽然在前述的芯片电容器dlOl中，形成了具有上部电极 膜dl 13以及下部电极膜dill的1层电容器结构，但也可以在上部电极膜dl 13上隔着电容 膜层叠别的电极膜，来层叠多个电容器结构。
[0849] 在芯片电容器dlOl中，也可以采用导电性基板作为基板d2,采用该导电性基板作 为下部电极，形成电容膜dll2,使之与导电性基板的表面相接。这种情况下，也可以从导电 性基板的背面引出一个外部电极。另外，在将第4参考例应用于芯片电感器的情况下，在该 芯片电感器中，形成在前述的基板d2上的元件d5,包括含有多个电感器要素（元件要素） 的电感器元件，且被连接在第1连接电极d3以及第2连接电极d4之间。元件d5被设置在 前述的多层基板的多层布线中，由布线膜d22形成。另外，在芯片电感器中，在基板d2上设 置前述的多个熔断器F，各电感器要素以可经由熔断器F断开的方式与第1连接电极d3以 及第2连接电极d4连接。
[0850] 这种情况下，在芯片电感器中，通过选择一个或者多个熔断器F来进行切断，从而 能够将多个电感器要素的组合图案设置为任意的图案，因此能够以共同的设计实现电气特 性各种各样的芯片电感器。另外，在该芯片电感器中，与芯片电阻器dl、芯片电容器dlOl、 芯片二极管dl51同样地，将第1连接电极d3以及第2连接电极d4在基板d2的元件形成 面d2A与周边部d85隔开间隔地配置。因此，即使是将芯片电感器安装于安装基板d9的电 路组件dlOO (图85B?图85E)，也能以较小的安装面积在安装基板d9上安装芯片电感器。 艮P，芯片电感器能以较小的安装面积安装在安装基板d9上。
[0851] 另外，在前述的第1连接电极d3以及第2连接电极d4中，还能够省略在Ni层d33 与Au层d35之间设置的Pd层d34。由于Ni层d33与Au层d35之间的粘接性良好，因此若 在Au层d35未出现前述的针孔，则也可以省略Pd层d34。图105是表示采用第4参考例的 芯片部件的电子器械的一例即智能手机的外观的立体图。智能手机d201，由在扁平的长方 体形状的框体d202的内部收纳电子部件而构成。框体d202在表侧以及背侧具有长方形状 的一对主面，其一对主面通过四个侧面相结合。在框体d202的一个主面，露出由液晶面板、 有机EL面板等构成的显示面板d203的显示面。显示面板d203的显示面构成触摸面板，提 供对使用者的输入界面。
[0852] 显示面板d203形成为占框体d202的一个主面的大部分的长方形形状。沿着显示 面板d203的一个短边配置操作按钮d204。在本实施方式中，多个（三个）操作按钮d204 沿着显示面板d203的短边排列。使用者能够通过对操作按钮d204以及触摸面板进行操作， 从而进行对智能手机d201的操作，调出必要的功能来使之执行。
[0853] 在显示面板d203的另一个短边的附近配置扬声器d205。扬声器d205提供用于电 话功能的接听筒，并且还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操 作按钮d204的附近，在框体d202的一个侧面配置麦克风d206。麦克风d206除了提供用于 电话功能的话筒之外，还能够被用作录音用的麦克风。
[0854] 图106是表示在框体d202的内部收纳的电路组件dlOO的结构的图解俯视图。电 路组件dlOO包括：前述的安装基板d9 (也可以是前述的多层基板）、和在安装基板d9的安 装面d9A安装的电路部件。多个电路部件包括：多个集成电路元件（IC)d212-d220、和多个 芯片部件。多个1C包括：传送处理ICd212、OneSeg电视接收ICd213、GPS接收ICd214、FM 调谐器ICd215、电源ICd216、闪存d217、微型计算机d218、电源ICd219以及基带ICd220。 多个芯片部件（相当于第4参考例的芯片部件），包括：芯片电感器(1221，(1225，(1235、芯片 电阻器d222, d224, d233、芯片电容器d227, d230, d234、以及芯片二极管d228, d231。
[0855] 传送处理ICd212内置用于生成对显示面板d203的显示控制信号，且接收来自显 不面板d203的表面的触摸面板的输入信号的电子电路。为了与显不面板d203之间的连 接，在传送处理ICd212上连接柔性布线209。OneSeg电视接收ICd213,内置构成用于接收 OneSeg播放（将便携式设备作为接收对象的地面数字电视播放）的电波的接收机的电子 电路。在OneSeg电视接收ICd213的附近，配置多个芯片电感器d221、和多个芯片电阻器 d222。OneSeg电视接收ICd213、芯片电感器d221以及芯片电阻器d222,构成OneSeg播放 接收电路d223。芯片电感器d221以及芯片电阻器d222,分别具有被准确契合的电感以及 电阻，对OneSeg播放接收电路d223赋予高精度的电路常数。
[0856] GPS接收ICd214内置接收来自GPS卫星的电波并输出智能手机d201的位置信息 的电子电路。FM调谐器ICd215,与在其附近安装在安装基板d9的多个芯片电阻器d224以 及多个芯片电感器d225 -起，构成FM播放接收电路d226。芯片电阻器d224以及芯片电感 器d225,分别具有被准确契合的电阻值以及电感，对FM播放接收电路d226赋予高精度的电 路常数。
[0857] 在电源ICd216的附近，多个芯片电容器d227以及多个芯片二极管d228被安装在 安装基板d9的安装面。电源ICd216,与芯片电容器d227以及芯片二极管d228 -起，构成 电源电路d229。闪存d217是用于对操作系统程序、在智能手机d201的内部生成的数据、通 过通信功能从外部获取的数据以及程序等进行记录的存储装置。
[0858] 微型计算机d218是内置CPU、R0M以及RAM，通过执行各种运算处理，从而实现智能 手机d201的多个功能的运算处理电路。更具体而言，通过微型计算机d218的作用，能实现 图像处理、用于各种应用程序的运算处理。在电源ICd219的附近，多个芯片电容器d230以 及多个芯片二极管d231被安装在安装基板d9的安装面。电源ICd219,与芯片电容器d230 以及芯片二极管d231 -起，构成电源电路d232。
[0859] 在基带ICd220的附近，多个芯片电阻器d233、多个芯片电容器d234、以及多个芯 片电感器d235被安装在安装基板d9的安装面d9A。基带ICd220与芯片电阻器d233、芯片 电容器d234以及芯片电感器d235 -起，构成基带通信电路d236。基带通信电路d236提供 用于电话通信以及数据通信的通信功能。
[0860] 通过这样的结构，通过电源电路d229, d232被适当地调整的电力，被提供给传送 处理ICd212、GPS接收ICd214、OneSeg播放接收电路d223、FM播放接收电路d226、基带通 信电路d236、闪存d217以及微型计算机d218。微型计算机d218,响应经由传送处理ICd212 而被输入的输入信号来进行运算处理，从传送处理ICd212对显示面板d203输出显示控制 信号来使显示面板d203进行各种显示。
[0861] 若通过触摸面板或者操作按钮d204的操作指示OneSeg播放的接收，则通过 OneSeg播放接收电路d223的作用来接收OneSeg播放。并且，将被接收的图像输出给显示 面板d203,通过微型计算机d218执行用于使所接收的声音从扬声器d205进行音响化的运 算处理。另外，在需要智能手机d201的位置信息时，微型计算机d218获取GPS接收ICd214 输出的位置信息，并执行采用了该位置信息的运算处理。
[0862] 进而，若通过触摸面板或者操作按钮d204的操作输入FM播放接收指令，则微型计 算机d218,起动FM播放接收电路d226,并执行用于使所接收的声音从扬声器d205输出的 运算处理。闪存d217被用于通过通信而获取的数据的存储、微型计算机d218的运算、对通 过来自触摸面板的输入而制作的数据进行存储。微型计算机d218根据需要对闪存d217写 入数据，或者从闪存d217读出数据。
[0863] 电话通信或者数据通信的功能，通过基带通信电路d236来实现。微型计算机 d218,对基带通信电路d236进行控制来进行用于对声音或者数据进行收发的处理。
[0864] 〈第5参考例涉及的发明〉
[0865] (1)第5参考例涉及的发明特征
[0866] 例如，第5参考例涉及的发明特征是以下的E1?E13。
[0867] (E1) -种芯片部件的制造方法，包括：在基板上形成包括多个元件要素的元件的 工序；以可分别将上述多个元件要素断开的方式形成与外部连接电极连接的多个熔断器的 工序；通过无电解镀覆在上述基板上形成用于对上述元件进行外部连接的上述外部连接电 极的工序。
[0868] 由于采用该方法，通过无电解镀覆形成外部连接电极，因此与通过电解镀覆形成 外部连接电极的情况相比，能够削减电极形成工序的工序数来提高芯片部件的生产率。进 而，在无电解镀覆的情况下，由于不需要在电解镀覆中所需要的抗蚀剂掩模，因此不会产生 因抗蚀剂掩模的位置偏离而导致的电极形成位置的偏离，因而能够提高电极的形成位置精 度来提高成品率。另外，根据该方法，通过选择一个或者多个熔断器来进行切断，从而能够 将元件中的多个元件要素的组合图案设置为任意的图案，因此能够以共同的设计实现元件 的电气特性各种各样的芯片部件。
[0869] (E2)根据E1记载的芯片部件的制造方法，上述外部连接电极包括：Ni层和Au层， 上述Au层在最表面露出。
[0870] 根据该方法，通过无电解镀覆形成Ni层，在Ni层上形成Au层，由此能够形成外部 连接电极。并且，在这样的外部连接电极中，由于Ni层的表面被Au层覆盖，因此能够防止 Ni层氧化。
[0871] (E3)根据E2记载的芯片部件的制造方法，上述外部连接电极还包括：在上述Ni 层与上述Au层之间设置的Pd层。
[0872] 根据该方法，通过无电解镀覆形成Ni层，在Ni层上形成Pd层，在Pd层上形成Au 层，从而能够形成外部连接电极。并且，在这样的外部连接电极中，即使通过使Au层变薄而 在Au层中出现贯通孔（针孔），由于Ni层与Au层之间设置的Pd层堵塞该贯通孔，因此也 能够防止Ni层从该贯通孔向外部露出而氧化。
[0873] (E4)根据E1记载的芯片部件的制造方法，上述元件要素是电阻体，上述芯片部件 是芯片电阻器。
[0874] 根据该方法，在该芯片部件（芯片电阻器）中，通过选择一个或者多个熔断器来进 行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过对电阻值不同的多个 电阻体进行组合，从而能够以共同的设计实现各种各样电阻值的芯片电阻器。
[0875] (E5)根据E4记载的芯片部件的制造方法，形成上述电阻体的工序包括：在上述基 板的表面上形成电阻体膜的工序；形成布线膜使之与上述电阻体膜相接的工序；通过对上 述电阻体膜以及上述布线膜进行图案形成，从而形成多个上述电阻体的工序。
[0876] 根据该方法，由于在电阻体膜中相邻布线膜之间的部分成为电阻体，因此只要在 电阻体膜层叠布线膜来对电阻体膜以及布线膜进行图案形成，便能够简易地形成多个电阻 体。
[0877] (E6)根据E5记载的芯片部件的制造方法，在对上述电阻体膜以及上述布线膜进 行图案形成的工序中，形成上述熔断器。
[0878] 根据该方法，通过对电阻体膜以及布线膜进行图案形成，从而还能够与多个电阻 体一起将熔断器也一并形成。
[0879] (E7)根据E6记载的芯片部件的制造方法，上述布线膜包括应形成上述外部连接 电极的焊盘，在上述焊盘上形成上述外部连接电极。
[0880] 根据该方法，通过对布线膜的焊盘进行无电解镀覆，从而能够在该焊盘上形成外 部连接电极。
[0881] (E8)根据E1记载的芯片部件的制造方法，上述元件要素是电容器要素，上述芯片 部件是芯片电容器。
[0882] 根据该方法，在该芯片部件（芯片电容器）中，通过选择一个或者多个熔断器来进 行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过对电容值不同的多个 电容器要素进行组合，从而能够以共同的设计实现各种电容值的芯片电容器。
[0883] (E9)根据E8记载的芯片部件的制造方法，形成上述电容器要素的工序，包括：在 上述基板的表面上形成电容膜的工序；形成与上述电容膜相接的电极膜的工序；通过将上 述电极膜分割成多个电极膜部分，从而形成与上述多个电极膜部分对应的多个电容器要素 的工序。
[0884] 根据该方法，能够形成与电极膜部分的数目相应的多个电容器要素。
[0885] (E10)根据E9记载的芯片部件的制造方法，上述电极膜包括应形成上述外部连接 电极的焊盘，在上述焊盘上形成上述外部连接电极。
[0886] 根据该方法，通过对电极膜的焊盘进行无电解镀覆，从而在该焊盘上形成外部连 接电极。
[0887] (E11)根据E7或者E10记载的芯片部件的制造方法，还包括在上述基板上覆盖上 述元件，形成使上述焊盘露出的保护膜的工序，在从上述保护膜露出的焊盘上形成上述外 部连接电极。
[0888] 根据该方法，通过对从保护膜露出的焊盘进行无电解镀覆，从而能够仅在该焊盘 上形成外部连接电极。
[0889] (E12)根据E1记载的芯片部件的制造方法，上述元件要素是电感器要素，上述芯 片部件是芯片电感器。
[0890] 根据该方法，在该芯片部件（芯片电感器）中，通过选择一个或者多个熔断器来进 行切断，从而由于能够将多个电感器要素的组合图案设置为任意的图案，因此能够以共同 的设计实现电气特性各种各样的芯片电感器。
[0891] (E13)根据E1记载的芯片部件的制造方法，上述元件要素是二极管要素，上述芯 片部件是芯片二极管。
[0892] 根据该方法，在该芯片部件（芯片二极管）中，通过选择一个或者多个熔断器进行 切断，从而由于能够将多个二极管要素的组合图案设置为任意的图案，因此能够以共同的 设计实现电气特性各种各样的芯片二极管。
[0893] (2)第5参考例涉及的发明实施方式
[0894] 以下，参照附图对第5参考例的实施方式详细进行说明。另外，图107?图130所 示的符号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方 式的符号相同的要素。
[0895] 图107(a)是用于对第5参考例的一实施方式涉及的芯片电阻器的结构进行说明 的示意立体图，图107(b)是表示将芯片电阻器安装于安装基板的状态的示意剖视图。该芯 片电阻器el是微小的芯片部件，如图107(a)所示，呈长方体形状。芯片电阻器el的平面 形状是矩形。关于芯片电阻器el的尺寸，例如，长度L (长边e81的长度）为大约0. 6_，宽 度W(短边e82的长度）为大约0.3mm，厚度T为大约0.2mm。
[0896] 该芯片电阻器el，通过在基板上将多个芯片电阻器el形成晶格状，然后，在该基 板形成了槽之后，进行背面研磨（或者用槽将该基板分断）来分离成各个芯片电阻器el而 得到。芯片电阻器el主要具备：构成芯片电阻器el的主体的基板e2 ;成为一对外部连接 电极的第1连接电极e3以及第2连接电极e4 ;以及通过第1连接电极e3以及第2连接电 极e4进行外部连接的元件e5。
[0897] 基板e2是大约长方体的芯片形状。在基板e2中，图107(a)中的上表面为表面 e2A。表面e2A是基板e2中形成元件e5的面（元件形成面），大约为长方形状。在基板e2 的厚度方向与表面e2A相反侧的面，为背面e2B。表面e2A与背面e2B为大约相同形状，相 互平行。但是，背面e2B比表面e2A更大。因此，在从与表面e2A正交的方向观察的俯视情 况下，表面e2A纳入背面e2B的内侧。将表面e2A中的通过一对长边e81以及短边e82划 分的矩形状的端缘称作边缘部e85,将背面e2B中的通过一对长边e81以及短边e82划分的 矩形状的端缘称作边缘部e90。
[0898] 基板e2,除了表面e2A以及背面e2B之外，还具有多个侧面（侧面e2C、侧面e2D、 侧面e2E以及侧面e2F)。该多个侧面，与表面e2A以及背面e2B的每一个面交差（详细而 言正交）地延伸，且连结在表面e2A以及背面e2B之间。侧面e2C被架设在表面e2A以及 背面e2B中的长度方向一侧（图107(a)中的左前侧）的短边e82之间，侧面e2D被架设在 表面e2A以及背面e2B中的长度方向另一侧（图107(a)中的右内侧）的短边e82之间。 侧面e2C以及侧面e2D，是基板e2在该长度方向的两端面。侧面e2E被架设在表面e2A以 及背面e2B中的短边方向一侧（图107(a)中的左内侧）的长边e81之间，侧面e2F被架设 在表面e2A以及背面e2B中的短边方向另一侧（图107(a)中的右前侧）的长边e81之间。 侧面e2E以及侧面e2F是基板e2在该短边方向的两端面。侧面e2C以及侧面e2D的每一 个与侧面e2E以及侧面e2F的每一个交差（详细而言正交）。
[0899] 通过以上,在表面e2A?侧面e2F中相邻的面彼此呈大约直角。侧面e2C、侧面 e2D、侧面e2E以及侧面e2F的每一个面（以下称作"各侧面"），具有：表面e2A侧的粗糙面 区域S、和背面e2B侧的纹状图案区域P。各侧面在粗糙面区域S，如图107 (a)的细小点所 示，成为不规则图案且为粗涩的粗糙面。各侧面在纹状图案区域P中，以规则的图案留下了 呈后述的切割区的磨削痕迹的多条线条（锯齿标记）V。这样，各侧面中存在粗糙面区域S 以及纹状图案区域P，是因芯片电阻器el的制造工序而引起的，详细情况后面再进行说明。
[0900] 在各侧面，粗糙面区域S占表面e2A侧的大约一半，纹状图案区域P占背面e2B侧 的大约一半。在各侧面，纹状图案区域P比粗糙面区域S更加向基板e2的外方（俯视中的 基板e2的外侧）突出，这样，便在粗糙面区域S与纹状图案区域P之间形成阶梯N。阶梯N 连接粗糙面区域S的下边缘与纹状图案区域P的上边缘之间而与表面e2A以及背面e2B平 行地延伸。各侧面的阶梯N相连，作为整体在俯视下呈位于表面e2A的边缘部e85与背面 e2B的边缘部e90之间的矩形框体状。
[0901] 由于按照这样在各侧面设置阶梯N，因此如前所述，背面e2B比表面e2A更大。在 基板e2中，表面e2A以及侧面e2C?e2F的各个面的整个区域（在各侧面，粗糙面区域S以 及纹状图案区域P的双方）被钝化膜e23覆盖。因此，严格来讲，在图107(a)中，表面e2A 以及侧面e2C?e2F的各个面的整个区域，位于钝化膜e23的内侧（里侧），未向外部露出。 在此，在钝化膜e23中，将覆盖表面e2A的部分称作表面被覆部e23A，将覆盖侧面e2C?e2F 的每一个面的部分称作侧面被覆部e23B。
[0902] 进而，芯片电阻器el具有树脂膜e24,树脂膜e24形成于钝化膜e23上，是至少将 表面e2A的整个区域覆盖的保护膜（保护树脂膜）。关于钝化膜e23以及树脂膜e24,以后 详细说明。第1连接电极e3以及第2连接电极e4,在基板e2的表面e2A上形成在比边缘 部e85更靠内侧的区域，并从表面e2A上的树脂膜e24部分露出。换言之，树脂膜e24,覆 盖表面e2A(严格来讲表面e2A上的钝化膜e23)，以使第1连接电极e3以及第2连接电极 e4露出。第1连接电极e3以及第2连接电极e4的每一个，通过将例如，Ni (镍）、Pd (钯） 以及Au (金）按照该顺序层叠在表面e2A上而构成。第1连接电极e3以及第2连接电极 e4,在表面e2A的长度方向隔开间隔地配置，在表面e2A的短边方向较长。在图107(a)中， 在表面e2A，在靠近侧面e2C的位置设置第1连接电极e3,在靠近侧面e2D的位置设置第2 连接电极e4。
[0903] 元件e5是元件电路网，形成在基板e2上（表面e2A上），详细而言形成在基板e2 的表面e2A中的第1连接电极e3与第2连接电极e4之间的区域，通过钝化膜e23 (表面被 覆部e23A)以及树脂膜e24从上进行被覆。本实施方式的元件e5是电阻e56。电阻e56， 通过将具有相等电阻值的多个（单位）电阻体R在表面e2A上按矩阵状排列而成的电阻电 路网而构成。各电阻体R由TiN(氮化钛）、TiON(氮氧化钛）或者TiSiON构成。元件e5 与后述的布线膜e22电连接，经由布线膜e22与第1连接电极e3和第2连接电极e4电连 接。
[0904] 如图107(b)所示，使第1连接电极e3以及第2连接电极e4与安装基板e9对置， 通过焊料el3来与安装基板e9中的1对连接端子e88电气式且机械式连接。由此，能够将 芯片电阻器el安装（倒装芯片连接）于安装基板e9。另外，作为外部连接电极发挥功能的 第1连接电极e3以及第2连接电极e4,为了提高焊料润湿性以及提高可靠性，因此优选由 金（Au)形成，或者对表面实施镀金。
[0905] 图108是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配 置关系进而元件的俯视结构（布局图案）的图。参照图108,作为电阻电路网的元件e5,具 有：由沿着行方向（基板e2的长度方向）排列的8个电阻体R、和沿着列方向（基板e2的 宽度方向）排列的44个电阻体R构成的总计352个电阻体R。这些电阻体R，是构成元件 e5的电阻电路网的多个元件要素。
[0906] 这些多个电阻体R，通过按1个?64个的每规定个数集中进行电连接，从而形成多 个种类的电阻电路。所形成的多个种类的电阻电路，通过导体膜D(由导体形成的布线膜） 以规定的方式连接。进而，在基板e2的表面e2A，设置多个熔断器（熔断器）F，该熔断器用 于将电阻电路电组入元件e5中或者与元件e5电分离而切断（熔断）。多个熔断器F以及 导体膜D沿着第2连接电极e3的内侧边被排列成使配置区域成为直线状。更具体而言，多 个熔断器F以及导体膜D相邻地配置，其排列方向成为直线状。多个熔断器F将多个种类 的电阻电路（每个电阻电路的多个电阻体R)的每一个以可与第2连接电极e3切断（可断 开）的方式连接。
[0907] 图109A是将图108所示的元件的一部分放大描绘的俯视图。图109B是为了对 元件中的电阻体的结构进行说明而描绘的沿着图109A的B-B的长度方向的纵剖视图。图 109C是为了对元件中的电阻体的结构进行说明而描绘的沿着图109A的C-C的宽度方向的 纵剖视图。参照图109A、图109B以及图109C，针对电阻体R的结构进行说明。
[0908] 芯片电阻器el，除了前述的布线膜e22、钝化膜e23以及树脂膜e24之外，还具备 绝缘层e20和电阻体膜e21 (参照图109B以及图109C)。绝缘层e20、电阻体膜e21、布线膜 e22、钝化膜e23以及树脂膜e24,形成在基板e2 (表面e2A)上。绝缘层e20由Si02 (氧化 硅）组成。绝缘层e20,将基板e2的表面e2A的整个区域覆盖。绝缘层e20的厚度为大约 ιοοοοΑο
[0909] 电阻体膜e21形成在绝缘层e20上。电阻体膜e21，由TiN、TiON或者TiSiON形 成。电阻体膜e21的厚度为大约2〇〇〇jL电阻体膜e21，构成在第1连接电极e3与第2连 接电极e4之间平行地以直线状延伸的多个电阻体膜（以下称作"电阻体膜行e21A")，电阻 体膜行e21A，有些情况下在行方向上在规定的位置被切断（参照图109A)。
[0910] 在电阻体膜行e21A上层叠布线膜e22。布线膜e22,由A1(铝）或者铝与Cu (铜） 的合金（AlCu合金）组成。布线膜e22的厚度为大约80001布线膜e22,在电阻体膜行 e21A上在行方向上隔开固定间隔R而层叠，且与电阻体膜行e21A相接。
[0911] 若用电路记号示出该结构的电阻体膜行e21A以及布线膜e22的电气特征，则如图 110所示。即，如图110(a)所示，规定间隔R的区域的电阻体膜行e21A部分，分别形成具有 一定的电阻值r的一个电阻体R。并且，在层叠了布线膜e22的区域中，布线膜e22通过将 相邻电阻体R之间电连接，从而通过该布线膜e22将电阻体膜行e21A短路。由此，形成图 110(b)所示的电阻r的电阻体R的串联连接组成的电阻电路。
[0912] 另外，由于相邻的电阻体膜行e21A之间，通过电阻体膜e21以及布线膜e22而连 接，因此图109A所示的元件e5的电阻电路网，构成图110CC)所示的（由前述的电阻体R 的单位电阻组成）电阻电路。这样，电阻体膜e21以及布线膜e22便构成电阻体R、电阻电 路（即，元件e5)。并且，各电阻体R包括：电阻体膜行e21A(电阻体膜e21);和在电阻体膜 行e21A上在行方向上隔开固定间隔而被层叠的多个布线膜e22,未层叠布线膜e22的固定 间隔R部分的电阻体膜行e21A，构成1个电阻体R。构成电阻体R的部分中的电阻体膜行 e21A，其形状以及大小全部相等。由此，在基板e2上按矩阵状排列的多个电阻体R，具有相 等的电阻值。
[0913] 另外，在电阻体膜行e21A上层叠的布线膜e22,形成电阻体R，并且还实现用于连 接多个电阻体R来构成电阻电路的导体膜D的作用（参照图108)。图111(a)是将图108 所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视 图，图111(b)是表示沿着图111(a)的B-B的剖视结构的图。
[0914] 如图111(a)以及（b)所示，前述的熔断器F以及导体膜D，还通过在形成电阻体R 的电阻体膜e21上层叠的布线膜e22而形成。即，在与层叠在形成电阻体R的电阻体膜行 e21A上的布线膜e22相同的层，通过与布线膜e22相同金属材料的A1或者AlCu合金来形 成熔断器F以及导体膜D。另外，布线膜e22,如前所述，还被用作为了形成电阻电路而对多 个电阻体R进行电连接的导体膜D。
[0915] 即，在电阻体膜e21上层叠的同一层中，用于形成电阻体R的布线膜、熔断器F、导 体膜D、进而用于将元件e5与第1连接电极e3以及第2连接电极e4连接的布线膜，作为 布线膜e22而采用相同的金属材料（A1或者AlCu合金）形成。另外，使熔断器F与布线膜 e22不同（加以区别），是由于熔断器F形成得较细使得容易切断，以及、熔断器F的周围被 配置成不存在其他电路要素。
[0916] 在此，在布线膜e22中，将配置了熔断器F的区域称作修调对象区域X (参照图108 以及图111 (a))。修调对象区域X，是沿着第2连接电极e3的内侧边的直线状区域，在修调 对象区域X不仅配置熔断器F，还配置导体膜D。另外，还在修调对象区域X的布线膜e22 的下方形成电阻体膜e21 (参照图111 (b))。并且，熔断器F是在布线膜e22中与修调对象 区域X以外的部分相比布线之间的距离更大的（离开周围的）布线。
[0917] 另外，熔断器F不仅指布线膜e22的一部分，还指电阻体R(电阻体膜e21)的一部 分与电阻体膜e21上的布线膜e22的一部分的汇总（熔断器元件）。另外，虽然仅对熔断器 F与导体膜D利用同一层的情况进行了说明，但在导体膜D中，也可以在其上进一步层叠别 的导体膜，降低导体膜D整体的电阻值。另外，即使在该情况下，也不是不在熔断器F上层 叠导体膜则熔断器F的熔断性就变差。
[0918] 图112是第5参考例的实施方式涉及的元件的电气电路图。参照图112,元件e5， 通过将基准电阻电路R8、电阻电路R64、两个电阻电路R32、电阻电路R16、电阻电路R8、电 阻电路R4、电阻电路R2、电阻电路R1、电阻电路R/2、电阻电路R/4、电阻电路R/8、电阻电路 R/16、电阻电路R/32按照该顺序与第1连接电极e3进行串联连接而构成。基准电阻电路 R8以及电阻电路R64?R2,分别通过将与自身的末尾数（R64的情况下为"64"）相同数量 的电阻体R串联连接而构成。电阻电路R1由一个电阻体R构成。电阻电路R/2?R/32分 别通过将与自身的末尾数（R/32的情况下为"32"）相同数量的电阻体R并联连接而构成。 关于电阻电路的末尾数的意义，在后述的图113以及图114中也相同。
[0919] 然后，针对基准电阻电路R8以外的电阻电路R64?电阻电路R/32的每一个电路， 分别并联连接一个熔断器F。熔断器F之间，直接或者经由导体膜D(参照图111(a))而串 联连接。如图112所示，在所有的熔断器F都未熔断的状态下，元件e5,构成在第1连接电 极e3以及第2连接电极e4之间设置的由8个电阻体R的串联连接组成的基准电阻电路R8 的电阻电路。例如，如果设1个电阻体R的电阻值r为r = 8 Ω，则构成通过8r = 64 Ω的 电阻电路（基准电阻电路R8)而第1连接电极e3以及第2连接电极e4相连接的芯片电阻 器el。
[0920] 另外，在所有的熔断器F都未熔断的状态下，基准电阻电路R8以外的多个种类的 电阻电路成为短路的状态。即，虽然在基准电阻电路R8中串联连接12种13个电阻电路 R64?R/32,但各电阻电路，由于分别通过并联连接的熔断器F而短路，因此从电气上看，各 电阻电路未被组入元件e5中。
[0921] 在本实施方式涉及的芯片电阻器el中，根据被要求的电阻值，将熔断器F选择性 地例如通过激光进行熔断。这样，并联地连接的熔断器F被熔断的电阻电路便被组入到元 件e5中。从而，能够使元件e5的整体电阻值，成为与被熔断的熔断器F对应的电阻电路被 串联连接而组入后形成的电阻值。
[0922] 尤其是，多个种类的电阻电路具备：具有相等电阻值的电阻体R，串联地按1个、2 个、4个、8个、16个、32个...这样的公比为2的等比数列的方式增加电阻体R的个数来 连接的多个种类的串联电阻电路；以及相等电阻值的电阻体R并联地按2个、4个、8个、16 个...这样的公比为2的等比数列的方式增加电阻体R的个数来连接的多个种类的并联电 阻电路。因此，通过将熔断器F(还包括前述的熔断器元件）选择性地熔断，从而能够将元 件e5 (电阻e56)整体的电阻值精细且数字式地调整成为任意的电阻值，使芯片电阻器el 中产生所希望的值的电阻。
[0923] 图113是第5参考例的其他实施方式涉及的元件的电气电路图。
[0924] 如图112所示，代替将基准电阻电路R8以及电阻电路R64?电阻电路R/32串联 连接来构成元件e5,也可以如图113所示那样构成元件e5。详细而言，也可以在第1连接 电极e3以及第2连接电极e4之间，通过基准电阻电路R/16、与12种电阻电路R/16、R/8、 R/4、R/2、Rl、R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路，来构成 元件e5。
[0925] 这种情况下，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器F。 在所有的熔断器F都未熔断的状态下，各电阻电路被以电气方式组入元件e5中。如果根据 所要求的电阻值，将熔断器F选择性地例如通过激光进行熔断，则与被熔断的熔断器F对应 的电阻电路（熔断器F串联连接的电阻电路），便从元件e5电分离，因此能够调整芯片电阻 器el整体的电阻值。
[0926] 图114是第5参考例的进一步其他实施方式涉及的元件的电气电路图。图114所 示的元件e5的特征在于，多个种类的电阻电路的串联连接、和多个种类的电阻电路的并联 连接之间串联连接所构成的电路结构。在串联连接的多个种类的电阻电路中，与之前的实 施方式同样地，按每个电阻电路，并联地连接熔断器F，串联连接的多个种类的电阻电路，全 部通过熔断器F而成为短路状态。因此，若将熔断器F熔断，则通过该被熔断的熔断器F而 短路的电阻电路，便被以电气方式组入元件e5中。
[0927] 另一方面，在并联连接的多个种类的电阻电路中，分别串联连接熔断器F。因此， 通过将熔断器F熔断，从而能够将被熔断的熔断器F串联地连接而成的电阻电路从电阻电 路的并联连接中电断开。根据该结构，例如，如果在并联连接侧制作lkQ以下的小电阻， 在串联连接侧制作lkQ以上的电阻电路，则能够采用由通用的基本设计构成的电阻的电 路网制作数Ω的小电阻至数ΜΩ的大电阻的大范围的电阻电路。即，在芯片电阻器el中， 通过选择一个或者多个熔断器F来进行切断，从而能够容易且迅速地对应多个种类的电阻 值。换言之，通过对电阻值不同的多个电阻体R进行组合，从而能够以共同的设计实现各种 各样的电阻值的芯片电阻器el。
[0928] 按照以上方式，在该芯片电阻器el中，可在修调对象区域X中变更多个电阻体 R(电阻电路）的连接状态。图115是芯片电阻器的示意剖视图。接着，参照图115,针对芯 片电阻器el详细进行说明。另外，为了方便说明，在图115中，针对前述的元件e5进行了 简化示出，并且对基板e2以外的各要素附加阴影。
[0929] 在此，针对前述的钝化膜e23以及树脂膜e24进行说明。钝化膜e23例如由SiN(氮 化硅）构成，其厚度为〗000A?5000A (在此为约3000A )。钝化膜e23,如前所述，包括： 遍及表面e2A的整个区域而设置的表面被覆部e23A ;和遍及侧面e2C?e2F的各个面的整 个区域而设置的侧面被覆部e23B。表面被覆部e23A，从表面（图115的上侧）对电阻体膜 e21以及电阻体膜e21上的各布线膜e22(即，元件e5)进行被覆，并覆盖元件e5中的各电 阻体R的上表面。因此，表面被覆部e23A，还将前述的修调对象区域X中的布线膜e22覆盖 (参照图111(b))。另外，表面被覆部e23A，与元件e5(布线膜e22以及电阻体膜e21)相 接，在电阻体膜e21以外的区域还与绝缘层e20相接。这样，表面被覆部e23A，便作为将表 面e2A的整个区域覆盖来保护元件e5以及绝缘层e20的保护膜来发挥功能。另外，在表面 e2A，通过表面被覆部e23A，能防止电阻体R之间的布线膜e22以外的短路（相邻电阻体膜 行e21A之间的短路）。
[0930] 另一方面，在侧面e2C?e2F的每个面设置的侧面被覆部e23B，作为对侧面e2C? e2F的各个面进行保护的保护层发挥功能。侧面被覆部e23B，在侧面e2C?e2F的每一个 面，将粗糙面区域S以及纹状图案区域P全部覆盖，将粗糙面区域S与纹状图案区域P之间 的阶梯N也不漏掉地进行覆盖。另外，虽然侧面e2C?e2F的每个面与表面e2A之间的边 界，是前述的边缘部e85,但钝化膜e23还覆盖该边界（边缘部e85)。在钝化膜e23中，将 覆盖边缘部e85的部分（与边缘部e85重叠的部分）称作端部e23C。
[0931] 树脂膜e24与钝化膜e23 -起，对芯片电阻器el的表面e2A进行保护，由聚酰亚 胺等的树脂构成。树脂膜e24,在俯视的表面e2A中，以覆盖第1连接电极e3以及第2连 接电极e4以外的区域的方式，被形成于钝化膜e23的表面被覆部e23A(还包括前述的端部 e23C)上。因此，树脂膜e24,对表面e2A上的表面被覆部e23A的表面（还包括被表面被覆 部e23A被覆的元件e5、熔断器F)的整个区域。另一方面，树脂膜e24不对侧面e2C?e2F 进行覆盖。因此，树脂膜e24的外周的边缘e24A，在俯视下与侧面被覆部e23B -致，边缘 e24A中的树脂膜e24的侧端面e24B，与侧面被覆部e23B (严格来讲，各侧面的粗糙面区域 S中的侧面被覆部e23B)处于同一平面，且在基板e2的厚度方向上延伸。树脂膜e24的表 面e24C，平坦地延伸以与基板e2的表面e2A处于平行。在芯片电阻器el中的基板e2的 表面e2A侧承受了应力的情况下，树脂膜e24的表面e24C(尤其是，第1连接电极e3与第 2连接电极e4之间的区域的表面e24C)，作为应力分散面发挥功能，对该应力进行分散。
[0932] 另外，在树脂膜e24中，在俯视下分离的两个位置各形成一个开口 e25。各开口 e25 是将树脂膜e24以及钝化膜e23(表面被覆部e23A)在各自的厚度方向连续地贯通的贯通 孔。因此，开口 e25不仅形成于树脂膜e24,还形成于钝化膜e23。使布线膜e22的一部分从 各开口 e25露出。在布线膜e22中，从各开口 e25露出的部分，成为外部连接用的焊盘区域 e22A (焊盘）。各开口 e25,在表面被覆部e23A中，沿着表面被覆部e23A的厚度方向（与基 板e2的厚度方向相同）延伸，在树脂膜e24中，随着从表面被覆部e23A侧朝向树脂膜e24 的表面e24C，基板e2的长度方向（图115中的左右方向）慢慢扩大。因此，在树脂膜e24 中，对开口 e25进行划分的划分面e24D，成为相对于基板e2的厚度方向交差的倾斜面。另 夕卜，在树脂膜e24中在对各开口 e25进行镶边的部分，存在从上述长度方向对开口 e25进行 划分的1对划分面e24D，但这些划分面e24D的间隔，随着从表面被覆部e23A侧朝向树脂 膜e24的表面e24C而逐渐扩大。另外，在树脂膜e24中，在对各开口 e25镶边的部分，存在 从基板e2的短边方向对开口 e25进行划分的另一对划分面e24D(图115中未表示出），这 些划分面e24D的间隔，也随着从表面被覆部e23A侧朝向树脂膜e24的表面e24C而逐渐扩 大。
[0933] 两个开口 e25中一方的开口 e25,被第1连接电极e3填埋，另一个开口 e25,被第2 连接电极e4填埋。第1连接电极e3以及第2连接电极e4的每一个，根据朝向树脂膜e24 的表面e24C扩大的开口 e25,相应地朝向树脂膜e24的表面e24C扩大。因此，第1连接电 极e3以及第2连接电极e4的各自的纵剖面（在沿着基板e2的长度方向以及厚度方向的平 面切断时的切面），呈在基板e2的表面e2A侧具有上底，在树脂膜e24的表面e24C侧具有 下底的梯形状。另外，该下底成为第1连接电极e3以及第2连接电极e4各自的表面e3A， e4A，但在表面e3A，e4A的每一个面中，开口 e25侧的端部向基板e2的表面e2A侧弯曲。另 夕卜，在开口 e25朝向树脂膜e24的表面e24C没有扩大的情况下（对开口 e25进行划分的划 分面e24D在基板e2的厚度方向上延伸），表面e3A，e4A的每一个面，在包括开口 e25侧的 端部在内的所有区域，成为沿着基板e2的表面e2A的平坦面。
[0934] 另外，如前所述，第1连接电极e3以及第2连接电极e4各自通过将Ni、Pd以及Au 按照该顺序层叠在表面e2A上而构成，因此从表面e2A侧起按顺序具有Ni层e33、Pd层e34 以及Au层e35。因此，在第1连接电极e3以及第2连接电极e4的各自中，在Ni层e33与 Au层e35之间夹入Pd层e34。在第1连接电极e3以及第2连接电极e4的每一个中,Ni层 e33占各连接电极的大部分，Pd层e34以及Au层e35,与Ni层e33相比形成得格外薄。Ni 层e33,在将芯片电阻器el安装于安装基板e9时（参照图107(b))，具有对各开口 e25的 焊盘区域e22A中的布线膜e22的A1、和前述的焊料el3进行中继的作用。
[0935] 在第1连接电极e3以及第2连接电极e4中，由于Ni层e33的表面隔着Pd层e34 而被Au层e35覆盖，因此能够防止Ni层e33氧化。另外，即使通过使Au层e35变薄而在 Au层e35中出现贯通孔（针孔），也由于在Ni层e33与Au层e35之间夹入的Pd层e34堵 塞该贯通孔，因此能够防止Ni层e33从该贯通孔向外部露出而氧化。
[0936] 并且，在第1连接电极e3以及第2连接电极e4的每一个中，Au层e35作为表面 e3A，e4A而露出至最表面，在树脂膜e24的表面e24A中从开口 e25面向外部。第1连接电 极e3经由一个开口 e25,在该开口 e25中的焊盘区域e22A中与布线膜e22电连接。第2连 接电极e4经由另一个开口 e25,在该开口 e25中的焊盘区域e22A中与布线膜e22电连接。 在第1连接电极e3以及第2连接电极e4的每一个中，Ni层e33与焊盘区域e22A连接。这 样，第1连接电极e3以及第2连接电极e4的每一个与元件e5电连接。在此，布线膜e22 形成与电阻体R的汇总（电阻e56)、和第1连接电极e3以及第2连接电极e4的每一个连 接的布线。
[0937] 这样，形成了开口 e25的树脂膜e24以及钝化膜e23,在使第1连接电极e3以及 第2连接电极e4从开口 e25露出的状态下翻盖表面e2A。因此，能够在树脂膜e24的表面 e24C中经由被开口 e25露出的第1连接电极e3以及第2连接电极e4,实现芯片电阻器el 与安装基板e9之间的电连接（参照图107(b))。
[0938] 在此，树脂膜e24的厚度、即从基板e2的表面e2A到树脂膜e24的表面e24C为止 的高度H，为第1连接电极e3以及第2连接电极e4各自的（距离表面e2A的）高度J以 上。在图115中，作为第1实施方式，高度Η与高度J相等，树脂膜e24的表面e24C、与第1 连接电极e3以及第2连接电极e4各自的表面e3A, e4A处于同一平面。
[0939] 图116A?图116H是表示图115所示的芯片电阻器的制造方法的图解式剖视图。 首先，如图116A所示，准备成为基板e2的原料的基板e30。这种情况下，基板e30的表面 e30A为基板e2的表面e2A，基板e30的背面e30B为基板e2的背面e2B。
[0940] 然后，对基板e30的表面e30A进行热氧化，来在表面e30A形成由Si02等构成的 绝缘层e20,在绝缘层e20上形成元件e5 (电阻体R以及与电阻体R连接的布线膜e22)。 具体而言，通过溅射，首先，在绝缘层e20上整个面形成TiN、TiON或者TiSiON的电阻体膜 e21，进而，在电阻体膜e21上层叠铝（A1)的布线膜e22,使得与电阻体膜e21相接。之后， 采用光刻工艺，通过例如RIE(Reactive Ion Etching:反应性离子蚀刻）等的干蚀刻将电 阻体膜e21以及布线膜e22选择性地去除来进行图案形成，如图109A所示，得到俯视中层 叠了电阻体膜e21而成的一定宽度的电阻体膜行e21A隔开固定间隔在列方向上排列的结 构。此时，还形成将电阻体膜行e21A以及布线膜e22部分地切断的区域，并且在前述的修 调对象区域X中形成熔断器F以及导体膜D (参照图108)。接着，通过例如湿式蚀刻，将在 电阻体膜行e21A上层叠的布线膜e22选择性地去除来进行图案形成。其结果，得到在电阻 体膜行e21A上隔开固定间隔R而层叠了布线膜e22的结构的元件e5 (换言之，多个电阻体 R)。这样，仅通过在电阻体膜e21层叠布线膜e22来对电阻体膜e21以及布线膜e22进行 图案形成，便能够与多个电阻体R-起将熔断器F也一并简易地形成。另外，为了确认电阻 体膜e21以及布线膜e22是否按目标尺寸形成，也可以对元件e5整体的电阻值进行测定。
[0941] 参照图116A，元件e5,根据在一张基板e30上形成的芯片电阻器el的数目，来在 基板e30的表面e30A上的多处形成。若将基板e30中形成了（1个）元件e5(前述的电阻 e56)的一个区域称作芯片部件区域Y，则在基板e30的表面e30A上，形成（设定）分别具 有电阻e56的多个芯片部件区域Y(即，元件e5)。一个芯片部件区域Y，与对已完成的一个 芯片电阻器el (参照图115)进行俯视所见的形状一致。并且，在基板e30的表面e30A中， 将相邻芯片部件区域Y之间的区域称作边界区域Z。边界区域Z呈带状，俯视下呈晶格状延 伸。在通过边界区域Z划分的一个格子中配置一个芯片部件区域Y。由于边界区域Z的宽 度极其窄，为1 μ m?60 μ m (例如20 μ m)，因此能够在基板e30中确保较多的芯片部件区域 Y，结果可以实现芯片电阻器el的大量生产。
[0942] 接着，如图116A所示，通过CVD(Chemical Vapor Deposition :化学气相生长）法， 遍及基板e30的表面e30A的整个区域形成由SiN构成的绝缘膜e45。绝缘膜e45,将绝缘 层e20以及绝缘层e20上的元件e5(电阻体膜e21、布线膜e22)完全覆盖并与之相接。因 此，绝缘膜e45,还将前述的修调对象区域X(参照图108)中的布线膜e22覆盖。另外，由于 绝缘膜e45,在基板e30的表面e30A遍及整个区域而形成，因此在表面e30A，延伸至修调对 象区域X以外的区域而形成。由此，绝缘膜e45,成为对表面e30A (还包括表面e30A上的元 件e5)整个区域进行保护的保护膜。
[0943] 接着，如图116B所示，遍及基板e30的表面e30A的整个区域而形成抗蚀图案e41， 使之将绝缘膜e45完全覆盖。在抗蚀图案e41形成开口 e42。图117是在图116B的工序中 为了形成第1槽而采用的抗蚀图案的一部分的示意俯视图。
[0944] 参照图117,抗蚀图案e41的开口 e42,与将多个芯片电阻器el (换言之前述的芯 片部件区域Y)配置成矩阵状（也可以是晶格状）的情况下俯视中相邻芯片电阻器el的轮 廓之间的区域（在图117中附加了阴影的部分，换言之边界区域Z) -致（对应）。因此，开 口 e42的整体形状呈具有多个相互正交的直线部分e42A以及E42B的晶格状。
[0945] 关于抗蚀图案e41，在开口 e42中相互正交的直线部分e42A以及e42B，既保持相 互正交的状态（不弯曲）又相连接。因此，直线部分e42A以及e42B的交差部分e43在俯视 下呈大约90°地伸出。参照图116B，通过将抗蚀图案e41作为掩模的等离子蚀刻，从而能 够选择性地去除绝缘膜e45、绝缘层e20以及基板e30的每一个。这样，在相邻元件e5(芯 片部件区域Y)之间的边界区域Z，基板e30的材料便被蚀刻（除去）。其结果，在俯视下与 抗蚀图案e41的开口 e42-致的位置（边界区域Z)，贯通绝缘膜e45以及绝缘层e20来形 成从基板e30的表面e30A到达基板e30的厚度中途的规定深度的第1槽e44。第1槽e44 通过相互对置的1对侧面e44A、与对该1对侧面e44A的下端（基板e30的背面e30B侧的 端）之间进行连结的底面e44B而划分。以基板e30的表面e30A为基准的第1槽e44的深 度，为已完成的芯片电阻器el的厚度T (参照图107 (a))的一半左右，第1槽e44的宽度 (对置的侧面e44A的间隔）M为20 μ m左右，在深度方向整个区域内为固定值。即使在蚀刻 过程中，尤其通过采用等离子蚀刻，从而也能够高精度地形成第1槽e44。
[0946] 基板e30中的第1槽e44的整体形状，在俯视下呈与抗蚀图案e41的开口 e42(参 照图117) -致的晶格状。并且，在基板e30的表面e30A，第1槽e44中的矩形框体部分 (边界区域Z)包围形成了各元件e5的芯片部件区域Y的周围。在基板e30中形成了元件 e5的部分，是芯片电阻器el的半成品e50。在基板e30的表面e30A，在被第1槽e44包围 的每个芯片部件区域Y设置一个半成品e50,这些半成品e50以矩阵状被排列配置。
[0947] 在如图116B所示地形成了第1槽e44之后，将抗蚀图案e41去除，如图116C所示， 具有切割锯e47的切割机器（未图示）运转。切割锯e47是圆板形状的砂轮，在其周端面 形成切断齿部。切割锯e47的宽度Q(厚度）比第1槽e44的宽度Μ更小。在此，在第1槽 e44的中央位置（从相互对置的1对侧面e44A起位于等距离的位置），设定切割线U。切割 锯e47,在其厚度方向的中央位置47A在俯视下与切割线U -致的状态下，沿着切割线U在 第1槽e44内移动，此时，从第1槽e44的底面e44B切削基板e30。若切割锯e47的移动完 成，则在基板e30形成从第1槽e44的底面e44B往下挖掘的规定深度的第2槽e48。
[0948] 第2槽e48从第1槽e44的底面e44B起连续地以规定深度向基板e30的背面e30B 侧洼下。第2槽e48通过相互对置的1对侧面e48A、与对该1对侧面e48A的下端（基板 e30的背面e30B侧的端）之间进行连结的底面e48B而划分。以第1槽e44的底面e44B为 基准的第2槽e48的深度，是已完成的芯片电阻器el的厚度T的一半左右，第2槽e48的 宽度（对置的侧面e48A的间隔），与切割锯e47的宽度Q相同，遍及深度方向的整个区域而 成为固定。在第1槽e44以及第2槽e48中，在基板e30的厚度方向相邻的侧面e44A与侧 面e48A之间，形成在与该厚度方向正交的方向（沿着基板e30的表面e30A的方向）延伸 的阶梯E49。因此，连续的第1槽e44以及第2槽e48的汇总，成为朝向背面e30B侧变细的 凸状。侧面e44A成为已完成的芯片电阻器el中的各侧面（侧面e2C?e2F的每一个）的 粗糙面区域S，侧面e48A成为芯片电阻器el中的各侧面的纹状图案区域P，阶梯E49成为 芯片电阻器el中的各侧面的阶梯N。
[0949] 在此，通过蚀刻形成第1槽e44,从而各侧面e44A以及底面e44B成为不规则图案 且为粗涩的粗糙面。另一方面，通过切割锯e47形成第2槽e48,从而在各侧面e48A，呈切 割锯e47的磨削痕迹的多条线条以规则的图案留下。该线条即使对侧面e48A进行蚀刻也 无法完全消失，在已完成的芯片电阻器el中，成为前述的线条V(参照图107(a))。
[0950] 接着，如图116D所示，通过采用掩模e65的蚀刻将绝缘膜e45选择性地去除。关 于掩模e65,在绝缘膜e45中俯视中与各焊盘区域e22A(参照图115) -致的部分，形成开 口 e66。这样，通过蚀刻，将绝缘膜e45中与开口 e66-致的部分去除，并在该部分形成开口 e25。从而，绝缘膜e45被形成为在开口 e25中使各焊盘区域e22A露出。针对一个半成品 e50,形成两个开口 e25。
[0951] 在各半成品e50中，在绝缘膜e45形成两个开口 e25之后，使电阻测定装置（未图 示）的探头e70与各开口 e25的焊盘区域e22A接触，来检测元件e5整体的电阻值。并且， 通过隔着绝缘膜e45将激光（未图示）向任意的熔断器F(参照图108)照射，从而通过激 光对前述的修调对象区域X的布线膜e22进行修调，来将该熔断器F熔断。这样，通过将熔 断器F熔断（修调）来使之成为必要的电阻值，从而如前所述，能够调整半成品e50 (换言 之，芯片电阻器el)整体的电阻值。这时，由于绝缘膜e45成为将元件e5覆盖的覆膜，因此 能够防止在熔断时产生的碎片等附着在元件e5而产生短路。另外，由于绝缘膜e45对熔断 器F (电阻体膜e21)进行覆盖，因此能够将激光的能量积蓄在熔断器F中来将熔断器F可 靠地熔断。
[0952] 之后，通过CVD法在绝缘膜e45上形成SiN，使绝缘膜e45变厚。这时，如图116E 所示，还在第1槽e44以及第2槽e48的内周面（前述的侧面e44A、底面e44B、侧面e48A 以及底面e48B)的整个区域形成绝缘膜e45。因此，绝缘膜e45还被形成在前述的阶梯E49 上。第1槽e44以及第2槽e48各自的内周面中的绝缘膜e45 (图116E所示的状态的绝缘 膜e45)，具有丨000A?5000A (在此为大约3000A )的厚度。这时，绝缘膜e45的一部 分，进入各开口 e25从而将开口 e25堵塞。
[0953] 之后，从绝缘膜e45之上对基板e30喷射涂敷由聚酰亚胺构成的感光性树脂的液 体，如图116E所示地形成感光性树脂的树脂膜e46。此时，隔着在俯视下具有仅将第1槽 e44以及第2槽e48覆盖的图案的掩模（未图示），对基板e30涂敷该液体，以使得该液体 不进入第1槽e44以及第2槽e48内。其结果，该液状的感光性树脂便仅形成在基板e30 上，在基板e30上，成为树脂膜e46 (树脂膜）。表面e30A上的树脂膜e46的表面e46A，沿 着表面e30A变得平坦。
[0954] 另外，由于该液体未进入第1槽e44以及第2槽e48内，因此在第1槽e44以及第 2槽e48内未形成树脂膜e46。另外，除了对感光性树脂的液体进行喷射涂敷之外，还可以 通过对该液体旋涂，或者将由感光性树脂构成的薄片粘贴在基板e30的表面e30A，从而形 成树脂膜e46。
[0955] 接着，对树脂膜e46实施热处理（固化处理）。从而，树脂膜e46的厚度进行热收 缩，并且树脂膜e46硬化后膜质稳定。接着，如图116F所示，对树脂膜e46进行图案形成， 在表面e30A上的树脂膜e46,将俯视中与布线膜e22的各焊盘区域e22A (开口 e25) -致的 部分选择性地去除。具体而言，采用形成了俯视中与各焊盘区域e22A匹配（一致）的图案 的开口 e61的掩模e62,将树脂膜e46按照该图案进行曝光并显影。由此，便在各焊盘区域 e22A的上方将树脂膜e46分离来形成开口 e25。此时，在树脂膜e46中对开口 e25镶边的 部分进行热收缩，在该部分对开口 e25进行划分的划分面e46B，成为与基板e30的厚度方向 交差的倾斜面。由此，开口 e25如前所述，成为随着朝向树脂膜e46的表面e46A(成为树脂 膜e24的表面e24C)而扩大的状态。
[0956] 接着，通过采用了未图示的掩模的RIE，将各焊盘区域e22A上的绝缘膜e45去除， 从而各开口 e25被打开而焊盘区域e22A露出。接着，将通过无电解镀覆来层叠 Ni、Pd以及 Au而构成的Ni/Pd/Au层叠膜形成于各开口 e25中的焊盘区域e22A上，从而如图116G所示 地在焊盘区域e22A上形成第1连接电极e3以及第2连接电极e4。
[0957] 图118是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。详细 而言，参照图118,首先，通过将焊盘区域e22A的表面净化，从而该表面的有机物（还包括碳 的污垢等污点、油脂性的污迹）去除（脱脂）（步骤S1)。接着，该表面的氧化膜被去除（步 骤S2)。接着，在该表面实施锌酸盐处理，将该表面的（布线膜e22的）A1置换为Zn(步骤 53) 。接着，该表面上的Z通过硝酸等被剥离，在焊盘区域e22A中，新的A1便露出（步骤 54) 。
[0958] 接着，通过将焊盘区域e22A浸渍在镀覆液中，从而对焊盘区域e22A中新的A1表 面实施Ni镀覆。这样，镀覆液中的Ni便被化学还原而析出，且在该表面形成Ni层e33 (步 骤S5)。接着，通过将Ni层e33浸渍在其他镀覆液中，从而对该Ni层e33的表面实施Pd镀 覆。由此，镀覆液中的Pd便被化学还原而析出，在该Ni层e33的表面形成Pd层e34 (步骤 S6)。
[0959] 接着，通过将Pd层e34进一步浸渍在其他镀覆液中，从而对该Pd层e34的表面实 施Au镀覆。这样，镀覆液中的Au便被化学还原而析出，在该Pd层e34的表面形成Au层 e35 (步骤S7)。由此，形成第1连接电极e3以及第2连接电极e4,并使形成后的第1连接 电极e3以及第2连接电极e4干燥（步骤S8)，则第1连接电极e3以及第2连接电极e4的 制造工序完成。另外，在前后的步骤之间，适当地实施用水对半成品e50进行清洗的工序。 另外，也可以实施多次锌酸盐处理。
[0960] 在图116G中，示出在各半成品e50中形成了第1连接电极e3以及第2连接电极 e4之后的状态。在第1连接电极e3以及第2连接电极e4的每一个中，表面e3A，e4A与树 脂膜e46的表面e46A处于同一平面。另外，在树脂膜e46中划分开口 e25的划分面e46B 如前述那样地倾斜，相应地，在第1连接电极e3以及第2连接电极e4的每一个中，在表面 e3A，e4A开口 e25的边缘侧的端部向基板e30的背面e30B侧弯曲。因此，在第1连接电极 e3以及第2连接电极e4的每一个中，Ni层e33、Pd层e34以及Au层e35的每一层中的开 口 e25的边缘侧的端部，向基板e30的背面e30B侧弯曲。
[0961] 按照以上那样，由于通过无电解镀覆形成第1连接电极e3以及第2连接电极e4， 因此与通过电解镀覆形成第1连接电极e3以及第2连接电极e4的情况相比，能够削减有 关第1连接电极e3以及第2连接电极e4的形成工序的工序数（例如，电解镀覆所需要的 光刻工序、抗蚀剂掩模的剥离工序等）来提高芯片电阻器el的生产率。进一步，在无电解 镀覆的情况下，由于不需要电解镀覆中所需要的抗蚀剂掩模，因此不会因抗蚀剂掩模的位 置偏离而引起在关于第1连接电极e3以及第2连接电极e4的形成位置产生偏离，因此能 够提高第1连接电极e3以及第2连接电极e4的形成位置精度来提高成品率。另外，通过 对从树脂膜e24露出的焊盘区域e22A进行无电解镀覆，从而能够仅在该焊盘区域e22A上 形成第1连接电极e3以及第2连接电极e4。
[0962] 另外，在电解镀覆的情况下，镀覆液中含有Ni、Sn的情况是通常情况。因此，因在 第1连接电极e3以及第2连接电极e4的表面e3A，e4A残留的Sn氧化，从而会在第1连接 电极e3以及第2连接电极e4与安装基板e9的连接端子e88(参照图107(b))之间产生连 接不良，但在采用无电解镀覆的第5参考例中，不会出现这样的问题。
[0963] 这样，在形成第1连接电极e3以及第2连接电极e4,然后在进行了第1连接电极 e3以及第2连接电极e4之间的通电检查之后，基板e30被从背面e30B进行磨削。具体而 言，如图116H所示，由PET(聚对苯二甲酸乙二醇酯）构成的薄板状且具有粘接面e72的支 承带e71，在粘接面e72被粘贴在各半成品e50中的第1连接电极e3以及第2连接电极e4 侧（即，表面e30A)。这样，各半成品e50便被支承带e71支承。在此，作为支承带e71，能 够采用例如多层胶带。
[0964] 在各半成品e50被支承带e71支承的状态下，从背面e30B侧对基板e30进行磨削。 通过磨削，若基板e30被薄型化使得背面e30B到达第2槽e48的底面e48B (参照图116G)， 则连结相邻半成品e50的部分消失，因此基板e30被以第1槽e44以及第2槽e48为边界 而分割，半成品e50分离成个体而成为芯片电阻器el的完成品。即，在第1槽e44以及第 2槽e48(换言之，边界区域Z)中基板e30被切断（分断），由此，切出各个芯片电阻器el。 对背面e30B进行磨削之后的基板e30 (基板e2)的厚度为150 μ m?400 μ m(150 μ m以上 400 μ m 以下）。
[0965] 在已完成的各芯片电阻器el中，组成第1槽e44的侧面e44A的部分，成为基板e2 的侧面e2C?e2F中的任一方的粗糙面区域S，组成第2槽e48的侧面e48A的部分，成为 基板e2的侧面e2C?e2F中的任一方的纹状图案区域P，侧面e44A与侧面e48A之间的阶 梯E49,成为前述的阶梯N。然后，在已完成的各芯片电阻器el中，背面e30B成为背面e2B。 艮P，如前所述，形成第1槽e44以及第2槽e48的工序（参照图116B以及图116C)被包括 在形成侧面e2C?e2F的工序中。另外，绝缘膜e45成为钝化膜e23,树脂膜e46成为树脂 膜 e24。
[0966] 例如，即使通过蚀刻形成的第1槽e44(参照图116B)的深度不一样，如果通过切 割锯e47形成第2槽e48 (参照图116C)，则第1槽e44以及第2槽e48整体的深度（从基 板e30的表面e30A至第2槽e48的底部为止的深度）也成为一样。因此，在对基板e30的 背面e30B进行磨削来对芯片电阻器e进行单片化时，能够减少至从基板e30分离为止的芯 片电阻器el之间的时间差来使各芯片电阻器el几乎同时从基板e30分离。由此，能够抑 制因先分离的芯片电阻器el与基板e30反复发生碰撞导致芯片电阻器el中产生碎屑的不 利情况。另外，芯片电阻器el的表面e2A侧的角部（角落部ell)，由于被通过蚀刻形成的 第1槽e44划分，因此在角落部ell，与通过切割锯e47进行划分的情况相比，不易产生碎 屑。以上工序的结果是，能够在芯片电阻器el的单片化时抑制碎屑，且能够避免产生单片 化不良。即，能够实现芯片电阻器el的表面e2A侧的角落部ell(参照图107(a))的形状 的控制。另外，与通过蚀刻形成第1槽e44以及第2槽e48的两方的情况相比，还能够缩短 芯片电阻器el的单片化所消耗的时间，提高芯片电阻器el的生产率。
[0967] 尤其是，在被单片化的芯片电阻器el中的基板e2的厚度比较大，为150μπι? 400 μ m的情况下，仅通过蚀刻难以形成从基板e30的表面e30A到达第2槽e48的底面e48B 的槽（参照图116C)，且耗费时间。但是，在这样的情况下，通过并用蚀刻以及切割锯e47的 切割来形成第1槽e44以及第2槽e48然后对基板e30的背面e30B进行磨削，能够缩短芯 片电阻器el的单片化所消耗的时间。因而，能够提高芯片电阻器el的生产率。
[0968] 另外，若通过切割使第2槽e48到达基板e30的背面e30B (使第2槽e48贯通基 板e30)，则在已完成的芯片电阻器el中，会在背面e2B与侧面e2C?e2F之间的角落部产 生碎屑。但是，如第5参考例所述，若在使第2槽e48不到达背面e30B地对第2槽e48进 行半切割（参照图116C)，然后对背面e30B进行研磨，则不易在背面e2B与侧面e2C?e2F 之间的角落部产生碎屑。
[0969] 另外，若仅通过蚀刻形成从基板e30的表面e30A到达第2槽e48的底面e48B的 槽，则因蚀刻率的偏差，完成后的槽的侧面没有沿着基板e2的厚度方向，槽的剖面难以形 成为矩形状。即，槽的侧面产生偏差。但是，如第5参考例所示，通过并用蚀刻以及切割， 从而与仅进行蚀刻的情况相比，能够降低第1槽e44以及第2槽e48整体的槽侧面（侧面 e44A以及侧面e48A的每一个面）中的偏差，使该槽侧面沿着基板e2的厚度方向。
[0970] 另外，由于切割锯e47的宽度Q比第1槽e44的宽度Μ更小，因此通过切割锯e47 形成的第2槽e48的宽度Q比第1槽e44的宽度Μ更小，第2槽e48位于第1槽e44的内 侧（参照图116C)。因此，在通过切割锯e47形成第2槽e48时，切割锯e47不会扩大第1 槽e44的宽度。从而，应该由第1槽e44划分的芯片电阻器el的表面e2A侧的角落部ell 被切割锯e47划分，能够可靠地抑制在角落部ell产生碎屑。
[0971] 另外，虽然在形成第2槽e48后通过对背面e30B进行磨削来对芯片电阻器el进 行单片化，但也可在形成第2槽e48之前先对背面e30B进行磨削，然后通过切割形成第2 槽e48。另外，还假设通过将基板e30从背面e30B侧蚀刻至第2槽e48的底面e48B从而切 出芯片电阻器el的情况。
[0972] 按照以上所述，如果在形成第1槽e44以及第2槽e48之后从背面e30B侧对基板 e30进行磨削，则能够将在基板e30形成的多个芯片部件区域Y同时分割成各个芯片电阻器 el (芯片部件）（能够一次得到多个芯片电阻器el的单片）。从而，通过缩短多个芯片电阻 器el的制造时间，能够实现芯片电阻器el的生产率的提高。其中，若采用直径为8英寸的 基板e30,则能够切出50万个左右的芯片电阻器el。
[0973] S卩，即使芯片电阻器el的芯片尺寸小，也能够这样通过在先形成第1槽e44以及 第2槽e48之后从背面e30B对基板e30进行磨削，从而一次对芯片电阻器el进行单片化。 另外，由于通过蚀刻能够高精度地形成第1槽e44,因此在各个芯片电阻器el中在通过第1 槽e44划分的侧面e2C?e2F的粗糙面区域S侧，能够实现外形尺寸精度的提高。尤其是， 如果采用等离子蚀刻，则能够更加高精度地形成第1槽e44。另外，根据抗蚀图案e41 (参照 图117)，由于能够对第1槽e44的间隔进行微细化，因此能够实现在相邻的第1槽e44之 间形成的芯片电阻器el的小型化。另外，在蚀刻的情况下，在芯片电阻器el的侧面e2C? e2F的粗糙面区域S，能够降低在相邻的面之间的角落部ell(参照图107(a))产生碎屑的 情况，能够实现芯片电阻器el的外观的提高。
[0974] 另外，也可以通过对已完成的芯片电阻器el中的基板e2的背面e2B进行研磨或 蚀刻，从而形成镜面来使背面e2B洁净。如图116H所示的那样完成的芯片电阻器el，在被 从支承带e71剥离之后，被运送至固定的空间并由该空间保管。在将芯片电阻器el安装于 安装基板e9 (参照图107 (b))的情况下，通过使芯片电阻器el的背面e2B吸附于自动安装 机的吸附喷嘴e91 (参照图107(b))后移动吸附喷嘴e91，从而对芯片电阻器el进行搬送。 此时，吸附喷嘴e91吸附于背面e2B的长度方向的大约中央部分。并且，参照图107 (b)，能 够使吸附了芯片电阻器el的吸附喷嘴e91移动至安装基板e9。在安装基板e9中，根据芯 片电阻器el的第1连接电极e3以及第2连接电极e4,设置前述的1对连接端子e88。连 接端子e88例如由Cu构成。在各连接端子e88的表面，设置焊料e 13使之从该表面突出。
[0975] 因而，通过使吸附喷嘴e91移动来按压在安装基板e9,从而在芯片电阻器el中，使 第1连接电极e3与一方的连接端子e88的焊料el3接触，使第2连接电极e4与另一方的 连接端子e88的焊料el3接触。在该状态下，若对焊料el3进行加热，则焊料el3熔化。之 后，若焊料el3冷却并凝固，则第1连接电极e3与该一方的连接端子e88经由焊料el3而 接合，第2连接电极e4与该另一方的连接端子e88经由焊料el3而接合，完成芯片电阻器 el向安装基板e9的安装。
[0976] 图119是用于对将已完成的芯片电阻器收纳在压纹载带的样子进行说明的示意 图。另一方面，有些情况下也将如图116H所示完成的芯片电阻器el收纳在图119所示的 压纹载带e92。压纹载带e92是例如由聚碳酸酯树脂等形成的胶带（带状体）。在压纹载 带e92形成多个洞穴e93使之在压纹载带e92的长度方向排列。各洞穴e93被划分为向压 纹载带e92的一个面（背面）洼陷的凹状的空间。
[0977] 在将已完成的芯片电阻器el (参照图116H)收纳于压纹载带e92的情况下，通 过将芯片电阻器el的背面e2B(长度方向的大约中央部分）吸附于搬送装置的吸附喷嘴 e91 (参照图107 (b))后移动吸附喷嘴e91，从而将芯片电阻器el从支承带e71剥离。然后， 使吸附喷嘴e91移动至与压纹载带e92的洞穴e93对置的位置。此时，在被吸附喷嘴e91 吸附的芯片电阻器el中，表面e2A侧的第1连接电极e3以及第2连接电极e4以及树脂膜 e24与洞穴e93对置。
[0978] 在此，在将芯片电阻器el收纳于压纹载带e92的情况下，压纹载带e92被载置在 平坦的支承台e95上。使吸附喷嘴e91向洞穴e93侧移动（参照粗线箭头），将表面e2A侧 处于与洞穴e93对置的姿势的芯片电阻器el收纳至洞穴e93内。然后，若芯片电阻器el的 表面e2A侧与洞穴e93的底e93A接触，则完成对压纹载带e92收纳芯片电阻器el的工序。 在使吸附喷嘴e91移动来使芯片电阻器el的表面e2A侧与洞穴e93的底e93A接触时，表 面e2A侧的第1连接电极e3以及第2连接电极e4以及树脂膜e24,被按下向被支承台e95 支承的底e93A。
[0979] 在完成对压纹载带e92收纳芯片电阻器el的工序之后，在压纹载带e92的表面， 粘贴剥离盖e94,各洞穴e93的内部被剥离盖e94密闭。这样，能防止异物入侵各洞穴e93 内。在从压纹载带e92取出芯片电阻器el的情况下，剥离盖e94被从压纹载带e92剥离来 将洞穴e93打开。之后，通过自动安装机，从洞穴e93中取出芯片电阻器el来如上述那样 进行安装。
[0980] 这样在安装芯片电阻器el的情况、将芯片电阻器el收纳于压纹载带e92的情况， 进而对芯片电阻器el进行应力试验的情况下，若对芯片电阻器el的背面e2B (长度方向的 大约中央部分）施加力来将第1连接电极e3以及第2连接电极e4向某处（称作"被接触 部"）按压，则在基板e2的表面e2A作用应力。另外，该被接触部，在安装芯片电阻器el的 情况下，是安装基板e9,在将芯片电阻器el向压纹载带e92收纳时，是通过支承台e95支承 的洞穴e93的底e93A，在应力试验时，是对受到应力的芯片电阻器el进行支承的支承面。
[0981] 这种情况下，考虑基板e2的表面e2A的树脂膜e24的高度H(参照图115)小于第 1连接电极e3以及第2连接电极e4各自的高度J(参照图115)，第1连接电极e3以及第 2连接电极e4的表面e3A，e4A从基板e2的表面e2A最突出（即，树脂膜e24薄）的芯片 电阻器el (参照后述的图120)。这样的芯片电阻器el，在表面e2A侧，由于仅第1连接电 极e3以及第2连接电极e4与前述的被接触部接触（2点接触），因此对芯片电阻器el施加 的应力，集中在第1连接电极e3以及第2连接电极e4的每一个与基板e2之间的接合部。 从而，存在芯片电阻器el的电气特性恶化的担心。进而，通过该应力，在芯片电阻器el内 (尤其是，基板e2在长度方向的大约中央部分）产生变形，在严重的情况下，存在基板e2以 该大约中央部分为起点破裂的担心。
[0982] 然而，在第5参考例中，如前所述，树脂膜e24变厚，使得树脂膜e24的高度Η成为 第1连接电极e3以及第2连接电极e4各自的高度J以上（参照图115)。从而，对芯片电 阻器el施加的应力，不仅被第1连接电极e3以及第2连接电极e4承接，还被树脂膜e24 承接。即，由于能够在芯片电阻器el中使承受应力的部分的面积增大，因此能够分散对芯 片电阻器el施加的应力。这样，能够抑制在芯片电阻器el中对第1连接电极e3以及第2 连接电极e4施加的应力的集中。尤其是，由于通过树脂膜e24的表面e24C，能够更有效地 分散对芯片电阻器el施加的应力。由此，由于能够更加抑制对芯片电阻器el施加的应力 的集中，因此能够实现芯片电阻器el的强度提高。其结果，能够抑制安装时、耐久试验时、 向压纹载带e92收纳时的芯片电阻器el的破坏。其结果，能够使安装、向压纹载带e92收 纳的成品率提高，进而由于芯片电阻器el不易破坏，因此还能够使芯片电阻器el的操作性 提1?。
[0983] 接着，针对芯片电阻器el的变形例进行说明。图120?图124是第1?第5变形 例涉及的芯片电阻器的示意剖视图。在第1?第5变形例中，针对与至此为止在芯片电阻 器el中说明的部分对应的部分，附加相同的参照符号，并省略针对该部分的详细说明。关 于第1连接电极e3以及第2连接电极e4,在图115中，第1连接电极e3的表面e3A以及第 2连接电极e4的表面e4A，与树脂膜e24的表面e24C成为同一平面，如果不考虑分散在安 装时等对芯片电阻器el施加的应力，则如图120所示的第1变形例所示，第1连接电极e3 的表面e3A以及第2连接电极e4的表面e4A，也可以朝向从基板e2的表面e2A离开的方向 (图120中的上方）比树脂膜e24的表面e24C更加突出。此时，树脂膜e24的高度H，比第 1连接电极e3以及第2连接电极e4各自的高度J更低。
[0984] 相反，与图115的情况相比，如果想要分散安装时等对芯片电阻器el施加的应力， 则如图121所示的第2变形例所示，只要使树脂膜e24的高度Η比第1连接电极e3以及第 2连接电极e4各自的高度J更高即可。这样，树脂膜e24变厚，第1连接电极e3的表面e3A 以及第2连接电极e4的表面e4A，与树脂膜e24的表面e24C相比，向基板e2的表面e2A侧 (图120中的下方）偏离。这种情况下，由于第1连接电极e3以及第2连接电极e4,成为 与树脂膜e24的表面e24C相比更加向基板e2侧埋没的状态，因此不会发生前述的第1连 接电极e3以及第2连接电极e4中的2点接触本身。因此，能够进一步抑制应力在芯片电 阻器el中的集中。但是，在将第2变形例的芯片电阻器el安装于安装基板e9的情况下， 需要预先使安装基板e9的各连接端子e88上的焊料el3变厚至到达第1连接电极e3的表 面e3A以及第2连接电极e4的表面e4A，预防第1连接电极e3以及第2连接电极e4与焊 料el3之间的连接不良（参照图107(b))。
[0985] 另外，在基板e2的表面e2A上的绝缘层e20,该端面e20A(俯视中与表面e2A的边 缘部e85-致的部分），在基板e2的厚度方向（图115、图120以及图121中的上下方向） 上延伸，但也可以如图122?图124所示那样地倾斜。详细而言，绝缘层e20的端面e20A， 随着从基板e2的表面e2A向绝缘层e20的表面靠近而向基板e2的内方倾斜。根据这样的 端面e20A，在钝化膜e23中覆盖该端面e20A的部分（前述的端部e23C)也沿着端面e20A 倾斜。
[0986] 在图122?图124所示的第3?第5变形例的芯片电阻器el中，树脂膜e24的边 缘e24A的位置存在差异。首先，图122所示的第3变形例的芯片电阻器el中、绝缘层e20 的端面e20A以及钝化膜e23的端部e23C倾斜，除了这点以外，与图115的芯片电阻器el 相同。因此，俯视中，树脂膜e24的边缘e24A，与钝化膜e23的侧面被覆部e23B匹配，仅以 侧面被覆部e23B的厚度量定位在比基板e2的表面e2A的边缘部e85 (基板e2的表面e2A 侧的边缘）更靠近外侧。这样，虽然使边缘e24A与侧面被覆部e23B匹配，但在为了形成前 述的树脂膜e46而对感光性树脂的液体进行喷射涂敷时（参照图116E)，需要采用未图示的 掩模使该液体不进入第1槽e44以及第2槽e48内。另外，即使该液体进入第1槽e44以 及第2槽e48内，之后在对树脂膜e46进行图案形成时（参照图116F)，只要在掩模e62中 在俯视下与第1槽e44以及第2槽e48 -致的部分也形成开口 e61即可。这样，通过树脂 膜e46的图案形成，能够将第1槽e44以及第2槽e48内的树脂膜e46去除，使树脂膜e24 的边缘e24A与侧面被覆部e23B匹配。
[0987] 在此，由于树脂膜e24是树脂制的薄膜，因此因冲击而产生裂纹的担心小。因此， 由于树脂膜e24能够可靠地保护基板e2的表面e2A (尤其元件e5以及熔断器F)与基板e2 的表面e2A的边缘部e85免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器el。 另一方面，在图123所示的第4变形例的芯片电阻器el中，在俯视下，树脂膜e24的边缘 e24A不与钝化膜e23的侧面被覆部e23B匹配，向侧面被覆部e23B的内侧后退，详细而言， 与基板e2的表面e2A的边缘部e85相比，向基板e2的内侧后退。这种情况下，由于树脂膜 e24也能够可靠地保护基板e2的表面e2A (尤其元件e5以及熔断器F)免受冲击破坏，因此 能够提供一种耐冲击性优良的芯片电阻器el。为了使树脂膜e24的边缘e24A向基板e2的 内侧后退，只要在对树脂膜e46进行图案形成时，预先在掩模e62中俯视下与基板e2 (基板 e30)的边缘部e85重叠的部分也形成开口 e61即可（参照图116F)。这样，通过树脂膜e46 的图案形成，从而将俯视下与基板e2 (基板e30)的边缘部e85重叠的区域的树脂膜e46去 除，结果，能够使树脂I旲e24的边缘e24A向基板e2的内侧后退。
[0988] 然后，在图124所示的第5变形例的芯片电阻器el中，俯视中，树脂膜e24的边缘 e24A，与钝化膜e23的侧面被覆部e23B不匹配。详细而言，树脂膜e24比侧面被覆部e23B 进一步向外方突出，从外部对侧面被覆部e23B的整个区域进行覆盖。即，在第5变形例中， 树脂膜e24对钝化膜e23的表面被覆部e23A以及侧面被覆部e23B的两方进行覆盖。这种 情况下，由于树脂膜e24能够可靠地保护基板e2的表面e2A (尤其元件e5以及熔断器F) 与基板e2的侧面e2C?e2F免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器 el。如果树脂膜e24想要对表面被覆部e23A以及侧面被覆部e23B的双方进行覆盖，则在为 了形成前述的树脂膜e46而对感光性树脂的液体进行喷射涂敷时（参照图116E)，只要使该 液体进入第1槽e44以及第2槽e48内并附着在侧面被覆部e23B即可。另外，在前述那样 对该液体进行旋涂的情况下，由于该液体没有成为膜状，而将第1槽e44以及第2槽e48完 全填埋，因此不优选。另一方面，在将由感光性树脂组成的薄片粘贴在基板e30的表面e30A 来形成树脂膜e46的情况下，因该薄片不会进入第1槽e44以及第2槽e48内，故而无法对 侧面被覆部e23B的整个区域进行覆盖，因此不优选。从而，为了由树脂膜e24对表面被覆 部e23A以及侧面被覆部e23B双方进行覆盖，对感光性树脂的液体进行喷射涂敷是有效的。
[0989] 以上针对第5参考例的实施方式进行了说明，但第5参考例还可以采用其他方式 来实施。例如，作为第5参考例的芯片部件的一例，在前述的实施方式中，公开了芯片电阻 器el，第5参考例还能够应用于芯片电容器、芯片电感器、芯片二极管之类的芯片部件。以 下针对芯片电容器进行说明。
[0990] 图125是第5参考例的其他实施方式涉及的芯片电容器的俯视图。图126是从图 125的切断面线CXXVI-CXXVI观看的剖视图。图127是将上述芯片电容器的一部分结构分 离示出的分解立体图。在此后描述的芯片电容器elOl中，对与在前述的芯片电阻器el中 说明的部分对应的部分，附加相同的参照符号，并针对该部分省略详细说明。在芯片电容器 elOl中，关于与在芯片电阻器el中说明的部分附加相同的参照符号的部分，只要没有特别 提及，就具有与芯片电阻器el中说明的部分相同的结构，能够实现与芯片电阻器el中说明 的部分相同的作用效果。
[0991] 参照图125,芯片电容器elOl与芯片电阻器el同样地具备：基板e2 ;在基板e2 上（基板e2的表面e2A侧）配置的第1连接电极e3、和在该基板e2上配置的第2连接电 极e4。基板e2,在本实施方式中在俯视下具有矩形形状。在基板e2的长度方向两端部分 别配置第1连接电极e3以及第2连接电极e4。第1连接电极e3以及第2连接电极e4,在 本实施方式中，具有在基板e2的短边方向上延伸的大致矩形的平面形状。在基板e2的表 面e2A，在第1连接电极e3以及第2连接电极e4之间的电容器配置区域el05内，配置有多 个电容器要素 C1?C9。多个电容器要素 C1?C9,是构成前述的元件e5的多个元件要素 (电容器元件），被电连接成可经由多个熔断器单元el07 (相当于前述的熔断器F)分别与 第2连接电极e4断开。通过这些电容器要素 C1?C9构成的元件e5,成为电容器电路网。
[0992] 如图126以及图127所示，在基板e2的表面e2A形成绝缘层e20,在绝缘层e20的 表面形成下部电极膜elll。下部电极膜elll，遍及电容器配置区域el05的大致整个区域。 进而，下部电极膜elll延伸至第1连接电极e3的正下方的区域而形成。更具体而言，下部 电极膜elll具有：在电容器配置区域el05中作为电容器要素 C1?C9的共同的下部电极 而发挥功能的电容器电极区域elllA ;和在第1连接电极e3的正下方配置的用于引出外部 电极的焊盘区域elllB (焊盘）。电容器电极区域elllA位于电容器配置区域el05,焊盘区 域elllB位于第1连接电极e3的正下方并与第1连接电极e3接触。
[0993] 在电容器配置区域el05中，以覆盖下部电极膜elll (电容器电极区域elllA)并 相接的方式形成电容膜（电介质膜）ell2。电容膜ell2遍及电容器电极区域elllA(电容 器配置区域el05)的整个区域而形成。电容膜ell2,在本实施方式中，进一步将电容器配置 区域el05外的绝缘层e20覆盖。
[0994] 在电容膜ell2上，形成上部电极膜ell3使之与电容膜ell2相接。在图125中， 为了清楚化，将上部电极膜ell3着色示出。上部电极膜ell3具有：位于电容器配置区域 el05的电容器电极区域ell3A ;位于第2连接电极e4的正下方并与第2连接电极e4接触 的焊盘区域ell3B (焊盘）；和被配置在电容器电极区域ell3A与焊盘区域ell3B之间的熔 断器区域ell3C。
[0995] 在电容器电极区域ell3A中，上部电极膜ell3被分割（分离）成多个电极膜部分 (上部电极膜部分）el31?el39。在本实施方式中，各电极膜部分el31?el39均形成为矩 形形状，并从熔断器区域ell3C向第1连接电极e3呈带状延伸。多个电极膜部分el31? e 139以多个种类的对置面积夹着电容膜e 112 (与电容膜e 112相接）与下部电极膜e 111对 置。更具体而言，电极膜部分el31?el39的与下部电极膜elll对置的对置面积可以被规 定为 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。gp，多个电极膜部分 el31 ?el39,包 括对置面积不同的多个电极膜部分，更详细而言，包括具有公比被设定成为2的等比数列 的对置面积的多个电极膜部分el31?138(或者el31?el37, el39)。由此，通过与各电 极膜部分el31?el39之间夹着电容膜ell2而对置的下部电极膜elll、和电容膜ell2而 分别构成的多个电容器要素 C1?C9,包括具有彼此不同的电容值的多个电容器要素。在电 极膜部分el31?el39的对置面积比如前所述的情况下，电容器要素 C1?C9的电容值比 与该对置面积的比相等，成为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。S卩，多个电 容器要素 C1?C9包括按照公比成为2的等比数列的方式设定了电容值的多个电容器要素 C1 ?C8(或者 C1 ?C7, C9)。
[0996] 在本实施方式中，电极膜部分el31?135形成宽度相等，长度比设定成 1 : 2 : 4 : 8 : 16的带状。另外，电极膜部分6135,6136,6137,6138,6139形成长度相 等且宽度比设定成1 : 2 : 4 : 8 : 8的带状。电极膜部分el35?el39,遍及电容器配置 区域el05的从第2连接电极e4侧的端缘至第1连接电极e3侧的端缘为止的范围而延伸 形成，电极膜部分el31?el34比电极膜部分el35?el39形成得更短。
[0997] 焊盘区域ell3B形成为与第2连接电极e4大致相似的形状，具有大致矩形的平面 形状。如图126所示，焊盘区域ell3B中的上部电极膜ell3与第2连接电极e4相接。熔 断器区域el 13C沿着焊盘区域el 13B的一条长边（相对于基板e2的周边处于内侧的长边） 而配置。熔断器区域ell3C包括沿着焊盘区域ell3B的上述一条长边而排列的多个熔断器 单元el07。
[0998] 熔断器单元el07采用与上部电极膜ell3的焊盘区域ell3B相同的材料一体式地 形成。多个电极膜部分el31?el39,与一个或者多个熔断器单元el07 -体式地形成，并经 由这些熔断器单元el〇7与焊盘区域ell3B连接，经由该焊盘区域ell3B与第2连接电极e4 电连接。如图125所示，面积比较小的电极膜部分el31?136,通过一个熔断器单元el07 与焊盘区域ell3B连接，面积比较大的电极膜部分el37?el39,经由多个熔断器单元el07 与焊盘区域el 13B连接。不需要使用所有的熔断器单元el07,在本实施方式中，一部分熔断 器单元e 107是未使用的。
[0999] 熔断器单元el07包括：用于与焊盘区域ell3B之间的连接的第1宽幅部el07A; 用于与电极膜部分el31?el39之间的连接的第2宽幅部el07B ;和对第1以及第2宽幅 部el07A，el07B之间进行连接的窄幅部el07C。窄幅部el07C被构成为能够通过激光进行 切断（熔断）。由此，能够将电极膜部分el31?el39中无用的电极膜部分，通过熔断器单 元el〇7的切断而与第1以及第2连接电极e3, e4电断开。
[1000] 图125以及图127中虽然省略了图示，但如图126所表示，包括上部电极膜ell3 的表面在内的芯片电容器elOl的表面，被前述的钝化膜e23覆盖。钝化膜e23例如由氮化 膜构成，不仅延伸至芯片电容器elOl的上表面，还延伸至基板e2的侧面e2C?e2F，来对侧 面e2C?e2F的整个区域进行覆盖。进而，在钝化膜e23上形成前述的树脂膜e24。
[1001] 钝化膜e23以及树脂膜e24,是对芯片电容器elOl的表面进行保护的保护膜。在 其中与第1连接电极e3以及第2连接电极e4对应的区域，分别形成前述的开口 e25。开口 e25贯通钝化膜e23以及树脂膜e24,以分别使下部电极膜elll的焊盘区域elllB的一部 分区域、上部电极膜ell3的焊盘区域ell3B的一部分区域露出。进而，在本实施方式中，与 第1连接电极e3对应的开口 e25还贯通电容膜ell2。
[1002] 在开口 e25分别埋入第1连接电极e3以及第2连接电极e4。由此，第1连接电 极e3与下部电极膜elll的焊盘区域elllB接合，第2连接电极e4与上部电极膜ell3的 焊盘区域ell3B接合。在本实施方式中，第1以及第2外部电极e3, e4被形成为各自的表 面e3A，e4A与树脂膜e24的表面e24A大约处于同一平面。与芯片电阻器el同样地，能够 以倒装芯片方式在安装基板e9接合芯片电容器elOl。
[1003] 图128是表示上述芯片电容器的内部的电气结构的电路图。在第1连接电极e3与 第2连接电极e4之间并联连接多个电容器要素 C1?C9。在各电容器要素 C1?C9与第2 连接电极e4之间，串联设置由一个或者多个熔断器单元el07分别构成的熔断器F1?F9。
[1004] 当熔断器F1?F9全部连接时，芯片电容器elOl的电容值与电容器要素 C1?C9 的电容值的总和相等。若对从多个熔断器F1?F9中选择出的一个或者两个以上的熔断器 进行切断，则与该被切断的熔断器对应的电容器要素断开，芯片电容器elOl的电容值减少 该断开的电容器要素的电容值。
[1005] 因而，如果对焊盘区域elllB，ell3B之间的电容值（电容器要素 C1?C9的总电 容值）进行测定，之后根据所希望的电容值将从熔断器F1?F9中适当地选择出的一个或 者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合（激光修调）。尤其 是，如果电容器要素 C1?C8的电容值被设定为使公比为2的等比数列，则能够实现以与作 为最小电容值（该等比数列的初项的值）的电容器要素 C1的电容值对应的精度向目标电 容值的契合的微调整。
[1006] 例如，电容器要素C1?C9的电容值可以被规定为如下。
[1007] C1 = 0. 03125pF C2 = 0. 0625pF C3 = 0. 125pF C4 = 0. 25pF C5 = 0. 5pF C6 = lpF C7 = 2pF C8 = 4pF C9 = 4pF
[1008] 这种情况下，能够以0. 03125pF的最小契合精度对芯片电容器elOl的容量进行 微调整。另外，通过从熔断器F1?F9中适当地选择应切断的熔断器，从而能够提供一种 10pF?18pF之间的任意电容值的芯片电容器elOl。
[1009] 如以上所述，根据本实施方式，在第1连接电极e3以及第2连接电极e4之间，设置 可通过熔断器F1?F9断开的多个电容器要素 C1?C9。电容器要素 C1?C9,包括不同电 容值的多个电容器要素，更具体而言，包括电容值被设定成为等比数列的多个电容器要素。 由此，通过从熔断器F1?F9中选择一个或者多个熔断器来通过激光进行熔断，从而不必变 更设计便能够对应多个种类的电容值，能够以共同的设计实现能够准确契合所希望的电容 值的芯片电容器elOl。
[1010] 关于芯片电容器elOl的各部的详细情况，以下加以说明。参照图125,基板e2也 可以具有例如在俯视下〇. 3mmX0. 15mm、0. 4mmX0. 2mm等的矩形形状（优选0. 4mmX0. 2mm 以下的大小）。电容器配置区域el05大概成为具有与基板e2的短边长度相当的一边的正 方形区域。基板e2的厚度可以是150 μ m左右。参照图126,基板e2可以是例如通过从背 面侧（未形成电容器要素 C1?C9的表面）进行的磨削或者研磨从而被薄型化的基板。作 为基板e2的材料，既可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可 以采用树脂膜。
[1011] 绝缘层e20也可以是氧化硅膜等的氧化膜。该膜厚也可以是500i4?2000A的 程度。下部电极膜elll优选为导电性膜，尤其优选金属膜，例如可以是铝膜。由铝膜构成 的下部电极膜elll，能够通过溅射法形成。上部电极膜ell3也同样地，优选由导电性膜、 尤其由金属膜构成，也可以是铝膜。由铝膜构成的上部电极膜ell3,能够通过溅射法形成。 将上部电极膜ell3的电容器电极区域ell3A分割成电极膜部分el31?el39,进而用于将 熔断器区域ell3C整形为多个熔断器单元el07的图案形成，能够通过光刻以及蚀刻工艺来 进行。
[1012] 电容膜el 12例如能够由氮化硅膜构成，其膜厚设为5()0A?2000A (例如ΙΟΟΟΑ )。电容膜ell2也可以是通过等离子CVD (化学气相生长）形成的氮化硅膜。钝化膜e23例 如由氮化硅膜构成，能够通过例如等离子CVD法形成。其膜厚也可以设置为8000A左右。 树脂膜e24,如前所述，能够由聚酰亚胺膜等其他树脂膜构成。
[1013] 第1以及第2连接电极e3, e4可由层叠构造膜构成，该层叠构造膜层叠了例如与 下部电极膜elll或者上部电极膜ell3相接的Ni层e33、在该Ni层e33上层叠的Pd层 e34、和在该Pd层e34上层叠的Au层e35,能够通过例如无电解镀覆法形成。Ni层e33有 利于对下部电极膜elll或者上部电极膜ell3的紧贴性的提高，Pd层e34作为对上部电极 膜或者下部电极膜的材料与第1以及第2连接电极e3，e4的最上层的金之间的相互扩散进 行抑制的扩散防止层发挥功能。
[1014] 这样的芯片电容器elOl的制造工序，与形成了元件e5之后的芯片电阻器el的制 造工序相同。在芯片电容器elOl中形成元件e5(电容器元件）的情况下，首先，在前述的 基板e30(基板e2)的表面，通过热氧化法以及/或者CVD法，形成由氧化膜（例如氧化硅 膜）构成的绝缘层e20。接着，通过例如溅射法，在绝缘层e20的整个表面形成由铝膜构成 的下部电极膜elll。下部电极膜elll的膜厚也可以设为8000A左右。接着，在该下部电 极膜的表面，通过光刻形成与下部电极膜elll的最终形状对应的抗蚀图案。通过将该抗蚀 图案作为掩模来蚀刻下部电极膜，从而得到如图125等所示的图案的下部电极膜elll。下 部电极膜elll的蚀刻通过例如反应性离子蚀刻进行。
[1015] 接着，通过例如等离子CVD法，在下部电极膜elll上形成由氮化硅膜等构成的电 容膜ell2。在未形成下部电极膜elll的区域，在绝缘层e20的表面形成电容膜ell2。接 着，在该电容膜el 12上形成上部电极膜el 13。上部电极膜el 13例如由铝膜构成，能够通 过溅射法形成。该膜厚也可以设为8000A左右。接着，在上部电极膜ell3的表面通过光 刻形成与上部电极膜ell3的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模的蚀 亥IJ，从而上部电极膜ell3被图案形成为最终形状（参照图125等）。由此，上部电极膜ell3 被整形为在电容器电极区域ell3A具有被分割成多个电极膜部分el31?el39的部分，在 熔断器区域ell3C具有多个熔断器单元elO,且具有与这些熔断器单元el07连接的焊盘区 域ell3B的图案。通过对上部电极膜ell3进行分割，从而能够形成与电极膜部分el31? el39的数目相应的多个电容器要素 C1?C9。用于上部电极膜ell3的图案形成的蚀刻，可 以通过采用了磷酸等的蚀刻液的湿式蚀刻进行，也可以通过反应性离子蚀刻进行。
[1016] 通过以上工序，形成芯片电容器elOl中的元件e5 (电容器要素 C1?C9、熔断器单 元el07)。在形成了元件e5之后，通过等离子CVD法,绝缘膜e45被形成为将元件e5(上部 电极膜ell3、未形成上部电极膜ell3的区域中的电容膜ell2)全部覆盖（参照图116A)。 之后，在形成第1槽e44以及第2槽e48之后（参照图116B以及图116C)形成开口 e25 (参 照图116D)。然后，向从开口 e25露出的上部电极膜ell3的焊盘区域ell3B和下部电极膜 elll的焊盘区域elllB抵接探头e70,测定多个电容器要素 C0?C9的总电容值（参照图 116D)。基于该所测定的总电容值，根据作为目的的芯片电容器elOl的电容值，选择应断开 的电容器要素、即应切断的熔断器。
[1017] 从该状态起，进行用于将熔断器单元el〇7熔断的激光修调。即，对构成根据上述 总电容值的测定结果选择出的熔断器的熔断器单元el07照射激光，将该熔断器单元el07 的窄幅部el07C(参照图125)熔断。由此，对应的电容器要素便从焊盘区域ell3B断开。当 对熔断器单元el07照射激光时，通过作为覆膜的绝缘膜e45的作用，在熔断器单元el07的 附近积蓄激光的能量，由此熔断器单元el07熔断。这样，便能够将芯片电容器elOl的电容 值可靠地设为目的的电容值。
[1018] 接着，通过例如等离子CVD法，在覆膜（绝缘膜e45)上沉积氮化硅膜，形成钝化膜 e23。前述的覆膜，在最终形态下，与钝化膜e23-体化，构成该钝化膜e23的一部分。在熔 断器的切断后形成的钝化膜e23,进入在熔断器熔断时同时被破坏的覆膜的开口内，覆盖熔 断器单元el〇7的切面来进行保护。因此，钝化膜e23防止异物进入熔断器单元el07的切 断处或者水分入侵熔断器单元el〇7的切断处。这样，能制造可靠性高的芯片电容器elOl。 钝化膜e23也可以整体上形成具有例如8000A左右的膜厚。
[1019] 接着，形成前述的树脂膜e46(参照图116E)。之后，被树脂膜e46、钝化膜e23堵 塞的开口 e25打开（图参照116F)，焊盘区域elllB以及焊盘区域ell3B，经由开口 e25而 从树脂膜e46 (树脂膜e24)露出。之后，在开口 e25中从树脂膜e46露出的焊盘区域elllB 上以及焊盘区域ell3B上，通过例如无电解镀覆法形成第1连接电极e3以及第2连接电极 e4(参照图116G)。
[1020] 之后，与芯片电阻器el的情况同样地，若从背面e30B对基板e30进行磨削（参照 图116H)，则能够切出芯片电容器elOl的单片。在利用了光刻工序的上部电极膜ell3的图 案形成中，能够高精度地形成微小面积的电极膜部分el31?el39,进而能够形成微细图案 的熔断器单元el07。然后，在上部电极膜ell3的图案形成之后，经过总电容值的测定，决定 应切断的熔断器。通过将该被决定出的熔断器切断，从而能够得到被准确契合所希望的电 容值的芯片电容器elOl。即，在该芯片电容器elOl中，通过选择一个或者多个熔断器来进 行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过对电容值不同的多个 电容器要素 C1?C9进行组合，从而能够以共同的设计实现各种电容值的芯片电容器elOl。
[1021] 以上，针对第5参考例的芯片部件（芯片电阻器el、芯片电容器elOl)进行了说 明，但第5参考例进一步还可以采用其他方式来实施。例如，在前述的实施方式中，在芯片 电阻器el的情况下，虽然例示了多个电阻电路具有公比呈r(0 < r、r尹1) = 2的等比数 列的电阻值的多个电阻电路的示例，但该等比数列的公比也可以是2以外的数。另外，在芯 片电容器elOl的情况下，虽然也例示了电容器要素具有公比呈r(0 < r、r尹1) = 2的等 比数列的电容值的多个电容器要素的示例，但该等比数列的公比也可以是2以外的数。
[1022] 另外，在芯片电阻器el、芯片电容器elOl中，虽然在基板e2的表面形成绝缘层 e20,但如果基板e2是绝缘性的基板，则还可以省去绝缘层e20。另外，在芯片电容器elOl 中，虽然示出了仅上部电极膜ell3被分割成多个电极膜部分的结构，但也可以是仅下部电 极膜elll被分割成多个电极膜部分，或者上部电极膜ell3以及下部电极膜elll两方均被 分割成多个电极膜部分。进而，在前述的实施方式中，虽然示出了上部电极膜或者下部电极 膜与熔断器单元一体化的示例，但也可以由与上部电极膜或者下部电极膜不同的其他导体 膜形成熔断器单元。另外，在前述的芯片电容器elOl中，虽然形成了具有上部电极膜ell3 以及下部电极膜elll的1层电容器结构，但也可以通过在上部电极膜ell3上隔着电容膜 层叠其他的电极膜来层叠多个电容器结构。
[1023] 在芯片电容器elOl中，另外也可以采用导电性基板作为基板e2,采用该导电性基 板作为下部电极，形成电容膜ell2使之与导电性基板的表面相接。在该情况下，也可以从 导电性基板的背面引出一方的外部电极。另外，在将第5参考例应用于芯片电感器的情况 下，在该芯片电感器中在前述的基板e2上形成的元件e5,包括含有多个电感器要素（元件 要素）的电感器电路网（电感器元件）。这种情况下，元件e5,被设置在基板e2的表面e2A 上形成的多层布线中，通过布线膜e22形成。在该芯片电感器中，通过选择一个或者多个 熔断器F来进行切断，从而由于能够将电感器电路网中的多个电感器要素的组合图案设置 为任意的图案，因此能够以共同的设计实现电感器电路网的电气特性各种各样的芯片电感 器。
[1024] 然后，在将第5参考例应用于芯片二极管的情况下，在该芯片二极管中形成在前 述的基板e2上的元件e5,包括含有多个二极管要素（元件要素）的二极管电路网（二极管 元件）。二极管元件形成在基板e2上。在该芯片二极管中，通过选择一个或者多个熔断器 F来进行切断，能够将二极管电路网中的多个二极管要素的组合图案设置为任意的图案，因 此能够以共同的设计实现二极管电路网的电气特性各种各样的芯片二极管。
[1025] 芯片电感器以及芯片二极管的任一者，都能够实现与芯片电阻器el、芯片电容器 elOl的情况相同的作用效果。另外，在前述的第1连接电极e3以及第2连接电极e4中，还 能够省去在Ni层e33与Au层e35之间夹设的Pd层e34。由于Ni层e33与Au层e35之间 的粘接性良好，因此如果在Au层e35未形成前述的针孔，则也可以省去Pd层e34。
[1026] 另外，如果将在如前述地通过蚀刻形成第1槽e44时采用的抗蚀图案e41的开口 e42的交差部分43(参照图117)设置为圆形状，则在已完成的芯片部件中，能够将基板e2 的表面e2A侧的角落部（粗糙面区域S中的角落部）11整形为圆状。另外，在芯片电阻器 el中说明的变形例1?5(图120?图124)的结构，在芯片电容器elOl、芯片电感器以及 芯片二极管的任一者中都可应用。
[1027] 图129是表示作为第5参考例的采用芯片部件的电子器械的一例的智能手机的外 观的立体图。智能手机e201，在扁平的长方体形状的框体e202的内部收纳电子部件而构 成。框体e202在表侧以及背侧具有长方形状的一对主面，其一对主面由四个侧面而结合。 在框体e202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板e203的显示面。 显示面板e203的显示面，构成触摸面板，对使用者提供输入界面。
[1028] 显示面板e203,形成占框体e202的一个主面的大部分的长方形形状。配置操作 按钮e204,使之沿着显示面板e203的一条短边。在本实施方式中，多个（三个）操作按钮 e204沿着显示面板e203的短边排列。使用者，通过对操作按钮e204以及触摸面板进行操 作，从而进行对智能手机e201的操作，能够调出必要的功能并使之执行。
[1029] 在显示面板e203另一条短边的附近，配置扬声器e205。扬声器e205,既提供用于 电话功能的话筒，还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作按 钮e204的附近，在框体e202的一个侧面配置麦克风E206。麦克风E206,除了提供用于电 话功能的话筒之外，还能够被用作录音用的麦克风。
[1030] 图130是表示在框体e202的内部收纳的电子电路组件e210的结构的图解俯视 图。电子电路组件e210包括：布线基板e211、和在布线基板e211的安装面安装的电路部 件。多个电路部件包括：多个集成电路元件（IC)e212-e220、和多个芯片部件。多个1C包 括：传送处理ICe212、OneSeg电视接收ICe213、GPS接收ICe214、FM调谐器ICe215、电源 ICe216、闪存e217、微型计算机e218、电源ICe219以及基带ICe220。多个芯片部件（相当 于第5参考例的芯片部件），包括：芯片电感器e221，e225, e235、芯片电阻器e222, e224， e233、芯片电容器e227, e230, e234、以及芯片二极管e228, e231。
[1031] 传送处理ICe212内置用于生成对显示面板e203的显示控制信号，且接收来自显 不面板e203的表面的触摸面板的输入信号的电子电路。为了与显不面板e203之间的连 接，在传送处理ICe212上连接柔性布线E209。OneSeg电视接收ICe213,内置构成用于对 OneSeg播放（以便携式设备作为接收对象的地面数字电视播放）的电波进行接收的接收机 的电子电路。在OneSeg电视接收ICe213的附近配置多个芯片电感器e221、以及多个芯片电 阻器e222。OneSeg电视接收ICe213、芯片电感器e221以及芯片电阻器e222,构成OneSeg 播放接收电路e223。芯片电感器e221以及芯片电阻器e222分别具有被准确契合的电感以 及电阻，对OneSeg播放接收电路e223提供高精度的电路常数。
[1032] GPS接收ICe214内置接收来自GPS卫星的电波并对智能手机e201的位置信息进 行输出的电子电路。FM调谐器ICe215,与在其附近安装于布线基板e211的多个芯片电阻 器e224以及多个芯片电感器e225 -起构成FM播放接收电路e226。芯片电阻器e224以及 芯片电感器e225分别具有被准确契合的电阻值以及电感，对FM播放接收电路e226提供高 精度的电路常数。
[1033] 在电源ICe216的附近，多个芯片电容器e227以及多个芯片二极管e228被安装在 布线基板e211的安装面。电源ICe216,与芯片电容器e227以及芯片二极管e228 -起构成 电源电路e229。闪存e217是用于对操作系统程序、在智能手机e201的内部生成的数据、通 过通信功能从外部获取的数据以及程序等进行记录的存储装置。
[1034] 微型计算机e218是内置CPU、ROM以及RAM，且通过执行各种运算处理，从而实现 智能手机e201的多个功能的运算处理电路。更具体而言，通过微型计算机e218的作用，实 现图像处理、用于各种应用程序的运算处理。在电源ICe219的附近，多个芯片电容器e230 以及多个芯片二极管e231被安装在布线基板e211的安装面。电源ICe219,与芯片电容器 e230以及芯片二极管e231 -起，构成电源电路e232。
[1035] 在基带ICe220的附近，多个芯片电阻器e233、多个芯片电容器e234、以及多个芯 片电感器e235被安装在布线基板e211的安装面。基带ICe220与芯片电阻器e233、芯片电 容器e234以及芯片电感器e235 -起构成基带通信电路e236。基带通信电路e236提供用 于电话通信以及数据通信的通信功能。
[1036] 通过这样的结构，通过电源电路e229, e232被适当地调整后的电力，被提供给传 送处理ICe212、GPS接收ICe214、0neSeg播放接收电路e223、FM播放接收电路e226、基带通 信电路e236、闪存e217以及微型计算机e218。微型计算机e218响应经由传送处理ICe212 输入的输入信号来进行运算处理，从传送处理ICe212对显示面板e203输出显示控制信号 来使显示面板e203进行各种显示。
[1037] 若通过触摸面板或者操作按钮e204的操作指示OneSeg播放的接收，则通过 OneSeg播放接收电路e223的作用从而接收OneSeg播放。然后，将所接收的图像输出给显 示面板e203,用于使所接收的声音从扬声器e205音响化的运算处理，通过微型计算机e218 来执行。另外，在需要智能手机e201的位置信息时，微型计算机e218获取GPS接收ICe214 输出的位置信息，并执行采用了该位置信息的运算处理。
[1038] 进而，若通过触摸面板或者操作按钮e204的操作输入了 FM播放接收指令，则微型 计算机e218起动FM播放接收电路e226,执行用于使所接收的声音从扬声器e205输出的运 算处理。闪存e217被用于通过通信获取的数据的存储、存储通过微型计算机e218的运算、 来自触摸面板的输入而制作的数据。微型计算机e218根据需要对闪存e217写入数据，或 者从闪存e217读出数据。
[1039] 电话通信或者数据通信的功能，通过基带通信电路e236而实现。微型计算机e218 对基带通信电路e236进行控制来进行用于对声音或者数据进行收发的处理。
[1040] 〈第6参考例涉及的发明〉
[1041] (1)第6参考例涉及的发明特征
[1042] 例如，第6参考例涉及的发明特征在于以下的F1?F15。
[1043] (F1) -种芯片部件，包括：在基板上形成的元件；为了对上述元件进行外部连接 而形成于上述基板上的外部连接电极；和形成于上述基板上，对上述元件进行覆盖，且使上 述外部连接电极露出的保护树脂膜，上述保护树脂膜的表面距离上述基板的表面的高度， 为上述外部连接电极距离上述基板的表面的高度以上。
[1044] 根据该结构，在安装芯片部件的情况下、对芯片部件进行应力试验的情况下，即使 将芯片部件中的外部连接电极侧向某处按压，此时对芯片部件施加的应力不仅被外部连接 电极承接，还被保护树脂膜也承接。即，由于能够使在芯片部件中承受应力的部分的面积增 大，因此能够分散对芯片部件施加的应力。由此，能够抑制芯片部件对应的应力的集中。
[1045] (F2)根据F1记载的芯片部件，包括一对上述外部连接电极，上述保护树脂膜被配 置在上述一对外部连接电极之间，具有平坦的应力分散面。
[1046] 根据该结构，通过保护树脂膜的应力分散面，能够更有效地分散对芯片部件施加 的应力。这样，能够更加抑制芯片部件对应的应力的集中。
[1047] (F3)根据F1或者F2记载的芯片部件，上述元件包括多个元件要素，还包括被设置 在上述基板上，且可将上述多个元件要素分别断开地与上述外部连接电极连接的多个熔断 器。
[1048] 根据该结构，在该芯片部件中，通过选择一个或者多个熔断器来进行切断，从而由 于能够将元件中的多个元件要素的组合图案设置为任意的图案，从而能够以共同的设计实 现元件的电气特性各种各样的芯片部件。
[1049] (F4)根据F3记载的芯片部件，上述元件要素是电阻体，上述芯片部件是芯片电阻 器。
[1050] 根据该结构，在该芯片部件（芯片电阻器）中，通过选择一个或者多个熔断器来进 行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过对电阻值不同的多个 电阻体进行组合，从而能够以共同的设计实现各种各样电阻值的芯片电阻器。
[1051] (F5)根据F3记载的芯片部件，上述元件要素是电容器要素，上述芯片部件是芯片 电容器。
[1052] 根据该结构，在该芯片部件（芯片电容器）中，通过选择一个或者多个熔断器来进 行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过组合电容值不同的多 个电容器要素，从而能够以共同的设计实现各种各样电容值的芯片电容器。
[1053] (F6)根据F3记载的芯片部件，上述元件要素是电感器要素，上述芯片部件是芯片 电感器。
[1054] 根据该结构，在该芯片部件（芯片电感器）中，通过选择一个或者多个熔断器来进 行切断，能够将多个电感器要素的组合图案设计为任意的图案，因此能够以共同的设计实 现电气特性各种各样的芯片电感器。
[1055] (F7)根据F3记载的芯片部件，上述元件要素是二极管要素，上述芯片部件是芯片 二极管。
[1056] 根据该结构，在该芯片部件（芯片二极管）中，由于通过选择一个或者多个熔断器 来进行切断，能够将多个二极管要素的组合图案设计成任意的图案，因此能够以共同的设 计实现电气特性各种各样的芯片二极管。
[1057] (F8)优选上述保护树脂膜由聚酰亚胺构成。
[1058] (F9)根据F1?F8中任一项记载的芯片部件，在上述保护树脂膜中，形成在厚度方 向贯通上述保护树脂膜，且配置上述外部连接电极的开口。
[1059] 这种情况下，在保护树脂膜中，能够使外部连接电极从开口露出。
[1060] (F10)上述开口可以随着朝向上述保护树脂膜的表面而扩大。
[1061] (F11)在上述外部连接电极的表面，端部向基板的表面侧弯曲。
[1062] (F12)根据F1?F11中任一项记载的芯片部件，上述外部连接电极包括Ni层和 Au层，上述Au层在最表面露出。
[1063] 在该情况下，在外部连接电极中，由于Ni层的表面被Au层覆盖，因此能够防止Ni 层氧化。
[1064] (F13)根据F12记载的芯片部件，上述外部连接电极还包括在上述Ni层与上述Au 层之间设置的Pd层。
[1065] 这种情况下，在外部连接电极中，即便通过使Au层变薄而在Au层中出现了贯通孔 (针孔），也由于在Ni层与Au层之间设置的Pd层堵塞该贯通孔，因此能够防止Ni层从该 贯通孔向外部露出而氧化。
[1066] (F14)还包括被配置在上述基板与上述保护树脂膜之间，对上述基板的表面进行 覆盖的钝化膜。
[1067] (F15)上述钝化膜也可以对上述基板的侧面进行覆盖。
[1068] (2)第6参考例涉及的发明实施方式
[1069] 以下，参照附图对第6参考例的实施方式详细进行说明。另外，图131?图154所 示的符号，仅在这些附图中有效，即使被用于其他实施方式中，也不表示与该其他实施方式 的符号相同的要素。
[1070] 图131(a)是用于对第6参考例的一实施方式涉及的芯片电阻器的结构进行说明 的示意立体图，图131(b)是表示将芯片电阻器安装在安装基板的状态的示意剖视图。该芯 片电阻器Π 是微小的芯片部件，如图131(a)所示，呈长方体形状。芯片电阻器Π 的平面 形状是矩形。关于芯片电阻器Π 的尺寸，例如，长度L(长边f81的长度）为大约0.6_，宽 度W (短边f82的长度）为大约0· 3mm，厚度T为大约0· 2mm。
[1071] 该芯片电阻器Π 在基板上将多个芯片电阻器Π 形成晶格状，然后在该基板形成 了槽之后，进行背面研磨（或者用槽将该基板分断）来分离成各个芯片电阻器Π 而得到。 芯片电阻器Π 主要具备：构成芯片电阻器Π 的主体的基板f2 ;成为一对外部连接电极的 第1连接电极f3以及第2连接电极f4 ;和通过第1连接电极f3以及第2连接电极f4进 行外部连接的元件f5。
[1072] 基板f2是大约长方体的芯片形状。在基板f2中，图131(a)中的上表面是表面 f2A。表面f2A是基板f2中形成元件f5的面（元件形成面），大约为长方形状。在基板f2 的厚度方向，与表面f2A相反侧的面是背面f2B。表面f2A与背面f2B几乎为相同形状且相 互平行。其中，背面f2B比表面f2A更大。因此，在从与表面f2A正交的方向观察的俯视情 况下，表面f2A纳入背面f2B的内侧。将表面f2A中的通过一对长边f81以及短边f82划 分的矩形状的端缘称作边缘部f85,将背面f2B中的通过一对长边f81以及短边f82划分的 矩形状的端缘称作边缘部f90。
[1073] 基板f2除了具有表面f2A以及背面f2B以外，还具有多个侧面（侧面f2C、侧面 f2D、侧面f2E以及侧面f2F)。该多个侧面与表面f2A以及背面f2B的每一个面交差（详细 而言正交）延伸，并对表面f2A以及背面f2B之间进行连结。侧面f2C被架设在表面f2A以 及背面f2B中的长度方向一侧（图131 (a)中的左前侧）的短边f82之间，侧面f2D被架设 在表面f2A以及背面f2B中的长度方向另一侧（图131 (a)中的右内侧）的短边f82之间。 侧面f2C以及侧面f2D是该长度方向中的基板f2的两端面。侧面f2E被架设在表面f2A以 及背面f2B中的短边方向的一侧（图131(a)中的左内侧）的长边f81之间，侧面f2F被架 设在表面f2A以及背面f2B中的短边方向另一侧（图131 (a)中的右前侧）的长边f81之 间。侧面f2E以及侧面f2F是该短边方向的基板f2的两端面。侧面f2C以及侧面f2D的 每一个面，与侧面f2E以及侧面f2F分别交差（详细而言正交）。
[1074] 通过以上设置，表面f2A?侧面f2F中相邻的面之间便形成大约直角。侧面f2C、 侧面f2D、侧面f2E以及侧面f2F的每一个面（以下称作"各侧面"）具有：表面f2A侧的粗 糙面区域S、和背面f2B侧的纹状图案区域P。各侧面在粗糙面区域S，如图131 (a)的细小 点所示，成为具有不规则图案且粗涩的粗糙面。各侧面在纹状图案区域P，以规则的图案留 下了形成后述的切割锯的磨削痕迹的多个纹路（锯齿标记）V。这样，在各侧面存在粗糙面 区域S以及纹状图案区域P，是因为芯片电阻器Π 的制造工序而引起，详细情况随后说明。
[1075] 在各侧面，粗糙面区域S占表面f2A侧的大约一半，纹状图案区域P占背面f2B侧 的大约一半。在各侧面，纹状图案区域P比粗糙面区域S更加向基板f2的外方（俯视中的 基板f2的外侧）突出，这样，便在粗糙面区域S与纹状图案区域P之间形成阶梯N。阶梯 N连结粗糙面区域S的下边缘与纹状图案区域P的上边缘之间而与表面f2A以及背面f2B 平行延伸。各侧面的阶梯N相连，作为整体，形成俯视中位于表面f2A的边缘部f85与背面 f2B的边缘部f90之间的矩形框体状。
[1076] 这样，由于在各侧面设置阶梯N，因此如前所述，背面f2B比表面f2A更大。在基板 f2,表面f2A以及侧面f2C?f2F的各自的整个区域（在各侧面，粗糙面区域S以及纹状图 案区域P的双方）被钝化膜f23覆盖。因此，严格来讲，在图131 (a)中，表面f2A以及侧面 f2C?f2F的各自的整个区域，位于钝化膜f23的内侧（背侧），不向外部露出。在此，在钝 化膜f 23中，将覆盖表面f 2A的部分称作表面被覆部f 23A，将覆盖侧面f 2C?f 2F的每一个 面的部分称作侧面被覆部f23B。
[1077] 进而，芯片电阻器Π 具有树脂膜f24。树脂膜f24形成于钝化膜f23上，是至少 覆盖表面f2A的整个区域的保护膜（保护树脂膜）。关于钝化膜f23以及树脂膜f24,以后 进行详细说明。第1连接电极f3以及第2连接电极f4,在基板f2的表面f2A上形成于比 边缘部f85更靠近内侧的区域，且从表面f2A上的树脂膜f24部分地露出。换言之，树脂膜 f24覆盖表面f2A(严格来讲表面f2A上的钝化膜f23)，以使得第1连接电极f3以及第2 连接电极f4露出。第1连接电极f3以及第2连接电极f4的每一个通过将例如Ni (镍）、 Pd(钯）以及Au(金）按照该顺序层叠在表面f2A上而构成。第1连接电极f3以及第2 连接电极f4,在表面f2A的长度方向隔着间隔而配置，在表面f2A的短边方向较长。在图 131 (a)中，在表面f2A，在靠近侧面f2C的位置设置第1连接电极f3,在靠近侧面f2D的位 置设置第2连接电极f4。
[1078] 元件f5是元件电路网，形成在基板f2上（表面f2A上），详细而言，形成在基板 f2的表面f2A中的第1连接电极f3与第2连接电极f4之间的区域，通过钝化膜f23 (表面 被覆部f23A)以及树脂膜f24从上进行被覆。本实施方式的元件f5是电阻f56。电阻f56 由将具有相等电阻值的多个（单位）电阻体R在表面f2A上按矩阵状排列而成的电阻电路 网而构成。各电阻体R由TiN(氮化钛）、TiON(氧化氮化钛）或者TiSiON构成。元件f5 与后述的布线膜f22电连接，并经由布线膜f22与第1连接电极f3和第2连接电极f4电 连接。
[1079] 如图131 (b)所示，使第1连接电极f3以及第2连接电极f4与安装基板f9对置， 通过焊料Π 3与安装基板f9中的1对连接端子f88电气式且机械式连接。由此，能够将芯 片电阻器Π 安装（倒装芯片连接）在安装基板f9。另外，作为外部连接电极发挥功能的 第1连接电极f 3以及第2连接电极f4，为了提高焊料润湿性以及可靠性，优选由金（Au)形 成，或者对表面实施镀金。
[1080] 图132是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配 置关系进而元件的俯视结构的构成（布局图案）的图。参照图132,作为电阻电路网的元件 f5,具有：由沿着行方向（基板f2的长度方向）排列的8个电阻体R ;和沿着列方向（基板 f2的宽度方向）排列的44个电阻体R构成的总计352个电阻体R。这些电阻体R是构成 元件f5的电阻电路网的多个元件要素。
[1081] 这些多个电阻体R按1个?64个的每规定个数被集中来进行电连接，从而形成多 个种类的电阻电路。所形成的多个种类的电阻电路，通过导体膜D(由导体形成的布线膜） 以规定的方式连接。进而，在基板f2的表面f2A，设置为了将电阻电路电气式组入元件f5 中或者与元件f5电分离而可切断（熔断）的多个熔断器（熔断器）F。多个熔断器F以及 导体膜D，沿着第2连接电极f3的内侧边进行排列使得配置区域成为直线状。更具体而言， 多个熔断器F以及导体膜D相邻地配置，其排列方向成为直线状。多个熔断器F将多个种 类的电阻电路（每个电阻电路的多个电阻体R)的每一个电阻电路以可切断（可断开）的 方式与第2连接电极f3连接。
[1082] 图133A是将图132所示的元件的一部分放大描绘的俯视图。图133B是用于对 元件中的电阻体的结构进行说明而描绘的沿着图133A的B-B的长度方向的纵剖视图。图 133C是为了对元件中的电阻体的结构进行说明而描绘的沿着图133A的C-C的宽度方向的 纵剖视图。参照图133A、图133B以及图133C，针对电阻体R的结构进行说明。
[1083] 芯片电阻器Π ，除了具备前述的布线膜f22、钝化膜f23以及树脂膜f24之外，还 具备绝缘层f20和电阻体膜f21 (参照图133B以及图133C)。绝缘层f20、电阻体膜f21、布 线膜f22、钝化膜f23以及树脂膜f24形成于基板f2 (表面f2A)上。绝缘层f20由Si02 (氧 化硅）构成。绝缘层f20对基板f2的表面f2A的整个区域进行覆盖。绝缘层f20的厚度 是大约丨0000A。
[1084] 电阻体膜f21形成于绝缘层f20上。电阻体膜f21，由TiN、TiON或者TiSiON形 成。电阻体膜f21的厚度为大约2000/L电阻体膜f21，构成在第1连接电极f3与第2连 接电极f4之间平行地以直线状延伸的多条电阻体膜（以下称作"电阻体膜行f21A")，有些 情况下，电阻体膜行f21A在行方向上规定的位置被切断（参照图133A)。
[1085] 在电阻体膜行f21A上层叠布线膜f22。布线膜f22由A1(铝）或者铝与Cu (铜） 之间的合金（AlCu合金）构成。布线膜f22的厚度为大约8000A。布线膜f22在电阻体膜 行f21A上在行方向上隔开固定间隔R而层叠，且与电阻体膜行f21A相接。
[1086] 若用电路记号示出该结构的电阻体膜行f21A以及布线膜f22的电气特征，则如图 134所示。即，如图134(A)所示，规定间隔R的区域的电阻体膜行f21A部分，分别形成具 有一定电阻值r的一个电阻体R。并且，在层叠了布线膜f22的区域，布线膜f22通过将相 邻电阻体R之间电连接，从而通过该布线膜f22将电阻体膜行f21A短路。由此，形成如图 134 (B)所示的由电阻r的电阻体R的串联连接组成的电阻电路。
[1087] 另外，相邻的电阻体膜行f21A彼此通过电阻体膜f21以及布线膜f22相连接，因 此图133A所示的元件f5的电阻电路网，构成图134(C)所示的（由前述的电阻体R的单位 电阻组成的）电阻电路。这样，电阻体膜f21以及布线膜f22,构成电阻体R、电阻电路（即， 元件f5)。并且，各电阻体R包括：电阻体膜行f21A (电阻体膜f21)、和在电阻体膜行f21A 上在行方向上隔开固定间隔而层叠的多个布线膜f22,未层叠布线膜f22的固定间隔R部分 的电阻体膜行f21A，构成1个电阻体R。关于构成电阻体R的部分中的电阻体膜行f21A，其 形状以及大小完全相等。从而，在基板f2上按矩阵状排列的多个电阻体R，具有相等的电阻 值。
[1088] 另外，在电阻体膜行f21A上层叠的布线膜f22,形成电阻体R，并且还实现用于连 接多个电阻体R来构成电阻电路的导体膜D的作用（参照图132)。图135 (a)，是将图132 所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视 图，图135(b)是表示沿着图135(a)的B-B的剖视结构的图。
[1089] 如图135(a)以及（b)所示，前述的熔断器F以及导体膜D，也通过在形成电阻体 R的电阻体膜f21上层叠的布线膜f22形成。即，在与层叠在形成电阻体R的电阻体膜行 f21A上的布线膜f22相同的层，采用作为与布线膜f22相同的金属材料的A1或者AlCu合 金形成熔断器F以及导体膜D。另外，布线膜f22,如前所述，为了形成电阻电路，还能被用 作对多个电阻体R进行电连接的导体膜D。
[1090] 即，在层叠在电阻体膜f21上的同一层，用于形成电阻体R的布线膜、用于将熔断 器F、导体膜D、进而元件f5与第1连接电极f3以及第2连接电极f4连接的布线膜，作为 布线膜f22,采用相同的金属材料（A1或者AlCu合金）形成。另外，使熔断器F与布线膜 f22不同（加以区别），是因为熔断器F被形成的较细使得容易切断，以及、在熔断器F的周 围被配置成不存在其他电路要素。
[1091] 在此，在布线膜f22中，将配置了熔断器F的区域作为修调对象区域X(参照图132 以及图135 (a))。修调对象区域X，是沿着第2连接电极f3的内侧边的直线状区域，在修调 对象区域X不仅配置熔断器F，还配置导体膜D。另外，在修调对象区域X的布线膜f22的 下方还形成电阻体膜f21 (参照图135 (b))。并且，熔断器F，是与布线膜f22中修调对象区 域X以外的部分相比布线间距离更大（离开周围）的布线。
[1092] 另外，熔断器F，不仅指布线膜f22的一部分，还指电阻体R(电阻体膜f21)的一部 分与电阻体膜f21上的布线膜f22的一部分的汇总（熔断器元件）。另外，虽然仅针对熔断 器F采用与导体膜D相同的层的情况进行了说明，但导体膜D中，也可以在其之上进一步层 叠其他导体膜，降低导体膜D整体的电阻值。另外，在该情况下，不在熔断器F上层叠导体 膜，熔断器F的熔断性也不会变差。
[1093] 图136是第6参考例的实施方式涉及的元件的电气电路图。参照图136,元件f5 通过将基准电阻电路R8、电阻电路R64、两个电阻电路R32、电阻电路R16、电阻电路R8、电 阻电路R4、电阻电路R2、电阻电路R1、电阻电路R/2、电阻电路R/4、电阻电路R/8、电阻电路 R/16、电阻电路R/32按照该顺序与第1连接电极f3串联连接而构成。基准电阻电路R8以 及电阻电路R64?R2的每一个，通过将与自身的末尾数（R64的情况下为"64"）相同数量 的电阻体R串联连接而构成。电阻电路R1由一个电阻体R构成。电阻电路R/2?R/32的 每一个通过将与自身的末尾数（R/32的情况下为"32"）相同数量的电阻体R并联连接而构 成。关于电阻电路的末尾数的意义，在后述的图137以及图138中也相同。
[1094] 并且，对于基准电阻电路R8以外的电阻电路R64?电阻电路R/32的每一个电路， 并联连接一个熔断器F。熔断器F彼此直接或者经由导体膜D(参照图135(a))而串联连 接。如图136所示，在所有的熔断器F都未熔断的状态下，元件f5,构成在第1连接电极f3 以及第2连接电极f4之间设置的由8个电阻体R的串联连接组成的基准电阻电路R8的电 阻电路。例如，如果设1个电阻体R的电阻值r为r = 8 Ω，则通过8r = 64 Ω的电阻电路 (基准电阻电路R8)构成连接了第1连接电极f3以及第2连接电极f4的芯片电阻器Π 。
[1095] 另外，在所有的熔断器F都未熔断的状态下，基准电阻电路R8以外的多个种类的 电阻电路，成为短路了的状态。即，虽然在基准电阻电路R8上串联连接了 12种13个电阻 电路R64?R/32,但各电阻电路由于分别通过并联连接的熔断器F而短路，因此从电气上 看，各电阻电路未被组入元件f5中。
[1096] 在本实施方式涉及的芯片电阻器Π 中，根据所要求的电阻值，将熔断器F选择性 地例如通过激光进行熔断。这样，并联连接的熔断器F被熔断的电阻电路便被组入元件f5 中。从而，能够将元件f5整体的电阻值设置为与被熔断的熔断器F对应的电阻电路串联连 接而组入的电阻值。
[1097] 尤其是，多个种类的电阻电路，具备：将具有相等电阻值的电阻体R串联地以1个、 2个、4个、8个、16个、32个...这样的公比为2的等比数列的方式增加电阻体R的个数来 连接的多个种类的串联电阻电路；以及相等电阻值的电阻体R并联地以2个、4个、8个、16 个...这样的公比为2的等比数列的方式增加电阻体R的个数来连接的多个种类的并联电 阻电路。因此，通过将熔断器F(还包括前述的熔断器元件）选择性地熔断，从而能够将元 件f5 (电阻f56)整体的电阻值精细且数字式地调整为任意的电阻值，能够使芯片电阻器Π 中产生所希望的值的电阻。
[1098] 图137是第6参考例的其他实施方式涉及的元件的电气电路图。代替如图136所 示的将基准电阻电路R8以及电阻电路R64?电阻电路R/32串联连接而构成元件f5,也可 以构成图137所示的元件f5。详细而言，可以在第1连接电极f3以及第2连接电极f4之 间，通过基准电阻电路R/16和12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、 R64、R128的并联连接电路之间形成的串联连接电路构成元件f5。
[1099] 这种情况下，在基准电阻电路R/16以外的12种电阻电路中，分别串联连接熔断器 F。在所有的熔断器F都未熔断的状态下，将各电阻电路电气式组入元件f5中。如果根据 所要求的电阻值，将熔断器F选择性地例如通过激光进行熔断，则与被熔断的熔断器F对应 的电阻电路（熔断器F串联连接而成的电阻电路）与元件f5电分离，因此能够调整芯片电 阻器Π 整体的电阻值。
[1100] 图138是第6参考例的进一步其他实施方式涉及的元件的电气电路图。如图138 所示的元件f5的特征在于，多个种类的电阻电路的串联连接、和多个种类的电阻电路的并 联连接之间进一步串联连接而成的电路结构。在串联连接的多个种类的电阻电路中，与之 前的实施方式同样地，按每个电阻电路并联地连接熔断器F，串联连接的多个种类的电阻电 路全部通过熔断器F而成为短路状态。因此，若将熔断器F熔断，则通过该被熔断的熔断器 F而短路的电阻电路被电气式组入元件f5中。
[1101] 另一方面，在并联连接的多个种类的电阻电路中，分别串联连接熔断器F。因此，通 过将熔断器F熔断，能够将被熔断的熔断器F串联地连接而成的电阻电路从电阻电路的并 联连接中电断开。根据该结构，例如，如果在并联连接侧制作lkQ以下的小电阻，在串联连 接侧制作lkQ以上的电阻电路，则能够采用由通用的基本设计构成的电阻的电路网来制 作从数Ω的小电阻至数ΜΩ的大电阻为止的大范围的电阻电路。即，在芯片电阻器Π 中， 通过选择一个或者多个熔断器F来进行切断，从而能够容易且迅速地对应多个种类的电阻 值。换言之，通过组合电阻值不同的多个电阻体R，从而能够以共同的设计实现各种电阻值 的芯片电阻器Π 。
[1102] 以上，在该芯片电阻器Π 中，能够在修调对象区域X中变更多个电阻体R(电阻电 路）的连接状态。图139是芯片电阻器的示意剖视图。接着，参照图139,针对芯片电阻器 Π 进一步详细进行说明。另外，为了便于说明，在图139中，针对前述的元件f5简化进行示 出，并且对基板f2以外的各要素附加阴影。
[1103] 在此，针对前述的钝化膜f23以及树脂膜f24进行说明。钝化膜f23例如由SiN (氮 化硅）构成，其厚度为ΙΟΟΟΑ?5000A (在此为大约3000A)。钝化膜f23,如前所述，包 括：遍及表面f2A的整个区域而设置的表面被覆部f23A ;和遍及侧面f2C?f2F的每一个 面的整个区域而设置的侧面被覆部f23B。表面被覆部f23A，从表面（图139的上侧）对电 阻体膜f21以及电阻体膜f21上的各布线膜f22(即元件f5)进行被覆，来覆盖元件f5中 的各电阻体R的上面。因此，表面被覆部f23A，还将前述的修调对象区域X中的布线膜f22 覆盖（参照图135(b))。另外，表面被覆部f23A与元件f5(布线膜f22以及电阻体膜f21) 相接，在电阻体膜f21以外的区域还与绝缘层f20也相接。由此，表面被覆部f23A，作为覆 盖表面f2A的整个区域来保护元件f5以及绝缘层f20的保护膜而发挥功能。另外，在表面 f2A，通过表面被覆部f23A，能防止电阻体R之间的因布线膜f22以外的短路（相邻电阻体 膜行f21A之间的短路）。
[1104] 另一方面，在侧面f2C?f2F的每一个面设置的侧面被覆部f23B，作为对侧面 f2C?f2F的每一个面进行保护的保护层而发挥功能。侧面被覆部f23B，在侧面f2C?f2F 的每一个面，将粗糙面区域S以及纹状图案区域P全部覆盖，将粗糙面区域S与纹状图案区 域P之间的阶梯N也不漏掉地进行覆盖。另外，侧面f2C?f2F的每一个面与表面f2A之 间的边界是前述的边缘部f85,钝化膜f23还将该边界（边缘部f85)覆盖。在钝化膜f23 中，将覆盖边缘部f85的部分（与边缘部f85重叠的部分）称作端部f23C。
[1105] 树脂膜f24与钝化膜f23 -起对芯片电阻器Π 的表面f2A进行保护，由聚酰亚胺 等的树脂构成。树脂膜f24按照在俯视下的表面f2A中将第1连接电极f3以及第2连接 电极f4以外的区域全部覆盖的方式，形成于钝化膜f23的表面被覆部f23A (还包括前述的 端部f23C)上。因此，树脂膜f24将表面f2A上的表面被覆部f23A的表面（还包括被表面 被覆部f23A被覆的元件f5、熔断器F)的整个区域。另一方面，树脂膜f24未将侧面f2C? f2F覆盖。因此，树脂膜f24的外周的边缘24A，在俯视下与侧面被覆部f23B匹配，边缘24A 中的树脂膜f24的侧端面f24B，与侧面被覆部f23B (严格来讲，各侧面的粗糙面区域S中的 侧面被覆部f23B)处于同一平面，且在基板f2的厚度方向延伸。树脂膜f24的表面f24C， 平坦地延伸，以成为与基板f2的表面f2A平行。在对芯片电阻器Π 中的基板f2的表面 f2A侧施加应力的情况下，树脂膜f24的表面f24C (尤其是，第1连接电极f3与第2连接电 极f4之间的区域的表面f24C)，作为应力分散面发挥功能，对该应力进行分散。
[1106] 另外，在树脂膜f24中，在俯视下分离的两个位置，各形成一个开口 f25。各开口 f25是将树脂膜f24以及钝化膜f23 (表面被覆部f23A)在各自的厚度方向连续地贯通的 贯通孔。因此，开口 f25不仅形成于树脂膜f24,还形成于钝化膜f23。从各开口 f25露出 布线膜f22的一部分。在布线膜f22中从各开口 f25露出的部分，成为外部连接用的焊盘 区域f22A (焊盘）。各开口 f25,在表面被覆部f23A中，沿着表面被覆部f23A的厚度方向 (与基板f2的厚度方向相同）而延伸，在树脂膜f24中，随着从表面被覆部f23A侧朝向树 脂膜f24的表面f24C，在基板f2的长度方向（图139中的左右方向）上慢慢扩大。因此在 树脂膜f24中对开口 f25进行划分的划分面f24D，成为与基板f2的厚度方向交差的倾斜 面。另外，在树脂膜f24中对各开口 f25进行镶边的部分，存在从上述长度方向对开口 f25 进行划分的1对划分面f24D，但这些划分面f24D的间隔，随着从表面被覆部f23A侧朝向树 脂膜f24的表面f24C而逐渐扩大。另外，在树脂膜f24中对各开口 f25进行镶边的部分， 存在从基板f2的短边方向对开口 f25进行划分的其他1对划分面f24D(图139中未体现 出），但这些划分面f24D的间隔，也随着从表面被覆部f23A侧朝向树脂膜f24的表面f24C 而逐渐扩大。
[1107] 两个开口 f25中的一个开口 f25被第1连接电极f3埋上，另一个开口 f25被第2 连接电极f4埋上。第1连接电极f3以及第2连接电极f4的每一个，与朝向树脂膜f24的 表面f24C扩大的开口 f25相应地朝向树脂膜f24的表面f24C扩大。因此，第1连接电极 f3以及第2连接电极f4各自的纵剖面（在沿着基板f2的长度方向以及厚度方向的平面 中切断时的切面），呈在基板f2的表面f2A侧具有上底，在树脂膜f24的表面f24C侧具有 下底的梯形状。另外，该下底成为第1连接电极f3以及第2连接电极f4各自的表面f3A， f4A，但在表面f3A，f4A的每一个中，开口 f25侧的端部向基板f2的表面f2A侧弯曲。另 夕卜，在开口 f25未朝向树脂膜f24的表面f24C扩大的情况下（对开口 f25进行划分的划分 面f24D在基板f2的厚度方向上延伸），表面f3A，f4A的每一个面在包括开口 f25侧的端 部的所有区域中，成为沿着基板f2的表面f2A的平坦面。
[1108] 另外，如前所述，由于第1连接电极f3以及第2连接电极f4的每一个，通过将Ni、 Pd以及Au按照该顺序层叠在表面f2A上而构成，因此从表面f2A侧起按顺序具有Ni层 f33、Pd层f34以及Au层f35。因而，在第1连接电极f3以及第2连接电极f4的每一个中， 在Ni层f33与Au层f35之间夹设Pd层f34。在第1连接电极f3以及第2连接电极f4的 每一个中，Ni层f33占各连接电极的大部分，Pd层f34以及Au层f35与Ni层f33相比形 成格外薄。Ni层f33在将芯片电阻器Π 安装于安装基板f9时（参照图131(b))，具有对 各开口 f25的焊盘区域f22A中的布线膜f22的A1、与前述的焊料Π 3进行中继的作用。
[1109] 在第1连接电极f3以及第2连接电极f4中，由于Ni层f33的表面隔着Pd层f34 而被Au层f35覆盖，因此能够防止Ni层f33氧化。另外，即使通过使Au层f35变薄而在 Au层f35中形成贯通孔（针孔），也由于在Ni层f33与Au层f35之间夹入的Pd层f34堵 塞该贯通孔，因此能够防止Ni层f33从该贯通孔向外部露出而氧化。
[1110] 并且，在第1连接电极f3以及第2连接电极f4的每一个中，Au层f35作为表面 f3A，f4A露出至最表面，在树脂膜f24的表面f24A从开口 f25面向外部。第1连接电极f3 经由一方的开口 f25,在该开口 f25中的焊盘区域f22A与布线膜f22电连接。第2连接电 极f4经由另一个开口 f25,在该开口 f25中的焊盘区域f22A与布线膜f22电连接。在第1 连接电极f3以及第2连接电极f4的每一个中，Ni层f33与焊盘区域f22A连接。这样，第 1连接电极f3以及第2连接电极f4的每一个与元件f5电连接。在此，布线膜f22形成与 电阻体R的汇总（电阻f56)、以及与第1连接电极f3以及第2连接电极f4的每一个连接 的布线。
[1111] 这样，形成了开口 f25的树脂膜f24以及钝化膜f23,在从开口 f25使第1连接电 极f3以及第2连接电极f4露出的状态下覆盖表面f2A。因此，在树脂膜f24的表面f24C， 经由从开口 f25露出的第1连接电极f3以及第2连接电极f4,实现芯片电阻器Π 与安装 基板f9之间的电连接（参照图131(b))。
[1112] 在此，树脂膜f24的厚度、即从基板f2的表面f2A至树脂膜f24的表面f24C为止 的高度H，为第1连接电极f3以及第2连接电极f4各自的（距离表面f2A的）高度J以 上。在图139中，作为第1实施方式，高度Η和高度J相同，树脂膜f24的表面f24C、与第1 连接电极f3以及第2连接电极f4各自的表面f3A，f4A成为同一平面。
[1113] 图140A?图140H是表示图139所示的芯片电阻器的制造方法的图解式剖视图。 首先，如图140A所示，准备成为基板f2的原料的基板f30。这种情况下，基板f30的表面 f30A是基板f2的表面f2A，基板f30的背面f30B是基板f2的背面f2B。
[1114] 然后，对基板f30的表面f30A进行热氧化，来在表面f30A形成由Si02等组成的绝 缘层f20,在绝缘层f20上形成元件f5 (电阻体R以及与电阻体R连接的布线膜f22)。具 体而言，通过溅射，首先，在绝缘层f20上的整个面形成TiN、TiON或者TiSiON的电阻体膜 f21，进而在电阻体膜f21上层叠铝（A1)的布线膜f22,使之与电阻体膜f21相接。之后，采 用光刻工艺，通过例如RIE(Reactive Ion Etching:反应性离子蚀刻）等的干蚀刻将电阻 体膜f21以及布线膜f22选择性地去除来进行图案形成，如图133A所示，俯视中，得到层叠 电阻体膜f21而成的一定宽度的电阻体膜行f21A隔开固定间隔在列方向上排列而成的结 构。这时，还形成将电阻体膜行f21A以及布线膜f22部分地切断的区域，并且在前述的修 调对象区域X中形成熔断器F以及导体膜D (参照图132)。接着，通过例如湿式蚀刻将在电 阻体膜行f21A上层叠的布线膜f22选择性地去除来进行图案形成。其结果，得到在电阻体 膜行f21A上隔开固定间隔R而层叠布线膜f22而成的结构的元件f5 (换言之，多个电阻体 R)。这样，仅在电阻体膜f21层叠布线膜f22来对电阻体膜f21以及布线膜f22进行图案 形成，便能够与多个电阻体R -起，将熔断器F也一并简易地形成。另外，为了确认电阻体 膜f21以及布线膜f22是否按目标尺寸形成，也可以对元件f5整体的电阻值进行测定。
[1115] 参照图140A，根据在一块基板f30上形成的芯片电阻器Π 的个数，来在基板f30 的表面f30A上的多处形成元件f5。若将基板f30中形成了（一个）元件f5(前述的电阻 f56)的一个区域称作芯片部件区域Y，则在基板f30的表面f30A上，形成（设定）分别具 有电阻f56的多个芯片部件区域Y(S卩，元件f5)。一个芯片部件区域Y，与俯视下的已完成 的一个芯片电阻器Π (参照图139) -致。然后，在基板f30的表面f30A，将相邻芯片部件 区域Y之间的区域称作边界区域Z。边界区域Z呈带状，俯视下按晶格状延伸。在通过边界 区域Z划分的一个格子中配置一个芯片部件区域Y。边界区域Z的宽度极其窄，为1 μ m? 60 μ m(例如20 μ m)，因此能够在基板f30中确保较多的芯片部件区域Y，结果可实现芯片电 阻器Π 的大量生产。
[1116] 接着，如图140A所示，通过CVD(Chemical Vapor Deposition :化学气相生长）法， 遍及基板f30的表面f30A的整个区域形成由SiN构成的绝缘膜f45。绝缘膜f45将绝缘层 f20以及绝缘层f20上的元件f5(电阻体膜f21、布线膜f22)全部覆盖并与之相接。因此， 绝缘膜f45还将前述的修调对象区域X(参照图132)中的布线膜f22覆盖。另外，绝缘膜 f45,由于在基板f30的表面f30A遍及整个区域而形成，因此在表面f30A，延伸至修调对象 区域X以外的区域而形成。这样，绝缘膜f45,便成为对表面f30A (还包括表面f30A上的元 件f5)的整个区域进行保护的保护膜。
[1117] 接着，如图140B所示，遍及基板f30的表面f30A的整个区域形成抗蚀图案f41，使 之将绝缘膜f45全部覆盖。在抗蚀图案f41形成开口 f42。图141是在图140B的工序中为 了形成第1槽而采用的抗蚀图案的一部分的示意俯视图。
[1118] 参照图141，抗蚀图案f41的开口 f42,在将多个芯片电阻器Π (换言之前述的芯 片部件区域Y)配置成矩阵状（也可以是晶格状）的情况下，与俯视下相邻的芯片电阻器Π 的轮廓之间的区域（图141中附加了阴影的部分，换言之，边界区域Z) -致（对应）。因 此，开口 f42的整体形状成为具有多个相互正交的直线部分f42A以及f42B的晶格状。
[1119] 在抗蚀图案f41中，在开口 f42中相互正交的直线部分f42A以及f42B，保持相互 正交的状态（不弯曲地）地相连结。因此，直线部分f42A以及f42B的交差部分f43,在俯 视下呈大约90°地伸出。参照图140B，通过采用抗蚀图案f41作为掩模的等离子蚀刻，从而 将绝缘膜f45、绝缘层f20以及基板f30的每一个选择性地去除。这样，在相邻元件f5(芯 片部件区域Y)之间的边界区域Z中，基板f30的材料被蚀刻（去除）。其结果，俯视中在与 抗蚀图案f41的开口 f42 -致的位置（边界区域Z)，形成贯通绝缘膜f45以及绝缘层f20 从基板f30的表面f30A到达基板f30的厚度中途的规定深度的第1槽f44。第1槽f44， 通过将相互对置的1对侧面f44A、和该1对侧面f44A的下端（基板f30的背面f30B侧的 端）之间相连结的底面f44B而划分。以基板f30的表面f30A为基准的第1槽f44的深度， 是已完成的芯片电阻器Π 的厚度T(参照图131 (a))的一半左右，第1槽f44的宽度（对 置的侧面f44A的间隔）Μ是20 μ m左右，遍及深度方向整个区域成为固定值。即使在蚀刻 过程中，尤其通过采用等离子蚀刻，也能够高精度地形成第1槽f44。
[1120] 基板f30中的第1槽f44的整体形状，成为俯视中与抗蚀图案f41的开口 f42(参 照图141) 一致的晶格状。并且，在基板f30的表面f30A，第1槽f44中的矩形框体部分（边 界区域Z)将形成了各元件f5的芯片部件区域Y的周围包围。在基板f30中形成了元件f5 的部分为芯片电阻器Π 的半成品f50。在基板f30的表面f30A在被第1槽f44包围的芯 片部件区域Y分别设有一个半成品f50,这些半成品f50被排列配置成矩阵状。
[1121] 在如图140B所示地形成了第1槽f44之后，将抗蚀图案f41去除，如图140C所示， 具有切割锯f47的切割机器（未图示）运转。切割锯f47为圆板形状的砂轮，在其周端面 形成切断齿部。切割锯f47的宽度Q (厚度），比第1槽f44的宽度Μ更小。在此，在第1槽 f44的中央位置（与相互对置的1对侧面f44A处于等距离的位置）设定切割线U。切割锯 f47在其厚度方向的中央位置47A在俯视下与切割线U -致的状态下，沿着切割线U在第1 槽f44内移动，此时，从第1槽f44的底面f44B对基板f30进行磨削。若切割锯f47的移 动完成，则在基板f30形成从第1槽f44的底面f44B往下挖的规定深度的第2槽f48。
[1122] 第2槽f48从第1槽f44的底面f44B起连续地以规定深度向基板f30的背面f30B 侧凹陷。第2槽f48,通过相互对置的1对侧面f48A、和对该1对侧面f48A的下端（基板 f30的背面f30B侧的端）之间进行连结的底面f48B而划分。以第1槽f44的底面f44B为 基准的第2槽f48的深度，是已完成的芯片电阻器Π 的厚度T的一半左右，第2槽f48的 宽度（对置的侧面f48A的间隔），与切割锯f47的宽度Q相同，遍及深度方向的整个区域成 为固定。在第1槽f44以及第2槽f48中，在基板f30的厚度方向上在相邻侧面f44A与侧 面f48A之间，形成沿着与该厚度方向正交的方向（沿着基板f30的表面f30A的方向）延 伸的阶梯f49。因此，连续的第1槽f44以及第2槽f48的汇总，成为朝向背面f30B侧变细 的凸状。侧面f44A，成为已完成的芯片电阻器f 1中的各侧面（侧面f2C?f2F的每一个） 的粗糙面区域S，侧面f48A成为芯片电阻器Π 中的各侧面的纹状图案区域P，阶梯f49成 为芯片电阻器Π 中的各侧面的阶梯N。
[1123] 在此，通过利用蚀刻形成第1槽f44,从而各侧面f44A以及底面f44B成为具有不 规则图案且粗涩的粗糙面。另一方面，通过利用切割锯f47形成第2槽f48,从而在各侧面 f48A，以规则的图案留下了形成切割锯f47的磨削痕迹的多个条纹。该条纹，即使对侧面 f48A进行蚀刻也不会完全消失，在已完成的芯片电阻器Π 中，成为前述的条纹V(参照图 131(a))。
[1124] 接着，通过如图140D所示地采用掩模f65的蚀刻，从而将绝缘膜f45选择性地去 除。关于掩模f65,在绝缘膜f45中俯视下与各焊盘区域f22A(参照图139) -致的部分形 成有开口 f66。这样，通过蚀刻，在绝缘膜f45中与开口 f66-致的部分被去除，在该部分形 成开口 f25。这样，绝缘膜f45便形成为在开口 f25中使各焊盘区域f22A露出。针对一个 半成品f 50,形成两个开口 f 25。
[1125] 在各半成品f50中，在绝缘膜f45形成两个开口 f25之后，使电阻测定装置（未图 示）的探头f70与各开口 f25的焊盘区域f22A接触，对元件f5的整体的电阻值进行检测。 并且，通过隔着绝缘膜f45将激光（未图示）照射至任意的熔断器F(参照图132)，从而由 激光对前述的修调对象区域X的布线膜f22进行修调，来将该熔断器F熔断。这样，通过将 熔断器F熔断（修调），使之成为所需要的电阻值，从而如前所述，能够调整半成品f50 (换 言之，芯片电阻器Π )整体的电阻值。这时，由于绝缘膜f45成为将元件f5覆盖的覆膜，因 此能够防止在熔断时产生的碎片等附着在元件f5而产生短路。另外，由于绝缘膜f45对熔 断器F (电阻体膜f21)进行覆盖，因此激光的能量能够积蓄在熔断器F中来将熔断器F可 靠地熔断。
[1126] 之后，通过CVD法在绝缘膜f45上形成SiN，使绝缘膜f45变厚。这时，如图140E 所示，还在第1槽f44以及第2槽f48的内周面（前述的侧面f44A、底面f44B、侧面f48A以 及底面f48B)的整个区域形成绝缘膜f45。因此，绝缘膜f45还形成在前述的阶梯f49上。 第1槽f44以及第2槽f48各自的内周面中的绝缘膜f45(图140E所示的状态下的绝缘膜 f45)，具有ιοοοΑ?5000A (在此为大约3000A)的厚度。此时，绝缘膜f45的一部分， 进入各开口 f25而堵塞开口 f25。
[1127] 之后，将由聚酰亚胺构成的感光性树脂的液体从绝缘膜f45上对基板f30进行喷 射涂敷，如图140E所示地形成感光性树脂的树脂膜f46。此时，隔着俯视中具有仅将第1槽 f44以及第2槽f48覆盖的图案的掩模（未图示），对基板f30涂敷该液体，以使得该液体 不进入第1槽f44以及第2槽f48内。其结果，该液状的感光性树脂仅形成在基板f30上， 在基板f30上成为树脂膜f46 (树脂膜）。表面f30A上的树脂膜f46的表面f46A，沿着表 面f30A变得平坦。
[1128] 另外，由于该液体不进入第1槽f44以及第2槽f48内，因此在第1槽f44以及第 2槽f48内不形成树脂膜f46。另外，除了对感光性树脂的液体进行喷射涂敷之外，还可以 通过对该液体进行旋涂，或者将由感光性树脂构成的薄片粘贴在基板f30的表面f30A，从 而形成树脂膜f46。
[1129] 接着，对树脂膜f46实施热处理（固化处理）。由此，因树脂膜f46的厚度产生热 收缩，并且树脂膜f46硬化使得膜质稳定。接着，如图140F所示，对树脂膜f46进行图案形 成，在表面f30A上的树脂膜f46中将俯视中与布线膜f22的各焊盘区域f22A(开口 f25) 一致的部分选择性地去除。具体而言，采用俯视中形成了与各焊盘区域f22A匹配（一致） 的图案的开口 f61的掩模f62,根据该图案对树脂膜f46进行曝光来进行显影。由此，在 各焊盘区域f22A的上方将树脂膜f46分离来形成开口 f25。此时，在树脂膜f46中对开口 f25镶边的部分进行热收缩，在该部分对开口 f25进行划分的划分面f46B，成为相对于基板 f30的厚度方向交差的倾斜面。由此，开口 f25,如前所述，成为随着朝向树脂膜f46的表面 f46A (成为树脂膜f24的表面f24C)而扩大的状态。
[1130] 接着，通过采用了未图示的掩模的RIE将各焊盘区域f22A上的绝缘膜f45去除， 从而各开口 f25开放而使得焊盘区域f22A露出。接着，通过无电解镀覆，将层叠 Ni、Pd以 及Au而构成的Ni/Pd/Au层叠膜形成于各开口 f25中的焊盘区域f22A上，从而如图HOG 所示地，在焊盘区域f22A上形成第1连接电极f3以及第2连接电极f4。
[1131] 图142是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。详细 而言，参照图142,首先，将焊盘区域f22A的表面净化，来将该表面的有机物（还包括碳的污 垢等污点、油脂性的污迹）去除（脱脂）（步骤S1)。接着，将该表面的氧化膜去除（步骤 52) 。接着，在该表面实施锌酸盐处理，该表面中的（布线膜f22的）A1被置换为Zn(步骤 53) 。接着，将该表面上的Zn通过硝酸等剥离，在焊盘区域f22A露出新的A1 (步骤S4)。
[1132] 接着，通过将焊盘区域f22A浸渍在镀覆液中，从而对焊盘区域f22A中的新的A1 的表面实施Ni镀覆。这样，镀覆液中的Ni便被化学还原而析出，在该表面形成Ni层f 33 (步 骤S5)。接着，通过将Ni层f33浸渍在其他镀覆液中，从而对该Ni层f33的表面实施Pd镀 覆。这样，镀覆液中的Pd便被被化学还原而析出，在该Ni层f33的表面形成Pd层f34 (步 骤 S6)。
[1133] 接着，通过将Pd层f34进一步浸渍在其他镀覆液中，从而对该Pd层f34的表面实 施Au镀覆。这样，镀覆液中的Au便被化学还原而析出，该在Pd层f34的表面形成Au层 f35 (步骤S7)。由此，形成第1连接电极f3以及第2连接电极f4,若使形成后的第1连接 电极f 3以及第2连接电极f4干燥（步骤S8)，则完成第1连接电极f 3以及第2连接电极 f4的制造工序。另外，在前后的步骤之间，适当实施用水对半成品f50进行清洗的工序。另 夕卜，也可以多次实施锌酸盐处理。
[1134] 在图140G中，示出在各半成品f50中形成第1连接电极f3以及第2连接电极f4 后的状态。在第1连接电极f3以及第2连接电极f4的每一个中，表面f3A，f4A与树脂膜 f46的表面f46A成为同一平面。另外，根据在树脂膜f46中对开口 f25进行划分的划分面 f46B如前述那样地倾斜，相应地在第1连接电极f3以及第2连接电极f4的每一个中，在表 面f3A，f4A中，开口 f25的边缘侧的端部向基板f30的背面f30B侧弯曲。因此，在第1连 接电极f3以及第2连接电极f4的每一个中，Ni层f33、Pd层f34以及Au层f35的每一个 中的开口 f25的边缘侧的端部，向基板f30的背面f30B侧弯曲。
[1135] 如以上所述，由于通过无电解镀覆形成第1连接电极f3以及第2连接电极f4,因 此与通过电解镀覆形成第1连接电极f3以及第2连接电极f4的情况相比，能够削减关于 第1连接电极f3以及第2连接电极f4的形成工序的工序数（例如，电解镀覆中所需要的 光刻工序、抗蚀剂掩模的剥离工序等）来提高芯片电阻器Π 的生产率。进而，在无电解镀 覆的情况下，由于不需要在电解镀覆中所需要的抗蚀剂掩模，因此不会因抗蚀剂掩模的位 置偏离而导致在第1连接电极f3以及第2连接电极f4的形成位置产生偏离，因而能够提 高第1连接电极f3以及第2连接电极f4的形成位置精度来提高成品率。另外，通过对从 树脂膜f24露出的焊盘区域f22A进行无电解镀覆，从而仅在该焊盘区域f22A上形成第1 连接电极f3以及第2连接电极f4。
[1136] 另外，在电解镀覆的情况下，在镀覆液中含有Ni、Sn的情况是常规情况。因此，虽 然因在第1连接电极f 3以及第2连接电极f4的表面f3A，f4A残留的Sn氧化，导致第1连 接电极f3以及第2连接电极f4与安装基板f9的连接端子f88(参照图131 (b))之间可能 产生连接不良，但在采用无电解镀覆的第6参考例中，不存在这样的问题。
[1137] 按照这样形成第1连接电极f3以及第2连接电极f4之后，在进行第1连接电极 f3以及第2连接电极f4之间的通电检查之后，从背面f30B对基板f30进行磨削。具体而 言，如图140H所示，由PET (聚对苯二甲酸乙二醇酯）构成的薄板状且具有粘接面f72的支 承带f71，在粘接面f72,粘贴在各半成品f50中的第1连接电极f3以及第2连接电极f4 侧（即表面f30A)。这样，各半成品f50被支承带f71支承。在此，作为支承带f71，采用例 如多层胶带。
[1138] 在各半成品f50被支承带f71支承的状态下，从背面f30B侧对基板f30进行磨削。 通过磨削，若基板f30薄型化至背面f30B到达第2槽f48的底面f48B (参照图140G)，则由 于不存在对相邻半成品f50进行连结的部分，因此基板f30以第1槽f44以及第2槽f48为 边界被分割，半成品f5〇分离成为个体而形成芯片电阻器Π 的完成品。即，在第1槽f44以 及第2槽f48 (换言之，边界区域Z)中，基板f30被切断（分断），由此，切出各个芯片电阻器 Π 。对背面f30B进行磨削之后的基板f30(基板f2)的厚度，为150μπι?400μπι(150μπι 以上400 μ m以下）。
[1139] 在已完成的各芯片电阻器Π 中，形成第1槽f44的侧面f44A的部分，成为基板 f2的侧面f2C?f2F中的任一个的粗糙面区域S，形成第2槽f48的侧面f48A的部分，成 为基板f2的侧面f2C?f2F的任一个的纹状图案区域P，侧面f44A与侧面f48A之间的阶 梯f49,成为前述的阶梯N。然后，在已完成的各芯片电阻器f 1中，背面f30B成为背面f2B。 艮P，如前所述，形成第1槽f44以及第2槽f48的工序（参照图140B以及图140C)，被包括 在形成侧面f2C?f2F的工序中。另外，绝缘膜f45成为钝化膜f23,树脂膜f46成为树脂 膜 f24。
[1140] 例如，即使通过蚀刻形成的第1槽f44(参照图140B)的深度不一样，如果通过切 割锯f47形成第2槽f48 (参照图140C)，则第1槽f44以及第2槽f48的整体的深度（从 基板f30的表面f30A至第2槽f48的底部为止的深度）也一样。因此，在对基板f30的背 面f30B进行磨削来将芯片电阻器Π 单片化时，能够减少至从基板f30分离为止的芯片电 阻器Π 之间的时间差来使各芯片电阻器Π 几乎同时从基板f30分离。这样，能够抑制因 之前被分离的芯片电阻器Π 与基板f3〇反复发生碰撞而导致芯片电阻器Π 产生碎屑这样 的不利现象。另外，芯片电阻器Π 的表面f2A侧的角部（角落部Π 1)，由于通过由蚀刻形 成的第1槽f44而划分，因此与角落部Π 1通过切割锯f47划分的情况相比，不易产生碎屑。 以上处理的结果是，在芯片电阻器Π 的单片化时能够抑制碎屑，且能够避免产生单片化不 良。即，可实现芯片电阻器Π 的表面f2A侧的角落部fll(参照图131(a))中的形状的控 制。另外，与通过蚀刻形成第1槽f44以及第2槽f48两方的情况相比，能够缩短芯片电阻 器Π 的单片化所消耗的时间，还能够提高芯片电阻器Π 的生产率。
[1141] 尤其是，在被单片化的芯片电阻器η中的基板f2的厚度比较大，为150 μ m? 400 μ m的情况下，仅通过蚀刻难以形成从基板f30的表面f30A到达第2槽f48的底面f48B 的槽（参照图140C)，且耗费时间。但是，即使在这样的情况下，通过并用蚀刻以及采用切割 锯f47的切割来形成第1槽f44以及第2槽f48,然后对基板f30的背面f30B进行磨削，从 而也能够缩短芯片电阻器Π 的单片化所消耗的时间。因而，能够提高芯片电阻器Π 的生 产率。
[1142] 另外，若通过切割使第2槽f48到达基板f30的背面f30B(若使第2槽f48贯通 基板f30)，则在已完成的芯片电阻器f 1中，背面f2B与侧面f2C?f2F之间的角落部可能 产生碎屑。但是，如果如第6参考例那样，进行半切割使得第2槽f48不到达背面f30B (参 照图140C)，然后对背面f30B进行研磨，则背面f2B与侧面f2C?f2F之间的角落部不易产 生碎屑。
[1143] 另外，若仅通过蚀刻形成从基板f30的表面f30A到达第2槽f48的底面f48B的 槽，则因蚀刻率的偏差，导致完成后的槽的侧面没有沿着基板f2的厚度方向，槽的剖面难 以形成为矩形状。即，槽的侧面产生偏差。但是，若通过如第6参考例那样并用蚀刻以及切 害I]，从而与仅采用蚀刻的情况下相比，能够降低第1槽f44以及第2槽f48整体的槽侧面 (侧面f44A以及侧面f48A的每一个）中的偏差，使该槽侧面沿着基板f2的厚度方向。
[1144] 另外，由于切割锯f47的宽度Q比第1槽f44的宽度Μ更小，因此通过切割锯f47 形成的第2槽f48的宽度Q，比第1槽f44的宽度Μ更小，第2槽f48位于第1槽f44的内 侧（参照图140C)。因此，在通过切割锯f47形成第2槽f48时，切割锯f47不会扩大第1 槽f44的宽度。从而，能够可靠地抑制应由第1槽f44划分的芯片电阻器Π 的表面f2A侧 的角落部Π 1被切割锯f47划分导致角落部f 11产生碎屑的情况。
[1145] 另外，在形成第2槽f48之后对背面f30B进行磨削，从而对芯片电阻器Π 进行单 片化，但也可以在形成第2槽f48之前，先对背面f30B进行磨削，来通过切割形成第2槽 f48。另外，还能假设通过将基板f30从背面f30B侧蚀刻至第2槽f48的底面f48B，从而切 出芯片电阻器Π 的情况。
[1146] 如以上所示，如果在形成第1槽f44以及第2槽f48之后从背面f30B侧对基板 f30进行磨削，则能够将在基板f30形成的多个芯片部件区域Y -并分割为各个芯片电阻器 Π (芯片部件）（能够一次得到多个芯片电阻器Π 的单片）。从而，通过缩短多个芯片电阻 器Π 的制造时间，从而能够实现芯片电阻器Π 的生产率的提高。其中，若采用直径为8英 寸的基板f30,则能够切出50万个左右的芯片电阻器Π 。
[1147] S卩，即使芯片电阻器Π 的芯片尺寸小，通过按照这样在先形成第1槽f44以及第2 槽f48之后从背面f30B对基板f30进行磨削，从而能够将芯片电阻器Π -次单片化。另 夕卜，由于通过蚀刻能够高精度地形成第1槽f44,因此在各个芯片电阻器Π 中通过第1槽 f44划分的侧面f2C?f2F的粗糙面区域S侧，能够实现外形尺寸精度的提高。尤其是，如 果采用等离子蚀刻，则能够更加高精度地形成第1槽f44。另外，由于根据抗蚀图案f41 (参 照图141)，能够对第1槽f44的间隔微细化，因此能够实现在相邻第1槽f44之间形成的 芯片电阻器Π 的小型化。另外，在蚀刻的情况下，能够降低在芯片电阻器Π 的侧面f2C? f2F的粗糙面区域S中相邻面之间的角落部fll(参照图131(a))产生碎屑的情况，能够实 现芯片电阻器Π 的外观的提高。
[1148] 另外，也可通过对已完成的芯片电阻器Π 中的基板f2的背面f2B进行研磨或蚀 刻而形成镜面使背面f2B变得干净。如图140H所示地完成的芯片电阻器Π ，在从支承带 f71剥离之后，被运送至规定的空间来由该空间保管。在将芯片电阻器Π 安装于安装基板 f9(参照图131(b))的情况下，通过在自动安装机的吸附喷嘴f91(参照图131(b))吸附芯 片电阻器Π 的背面f2B后移动吸附喷嘴f91，从而对芯片电阻器Π 进行运送。此时，吸附 喷嘴f91吸附在背面f2B的长度方向的大约中央部分。然后，参照图131(b)，使吸附了芯 片电阻器Π 的吸附喷嘴f91移动至安装基板f9。在安装基板f9,根据芯片电阻器Π 的第 1连接电极f3以及第2连接电极f4,设置前述的1对连接端子f88。连接端子f88例如由 Cu构成。在各连接端子f88的表面设置焊料f 13,使之从该表面突出。
[1149] 因而，使吸附喷嘴f91移动来按压在安装基板f9,从而在芯片电阻器Π 中，使第1 连接电极f3与一方的连接端子f88的焊料Π 3接触，使第2连接电极f4与另一方的连接 端子f88的焊料f 13接触。在该状态下，若对焊料Π 3进行加热，则焊料f 13熔化。之后， 若焊料Π 3冷却而凝固，则第1连接电极f3与该一方的连接端子f88经由焊料Π 3而相接 合，第2连接电极f4与该另一方的连接端子f88经由焊料f 13而相接合，完成芯片电阻器 Π 向安装基板f9的安装。
[1150] 图143是用于对将已完成的芯片电阻器收纳在压纹载带的样态进行说明的示意 图。另一方面，还有些情况下将如图140H所示地完成的芯片电阻器Π 收纳在图143所示 的压纹载带f92。压纹载带f92,是例如由聚碳酸酯树脂等形成的胶带（带状体）。在压纹 载带f92形成多个洞穴f93,使之在压纹载带f92的长度方向排列。各洞穴f93被划分为向 压纹载带f92的一个面（背面）凹陷的凹状空间。
[1151] 在将已完成的芯片电阻器fl(参照图140H)收纳在压纹载带f92的情况下，通过 在搬送装置的吸附喷嘴f91(参照图131(b))吸附芯片电阻器Π 的背面f2B(长度方向的 大约中央部分）后移动吸附喷嘴f91，从而将芯片电阻器Π 从支承带f71剥离。然后，使吸 附喷嘴f91移动至与压纹载带f92的洞穴f93对置的位置。这时，在被吸附喷嘴f91吸附 的芯片电阻器Π 中，表面f2A侧的第1连接电极f3以及第2连接电极f4以及树脂膜f24 与洞穴f93对置。
[1152] 在此，在将芯片电阻器Π 收纳在压纹载带f92的情况下，压纹载带f92被载置在 平坦的支承台f95上。使吸附喷嘴f91向洞穴f93侧移动（参照粗线箭头），将表面f2A侧 处于与洞穴f93对置的姿势的芯片电阻器Π 收纳至洞穴f93内。然后，若芯片电阻器Π 的表面f2A侧与洞穴f93的底93A接触，则完成对压纹载带f92进行的芯片电阻器Π 的收 纳。在使吸附喷嘴f91移动来使芯片电阻器Π 的表面f2A侧与洞穴f93的底93A接触时， 表面f2A侧的第1连接电极f3以及第2连接电极f4以及树脂膜f24,被按压向通过支承台 f95支承的底93A。
[1153] 在完成对压纹载带f92收纳芯片电阻器Π 之后，在压纹载带f92的表面，粘贴剥 离盖F94,将各洞穴f93的内部通过剥离盖F94而密闭。这样，能防止异物入侵各洞穴f93 内。在从压纹载带f92取出芯片电阻器Π 的情况下，剥离盖F94从压纹载带f92剥落而将 洞穴f93打开。之后，通过自动安装机从洞穴f93中取出芯片电阻器Π ，如前述那样地进行 安装。
[1154] 在按照这样安装芯片电阻器Π 的情况下、将芯片电阻器Π 收纳在压纹载带 f92的情况下、进而对芯片电阻器Π 进行应力试验的情况下，若对芯片电阻器Π 的背面 f2B(长度方向的大约中央部分）施加力来使第1连接电极f3以及第2连接电极f4向某处 (称作"被接触部"）按压，则对基板f2的表面f2A作用应力。另外，所谓该被接触部，在安 装芯片电阻器Π 的情况下，是安装基板f9,在将芯片电阻器Π 向压纹载带f92收纳时，是 通过支承台f95支承的洞穴f93的底93A，在应力试验时，是对承受应力的芯片电阻器Π 进 行支承的支承面。
[1155] 这种情况下，考虑基板f2的表面f2A中的树脂膜f24的高度Η (参照图139)，小于 第1连接电极f3以及第2连接电极f4各自的高度J(参照图139)，第1连接电极f3以及 第2连接电极f4的表面f3A，f4A从基板f2的表面f2A最突出（S卩，树脂膜f24薄）的芯 片电阻器Π (参照后述的图144)。这样的芯片电阻器Π ，由于在表面f2A侧仅第1连接电 极f3以及第2连接电极f4与前述的被接触部接触（2点接触），因此对芯片电阻器Π 施加 的应力，集中在第1连接电极f3以及第2连接电极f4的每一个与基板f2之间的接合部。 从而，存在芯片电阻器Π 的电气特性恶化的担心。进而，存在因该应力导致芯片电阻器Π 内（尤其基板f2的长度方向的大约中央部分）产生变形，在严重的情况下，基板f2以该大 约中央部分为起点而分裂的担心。
[1156] 然而，在第6参考例中，如前所述，树脂膜f24变厚，使得树脂膜f24的高度Η成为 第1连接电极f3以及第2连接电极f4各自的高度J以上（参照图139)。由此，对芯片电 阻器Π 施加的应力，不仅被第1连接电极f 3以及第2连接电极f4承接，还被树脂膜f 24承 接。即，由于能够使在芯片电阻器Π 中承受应力的部分的面积增大，因此能够分散对芯片 电阻器Π 施加的应力。这样，能够抑制芯片电阻器Π 中第1连接电极f3以及第2连接电 极f4对应的应力的集中。尤其是，通过树脂膜f24的表面f24C，能够更有效地分散对芯片 电阻器Π 施加的应力。这样，由于能够更加抑制芯片电阻器Π 对应的应力的集中，因此能 够实现芯片电阻器Π 的强度提高。其结果，能够抑制安装时、耐久试验时、向压纹载带f92 收纳时的芯片电阻器Π 的破坏。其结果，能够使安装、向压纹载带f92收纳的成品率提高， 进而由于芯片电阻器Π 不易破坏，因此能够使芯片电阻器Π 的操作性提高。
[1157] 接着，针对芯片电阻器Π 的变形例进行说明。图144?图148是第1?第5变形 例涉及的芯片电阻器的示意剖视图。在第1?第5变形例中，对于与至此为止在芯片电阻 器Π 中说明的部分对应的部分，附加相同的参照符号，并省略关于该部分的详细说明。关 于第1连接电极f3以及第2连接电极f4,在图139中，第1连接电极f3的表面f3A以及 第2连接电极f4的表面f4A成为与树脂膜f 24的表面f24C相同的平面。如果不考虑分散 在安装时等对芯片电阻器Π 施加的应力，则如图144所示的第1变形例那样，第1连接电 极f3的表面f3A以及第2连接电极f4的表面f4A，朝向从基板f2的表面f2A远离的方向 (图144中的上方）比树脂膜f24的表面f24C更突出。此时，树脂膜f24的高度H，变得比 第1连接电极f3以及第2连接电极f4各自的高度J更低。
[1158] 相反，与图139的情况相比，如果想要分散在安装时等对芯片电阻器Π 施加的应 力，则如图145所示的第2变形例那样，只要使树脂膜f24的高度Η比第1连接电极f3以 及第2连接电极f4各自的高度J更高即可。这样，树脂膜f24变厚，第1连接电极f3的表 面f3A以及第2连接电极f4的表面f4A，与树脂膜f24的表面f24C相比，更加向基板f2的 表面f2A侧（图144中的下方）偏移。这种情况下，由于第1连接电极f3以及第2连接电 极f4,成为与树脂膜f24的表面f24C相比更加向基板f2侧埋没的状态，因此不会发生前述 的第1连接电极f3以及第2连接电极f4中的2点接触自身。因此，能够更加抑制芯片电 阻器Π 对应的应力的集中。其中，在将第2变形例的芯片电阻器Π 安装于安装基板f9的 情况下，需要事先使安装基板f9的各连接端子f88上的焊料Π 3变厚，以到达第1连接电 极f3的表面f3A以及第2连接电极f4的表面f4A，来预防第1连接电极f3以及第2连接 电极f4与焊料f 13之间的连接不良（参照图131(b))。
[1159] 另外，在基板f2的表面f2A上的绝缘层f20,其端面f20A(俯视中与表面f2A的边 缘部f85-致的部分）在基板f2的厚度方向（图139、图144以及图145中的上下方向） 上延伸，但也可以如图146?图148所示那样地倾斜。详细而言，绝缘层f20的端面f20A， 随着从基板f2的表面f2A向绝缘层f20的表面接近而朝向基板f2的内方地倾斜。根据这 样的端面f20A，在钝化膜f23中覆盖该端面f20A的部分（前述的端部f23C)，也沿着端面 f20A倾斜。
[1160] 在图146?图148所示的第3?第5变形例的芯片电阻器Π 中，树脂膜f24的边 缘24A的位置存在差异。首先，图146所示的第3变形例的芯片电阻器Π ，除了绝缘层f20 的端面f20A以及钝化膜f23的端部f23C倾斜这点以外，与图139的芯片电阻器Π 相同。 因此，在俯视下，树脂膜f24的边缘24A，与钝化膜f23的侧面被覆部f23B匹配，仅以侧面被 覆部f23B的厚度量定位在比基板f2的表面f2A的边缘部f85 (基板f2的表面f2A侧的边 缘）更靠近外侧。这样，如果使边缘24A与侧面被覆部f23B匹配，则在为了形成前述的树 脂膜f46而对感光性树脂的液体进行喷射涂敷时（参照图140E)，需要事先采用未图示的掩 模使该液体不进入第1槽f44以及第2槽f48内。另外，即使该液体进入第1槽f44以及 第2槽f48内，之后在对树脂膜f46进行图案形成时（参照图140F)，只要在掩模f62中在 俯视下与第1槽f44以及第2槽f48 -致的部分也形成开口 f61即可。这样，通过树脂膜 f46的图案形成，将第1槽f44以及第2槽f48内的树脂膜f46去除，能够使树脂膜f24的 边缘24A与侧面被覆部f23B匹配。
[1161] 在此，由于树脂膜f24是树脂制，因此因冲击而导致产生裂纹的担心少。因而，树 脂膜f24能够可靠地保护基板f2的表面f2A (尤其是，元件f5以及熔断器F)、与基板f2的 表面f2A的边缘部f85免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器Π 。 另一方面，在图147所示的第4变形例的芯片电阻器Π 中，俯视中，树脂膜f24的边缘24A， 不与钝化膜f23的侧面被覆部f23B匹配，与侧面被覆部f23B相比更向内方后退，详细而 言，与基板f2的表面f2A的边缘部f85相比，更向基板f2的内方后退。这种情况下，由于 树脂膜f24也能够可靠地保护基板f2的表面f2A (尤其元件f5以及熔断器F)免受冲击破 坏保护，因此能够提供一种耐冲击性优良的芯片电阻器Π 。为了使树脂膜f24的边缘24A 向基板f2的内方后退，在对树脂膜f46进行图案形成时，只要在掩模f62中，俯视下与基板 f2(基板f30)的边缘部f85重叠的部分也形成开口 f61即可（参照图140F)。这样，通过 树脂膜f46的图案形成，将俯视中与基板f2 (基板f30)的边缘部f85重叠的区域的树脂膜 f46去除，结果，能够使树脂膜f24的边缘24A向基板f2的内方后退。
[1162] 然后，在图148所示的第5变形例的芯片电阻器Π 中，俯视下，树脂膜f24的边缘 24A，不与钝化膜f23的侧面被覆部f23B匹配。详细而言，树脂膜f24与侧面被覆部f23B相 比更向外方突出，从外部对侧面被覆部f23B的整个区域进行覆盖。即，在第5变形例中，树 脂膜f24对钝化膜f23的表面被覆部f23A以及侧面被覆部f23B双方进行覆盖。这种情况 下，由于树脂膜f24能够可靠地保护基板f2的表面f2A (尤其元件f5以及熔断器F)、与基 板f2的侧面f2C?f2F免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器Π 。 如果想要树脂膜f24覆盖表面被覆部f23A以及侧面被覆部f23B双方，则在为了形成前述 的树脂膜f46而对感光性树脂的液体进行喷射涂敷时（参照图140E)，只要该液体进入第1 槽f44以及第2槽f48内而附着于侧面被覆部f23B即可。另外，在如前述那样地对该液体 进行旋涂的情况下，由于该液体未成为膜状，会将第1槽f44以及第2槽f48完全填埋，因 此不优选。另一方面，在将由感光性树脂构成的薄片粘贴于基板f30的表面f30A来形成树 脂膜f46的情况下，由于该薄片不进入第1槽f44以及第2槽f48内，因此无法将侧面被覆 部f23B的整个区域覆盖，故而不优选。由此，为了使树脂膜f24将表面被覆部f23A以及侧 面被覆部f23B的双方覆盖，对感光性树脂的液体进行喷射涂敷是有效的。
[1163] 以上针对第6参考例的实施方式进行了说明，但第6参考例还能够采用其他方式 来实施。例如，作为第6参考例的芯片部件的一例，在前述的实施方式中，虽然公开了芯片 电阻器Π ，但第6参考例还能够应用于芯片电容器、芯片电感器、芯片二极管之类的芯片部 件。以下，针对芯片电容器进行说明。
[1164] 图149是第6参考例的其他实施方式涉及的芯片电容器的俯视图。图150是从图 149的切断面线CL-CL观看的剖视图。图151是将上述芯片电容器的一部分结构分离示出 的分解立体图。在以下描述的芯片电容器Π 01中，针对与前述的芯片电阻器Π 中说明的 部分对应的部分，附加相同的参照符号，并省略针对该部分的详细说明。在芯片电容器Π 01 中，被附加了与芯片电阻器Π 中说明的部分相同的参照符号的部分，只要没有特别提及， 则具有与在芯片电阻器Π 中说明的部分相同的结构，能够实现与芯片电阻器Π 中说明的 部分相同的作用效果。
[1165] 参照图149,芯片电容器f 101与芯片电阻器Π 同样地，具备：基板f2、配置在基板 f2上（基板f2的表面f2A侧）的第1连接电极f3、和在相同的基板f2上配置的第2连接 电极f4。基板f2在本实施方式中，在俯视下具有矩形形状。在基板f2的长度方向两端部 分别配置第1连接电极f3以及第2连接电极f4。第1连接电极f3以及第2连接电极f4， 在本实施方式中，具有在基板f2的短边方向上延伸的大致矩形的平面形状。在基板f2的 表面f2A，在第1连接电极f 3以及第2连接电极f4之间的电容器配置区域f 105内，配置有 多个电容器要素 C1?C9。多个电容器要素 C1?C9,是构成前述的元件f5的多个元件要 素（电容器元件），被电连接成可经由多个熔断器单元Π 〇7(相当于前述的熔断器F)而分 别与第2连接电极f4断开。由这些电容器要素 C1?C9构成的元件f5,成为电容器电路 网。
[1166] 如图150以及图151所示，在基板f2的表面f2A形成绝缘层f20,在绝缘层f20的 表面形成下部电极膜Π 11。下部电极膜Π 11，遍及电容器配置区域Π 05的大致整个区域。 进而，下部电极膜fill，延伸至第1连接电极f3的正下方的区域而形成。更具体而言，下部 电极膜Π 11，具有：在电容器配置区域Π 05作为电容器要素 C1?C9的共同的下部电极而 发挥功能的电容器电极区域Π 11Α ;和被配置在第1连接电极f3的正下方的用于引出外部 电极的焊盘区域Π 11Β (焊盘）。电容器电极区域f 111A位于电容器配置区域f 105,焊盘区 域Π 11Β位于第1连接电极f3的正下方来与第1连接电极f3接触。
[1167] 在电容器配置区域Π 05中形成电容膜（电介质膜）Π 12,使之覆盖下部电极膜 Π 11 (电容器电极区域Π 11Α)并相接。电容膜Π 12遍及电容器电极区域Π 11Α(电容器配 置区域Π 05)的整个区域而形成。电容膜Π 12在本实施方式中，进一步将电容器配置区域 Π 05以外的绝缘层f20覆盖。
[1168] 在电容膜Π 12上，形成上部电极膜Π 13,使之与电容膜Π 12相接。在图149中， 为了清楚化，将上部电极膜Π 13着色示出。上部电极膜Π 13具有：位于电容器配置区域 Π 05的电容器电极区域Π 13Α ;位于第2连接电极f4的正下方来与第2连接电极f4接触 的焊盘区域Π 13Β (焊盘）；和被配置在电容器电极区域Π 13Α与焊盘区域Π 13Β之间的熔 断器区域fll3C。
[1169] 在电容器电极区域Π 13Α中，上部电极膜Π 13被分割（分离）成多个电极膜部分 (上部电极膜部分）f 131?f 139。在本实施方式中，各电极膜部分f 131?f 139均形成为矩 形形状，从熔断器区域fll3C朝向第1连接电极f3延伸为带状。多个电极膜部分Π 31? Π 39,以多个种类的对置面积夹着电容膜Π 12 (与电容膜Π 12相接）而与下部电极膜fill 对置。更具体而言，电极膜部分Π 31?Π 39的与下部电极膜fill对应的对置面积，也可 以被规定为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。SP，多个电极膜部分Π 31? Π 39,包括对置面积不同的多个电极膜部分，更详细而言，包括具有公比被设定成2的等比 数列的对置面积的多个电极膜部分Π 31?f 138 (或者f 131?f 137, f 139)。从而，由与各 电极膜部分Π 31?Π 39夹着电容膜Π 12而对置的下部电极膜fill和电容膜Π 12所分 别构成的多个电容器要素 C1?C9,包括具有彼此不同的电容值的多个电容器要素。在电 极膜部分Π 31?f 139的对置面积的比如前所述的情况下，电容器要素 C1?C9的电容值 的比，与该对置面积的比相等，成为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。S卩，多 个电容器要素 C1?C9,包括：电容值被设定成使得公比呈2的等比数列的多个电容器要素 C1 ?C8(或者 C1 ?C7, C9)。
[1170] 在本实施方式中、电极膜部分Π 31?135形成为宽度相等、长度比设定成 1 : 2 : 4 : 8 : 16的带状。另外，电极膜部分f 135, f 136, f 137, f 138, f 139,形成长度相 等、宽度比设定为1 : 2 : 4 : 8 : 8的带状。电极膜部分Π 35?Π 39,遍及从电容器配 置区域Π 05的第2连接电极f4侧的端缘起至第1连接电极f3侧的端缘为止的范围而延 伸形成，电极膜部分f 131?f 134形成为比电极膜部分f 135?f 139更短。
[1171] 焊盘区域Π 13Β，形成与第2连接电极f4大致相似的形状，且具有大致矩形的平面 形状。如图150所示，焊盘区域Π 13Β中的上部电极膜f 113,与第2连接电极f4相接。
[1172] 熔断器区域fl 13C，沿着焊盘区域Π 13B的一条长边（相对于基板f 2的周边为内 方侧的长边）而配置。熔断器区域H13C，包括沿着焊盘区域Π 13Β的上述一条长边而排列 的多个熔断器单元Π 07。
[1173] 熔断器单元f 107，由与上部电极膜Π 13的焊盘区域Π 13B相同的材料一体式地形 成。多个电极膜部分Π 31?Π 39,与一个或者多个熔断器单元Π 07 -体式地形成，经由 这些熔断器单元Π 07与焊盘区域Π 13Β连接，经由该焊盘区域Π 13Β与第2连接电极f4 电连接。如图149所示，面积比较小的电极膜部分Π 31?Π 36,通过一个熔断器单元Π 07 与焊盘区域Π 13Β连接，面积比较大的电极膜部分f 137?f 139,经由多个熔断器单元f 107 与焊盘区域Π 13B连接。不必采用所有的熔断器单元Π 07,在本实施方式中，一部分熔断器 单元Π 07是未使用的。
[1174] 熔断器单元Π 07,包括：用于与焊盘区域Π 13Β之间的连接的第1宽幅部Π 07Α ; 用于与电极膜部分f 131?f 139之间的连接的第2宽幅部Π 07Β ;和用于对第1以及第2宽 幅部Π 07Α，7B之间进行连接的窄幅部H07C。窄幅部H07C被构成为能够通过激光进行切 断（熔断）。由此，能够将电极膜部分f 131?f 139中无用的电极膜部分，通过熔断器单元 Π 07的切断从而与第1以及第2连接电极f3, f4电断开。
[1175] 虽然在图149以及图151中省略了图示，但如图150所示，包括上部电极膜Π 13 的表面在内的芯片电容器Π 01的表面，被前述的钝化膜f23覆盖。钝化膜f23例如由氮化 膜组成，不仅延伸至芯片电容器f 101的上表面，还延伸至基板f2的侧面f2C?f2F，来将侧 面f2C?f2F的整个区域全部覆盖。进而，在钝化膜f23上，形成前述的树脂膜f24。
[1176] 钝化膜f23以及树脂膜f24,是对芯片电容器f 101的表面进行保护的保护膜。在 其中与第1连接电极f3以及第2连接电极f4对应的区域，分别形成前述的开口 f25。开口 f25分别贯通钝化膜f23以及树脂膜f24,以使得下部电极膜fill的焊盘区域Π 11Β的一 部分区域、上部电极膜Π 13的焊盘区域Π 13Β的一部分区域露出。进而，在本实施方式中， 与第1连接电极f3对应的开口 f25,还贯通电容膜Π 12。
[1177] 在开口 f25,分别埋入第1连接电极f3以及第2连接电极f4。这样，第1连接电 极f3便与下部电极膜fill的焊盘区域Π 11Β接合，第2连接电极f4便与上部电极膜f 113 的焊盘区域f 113B接合。在本实施方式中，第1以及第2外部电极f3, f4各自的表面f3A， f4A，被形成为与树脂膜f24的表面f24A大约处于同一平面。与芯片电阻器Π 同样地，能 够将芯片电容器Π 01与安装基板f9倒装芯片接合。
[1178] 图152是表示上述芯片电容器的内部电气结构的电路图。在第1连接电极f3与 第2连接电极f4之间并联连接多个电容器要素 C1?C9。在各电容器要素 C1?C9与第2 连接电极f4之间，串联夹入由一个或者多个熔断器单元f 107分别构成的熔断器F1?F9。
[1179] 在将熔断器F1?F9全部连接时，芯片电容器f 101的电容值，与电容器要素 C1? C9的电容值的总和相等。若将从多个熔断器F1?F9中选择出的一个或者两个以上的熔断 器切断，则与该被切断的熔断器对应的电容器要素被断开，芯片电容器Π 01的电容值减少 该被断开的电容器要素的电容值。
[1180] 因而，对焊盘区域Π 11Β，Π 13Β之间的电容值（电容器要素 C1?C9的总电容值） 进行测定，之后，根据所希望的电容值若将从熔断器F1?F9中适当地选择出的一个或者多 个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合（激光修调）。尤其是， 如果将电容器要素 C1?C8的电容值设定成使公比为2的等比数列，则能够以与作为最小 电容值（该等比数列的初项的值）的电容器要素 C1的电容值对应的精度进行向目标电容 值的契合的微调整。
[1181] 例如，电容器要素 C1?C9的电容值也可以被规定为如下。
[1182] C1 = 0. 03125pF C2 = 0. 0625pF C3 = 0. 125pF C4 = 0. 25pF C5 = 0. 5pF C6 = lpF C7 = 2pF C8 = 4pF C9 = 4pF
[1183] 这种情况下，能够以0. 03125pF的最小契合精度对芯片电容器f 101的容量进行微 调整。另外，通过从熔断器F1?F9中适当地选择应切断的熔断器，从而能够提供10pF? 18pF之间的任意的电容值的芯片电容器f 101。
[1184] 如以上所述，根据本实施方式，在第1连接电极f3以及第2连接电极f4之间，设 置可通过熔断器F1?F9断开的多个电容器要素 C1?C9。电容器要素 C1?C9,包括不同 电容值的多个电容器要素、更具体而言，电容值被设定成为等比数列的多个电容器要素。由 此，通过从熔断器F1?F9中选择一个或者多个熔断器来通过激光进行熔断，则不必变更设 计便能够对应多个种类的电容值，且能够以共同的设计实现能够准确契合所希望的电容值 的芯片电容器f 101。
[1185] 关于芯片电容器Π 01的各部的详细情况，以下加以说明。参照图149,基板f2,在 例如俯视中，也可以具有〇. 3mmX0. 15mm、0. 4mmX0. 2mm等的矩形形状（优选0. 4mmX0. 2mm 以下的大小）。电容器配置区域Π 05,大致成为具有与基板f2的短边的长度相当的一边的 正方形区域。基板f2的厚度也可以是150 μ m左右。参照图150,基板f2可以是例如通过 从背面侧（未形成电容器要素 C1?C9的表面）进行的磨削或者研磨从而薄型化的基板。 作为基板f2的材料，可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可 以采用树脂膜。
[1186] 绝缘层f20也可以是氧化硅膜等的氧化膜。其膜厚可以是5〇〇A?2000A的程 度。下部电极膜fill优选为导电性膜，尤其优选金属膜，也可以是例如铝膜。由铝膜构成 的下部电极膜Π 11，能够通过溅射法形成。上部电极膜Π 13也同样地，优选导电性膜，尤 其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜Π 13,能够通过溅射法形成。 将上部电极膜Π 13的电容器电极区域Π 13Α分割成电极膜部分Π 31?Π 39,进而用于将 熔断器区域fll3C整形为多个熔断器单元Π 07的图案形成，可以通过光刻以及蚀刻工艺进 行。
[1187] 电容膜Π 12可以例如由氮化硅膜构成，其膜厚可以设置为500)4?2000A (例 如1000A)。电容膜Π 12可以是通过等离子CVD(化学气相生长）形成的氮化硅膜。钝 化膜f23可以例如由氮化硅膜构成，可以通过例如等离子CVD法形成。其膜厚可以设置为 8000Α左右。树脂膜f24如前所述可以由聚酰亚胺膜及其他树脂膜构成。
[1188] 第1以及第2连接电极f3, f4可以由层叠构造膜构成，该层叠构造膜层叠了例如 与下部电极膜fill或者上部电极膜f 113相接的Ni层f33、在该Ni层f33上层叠的Pd层 f34在该Pd层f34上层叠的Au层f35,可以通过例如无电解镀覆法形成。Ni层f33有助于 对下部电极膜Π 11或者上部电极膜Π 13的紧贴性的提高，Pd层f34作为对上部电极膜或 者下部电极膜的材料与第1以及第2连接电极f3, f4的最上层的金之间相互扩散进行抑制 的扩散防止层发挥功能。
[1189] 这样的芯片电容器f 101的制造工序，与形成了元件f5之后的芯片电阻器Π 的制 造工序相同。在芯片电容器Π 01中形成元件f5(电容器元件）的情况下，首先，在前述的 基板f30(基板f2)的表面，通过热氧化法以及/或者CVD法，形成由氧化膜（例如氧化硅 膜）构成的绝缘层f20。接着，通过例如溅射法，在绝缘层f20的整个表面形成由铝膜构成 的下部电极膜Π 11。下部电极膜Π 11的膜厚可以设置为8000A左右。接着，在该下部电 极膜的表面，通过光刻形成与下部电极膜Π 11的最终形状对应的抗蚀图案。通过将该抗蚀 图案作为掩模来蚀刻下部电极膜，从而得到图149等所示的图案的下部电极膜fill。下部 电极膜Π 11的蚀刻，可以通过例如反应性离子蚀刻进行。
[1190] 接着，通过例如等离子CVD法，将由氮化硅膜等构成的电容膜Π 12形成在下部电 极膜fill上。在未形成下部电极膜fill的区域，在绝缘层f20的表面形成电容膜Π 12。 接着，在该电容膜f 112上，形成上部电极膜f 113。上部电极膜f 113例如由铝膜构成，能够 通过溅射法形成。其膜厚也可以设置为8000A左右。接着，在上部电极膜Π 13的表面通 过光刻形成与上部电极膜Π 13的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模 的蚀刻，从而上部电极膜f 113被图案形成为最终形状（参照图149等）。由此，上部电极膜 Π 13,在电容器电极区域Π 13Α具有被分割成多个电极膜部分f 131?f 139的部分，在熔断 器区域Π 13C具有多个熔断器单元Π 07,整形为具有与这些熔断器单元Π 07连接的焊盘区 域Π 13Β的图案。通过将上部电极膜Π 13分割，从而能够形成与电极膜部分Π 31?Π 39 的数目相应的多个电容器要素 C1?C9。用于上部电极膜f 113的图案形成的蚀刻，即可以 通过采用磷酸等的蚀刻液的湿式蚀刻进行，也可以通过反应性离子蚀刻进行。
[1191] 通过以上步骤，形成芯片电容器f 101中的元件f5 (电容器要素 C1?C9、熔断器单 元Π 07)。在形成元件f5之后，通过等离子CVD法，形成绝缘膜f45,使之将元件f5 (上部电 极膜Π 13、未形成上部电极膜Π 13的区域中的电容膜Π 12)完全覆盖（参照图140A)。之 后，在形成第1槽f44以及第2槽f48之后（参照图140B以及图140C)，形成开口 f25(参 照图140D)。然后，将探头f70压入从开口 f25露出的上部电极膜Π 13的焊盘区域Π 13Β 和下部电极膜Π 11的焊盘区域Π 11Β，测定多个电容器要素 C0?C9的总电容值（参照图 140D)。基于该被测定的总电容值，根据作为目的的芯片电容器f 101的电容值，来选择应断 开的电容器要素、即应切断的熔断器。
[1192] 从该状态起，进行用于对熔断器单元Π07进行熔断的激光修调。即，向构成根据 上述总电容值的测定结果而选择出的熔断器的熔断器单元Π 07照射激光，将该熔断器单 元Π 07的窄幅部fl07C(参照图149)熔断。由此，对应的电容器要素便从焊盘区域Π 13Β 断开。在对熔断器单元Π 07照射激光时，通过作为覆膜的绝缘膜f45的作用，在熔断器单 元Π 07的附近积蓄激光的能量，从而熔断器单元f 107熔断。由此，能够将芯片电容器f 101 的电容值可靠地设定为目的电容值。
[1193] 接着，通过例如等离子CVD法，在覆膜（绝缘膜f45)上沉积氮化硅膜，形成钝化膜 f23。前述的覆膜在最终形态下，与钝化膜f23-体化，构成该钝化膜f23的一部分。熔断器 切断后所形成的钝化膜f23,进入在熔断器熔断时同时被破坏的覆膜的开口内，对熔断器单 元f 107的切面进行覆盖并保护。因此，钝化膜f23防止异物进入熔断器单元Π 07的切断 处或者水分入侵熔断器单元Π 07的切断处。由此，能够制造可靠性高的芯片电容器f 101。 钝化膜f23也可以整体形成具有例如8000A左右的膜厚。
[1194] 接着，形成前述的树脂膜f46(参照图140E)。之后，通过树脂膜f46、钝化膜f23堵 塞的开口 f25被打开（参照图140F)，焊盘区域Π 11Β以及焊盘区域Π 13Β经由开口 f25而 从树脂膜f46 (树脂膜f24)露出。之后，在开口 f25中从树脂膜f46露出的焊盘区域f 111B 上以及焊盘区域Π 13Β上，通过例如无电解镀覆法，形成第1连接电极f3以及第2连接电 极f4(参照图140G)。
[1195] 之后，与芯片电阻器Π 的情况同样地，若从背面f30B对基板f30进行磨削（参照 图140H)，则能切出芯片电容器Π 01的单片。在利用了光刻工序的上部电极膜Π 13的图案 形成中，能够精度良好地形成微小面积的电极膜部分Π 31?Π 39,进而能够形成微细图案 的熔断器单元Π 07。然后，在上部电极膜Π 13的图案形成后，经过总电容值的测定，决定应 切断的熔断器。通过将该所决定出的熔断器切断，从而能够得到被准确契合所希望的电容 值的芯片电容器Π 01。即，在该芯片电容器Π 01中，通过选择一个或者多个熔断器来进行 切断，从而能够容易且迅速地对应于多个种类的电容值。换言之，通过对电容值不同的多个 电容器要素 C1?C9进行组合，从而能够以共同的设计实现各种电容值的芯片电容器f 101。
[1196] 以上，针对第6参考例的芯片部件（芯片电阻器Π 、芯片电容器Π 01)进行了说 明，但第6参考例还可以采用其他方式来实施。例如，在前述的实施方式中，在芯片电阻器 Π 的情况下，例示了多个电阻电路具有公比呈r (Ο < r、r尹1) = 2的等比数列的电阻值 的多个电阻电路的例子，但也可以是该等比数列的公比为2以外的数。另外，在芯片电容器 Π 01的情况下，也例示了电容器要素具有公比呈r(0 < r、r尹1) = 2的等比数列的电容 值的多个电容器要素，但该等比数列的公比也可以是2以外的数。
[1197] 另外，在芯片电阻器Π 、芯片电容器Π 01中，虽然在基板f2的表面形成绝缘层 f20,但如果基板f2是绝缘性的基板，则还可以将绝缘层f20省去。另外，在芯片电容器f 101 中，示出了仅上部电极膜Π 13被分割成多个电极膜部分的结构，但也可以是仅下部电极膜 Π 11被分割成多个电极膜部分，或者上部电极膜Π 13以及下部电极膜fill双方均被分割 成多个电极膜部分。进而，在前述的实施方式中，例示了上部电极膜或者下部电极膜与熔断 器单元被一体化的例子，但也可以采用与上部电极膜或者下部电极膜不同的导体膜形成熔 断器单元。另外，虽然在前述的芯片电容器Π 01中，形成具有上部电极膜Π 13以及下部电 极膜Π 11的1层电容器结构，但也可以在上部电极膜Π 13上隔着电容膜层叠其他电极膜， 来层叠多个电容器结构。
[1198] 在芯片电容器Π 01中，另外，也可以采用导电性基板作为基板f2,采用该导电性 基板作为下部电极，形成电容膜Π 12,使之与导电性基板的表面相接。这种情况下，也可以 从导电性基板的背面引出一方的外部电极。另外，在将第6参考例应用于芯片电感器的情 况下，在该芯片电感器中形成在前述的基板f2上的元件f5,包括含有多个电感器要素（元 件要素）的电感器电路网（电感器元件）。在该情况下，元件f5被设置在形成于基板f2的 表面f2A上的多层布线中，由布线膜f22形成。在该芯片电感器中，通过选择一个或者多个 熔断器F来进行切断，从而由于能够将电感器电路网中的多个电感器要素的组合图案设置 为任意的图案，因此能够以共同的设计实现电感器电路网的电气特性各种各样的芯片电感 器。
[1199] 然后，在将第6参考例应用于芯片二极管的情况下，在该芯片二极管中形成在前 述的基板f2上的元件f5,包括含有多个二极管要素（元件要素）的二极管电路网（二极 管元件）。二极管元件形成在基板f2上。在该芯片二极管中，通过选择一个或者多个熔断 器F来进行切断，从而能够将二极管电路网中的多个二极管要素的组合图案设置为任意的 图案，因此能够以共同的设计实现二极管电路网的各种各样电气特性的芯片二极管。
[1200] 在芯片电感器以及芯片二极管的任一者中都能够实现与芯片电阻器Π 、芯片电容 器Π 01的情况相同的作用效果。另外，在前述的第1连接电极f3以及第2连接电极f4中， 还能够省去在Ni层f33与Au层f35之间夹入的Pd层f34。由于Ni层f33与Au层f35之 间的粘接性良好，因此如果在Au层f35未形成前述的针孔，则也可以省去Pd层f34。
[1201] 另外，如前所述，如果将通过蚀刻形成第1槽f44时采用的抗蚀图案f41的开口 f42的交差部分f43 (参照图141)设置为圆形状，则在已完成的芯片部件中，能够使基板f2 的表面f2A侧的角落部（粗糙面区域S中的角落部）11整形为圆状。另外，在芯片电阻器 Π 中已说明的变形例1?5(图144?图148)的结构，在芯片电容器Π 01、芯片电感器以 及芯片二极管的任一当中都可应用。
[1202] 图153是表示采用了第6参考例的芯片部件的电子器械的一例的智能手机的外观 的立体图。智能手机f201通过在扁平的长方体形状的框体f202的内部收纳电子部件而构 成。框体f202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面而结 合。在框体f202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板f203的显 示面。显示面板f203的显示面构成触摸面板，对使用者提供输入界面。
[1203] 显示面板f203,形成占框体f202的一个主面的大部分的长方形形状。配置操作 按钮f204,使之沿着显示面板f203的一条短边。在本实施方式中，多个（三个）操作按钮 f204沿着显示面板f203的短边排列。使用者通过操作操作按钮f204以及触摸面板，从而 进行对智能手机f201的操作，调出必要的功能来使之执行。
[1204] 在显示面板f203的另一条短边的附近，配置扬声器f205。扬声器f205,既提供用 于电话功能的话筒，又被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作 按钮f204的附近，在框体f202的一个侧面配置麦克风f206。麦克风f206除了提供用于电 话功能的话筒之外，还被用作录音用的麦克风。
[1205] 图154是表示在框体f202的内部收纳的电子电路组件f210的结构的图解俯视 图。电子电路组件f210包括：布线基板f211、和在布线基板f211的安装面安装的电路部 件。多个电路部件包括：多个集成电路元件（IC)f212-f220、和多个芯片部件。多个1C包 括：传送处理ICf212、OneSeg电视接收ICf213、GPS接收ICf214、FM调谐器ICf215、电源 ICf216、闪存f217、微型计算机f218、电源ICf219以及基带ICf220。多个芯片部件（与第 6参考例的芯片部件相当），包括：芯片电感器f221，f225, f235、芯片电阻器f222, f224， f233、芯片电容器f227, f230, f234、以及芯片二极管f228, f231。
[1206] 传送处理ICf212内置用于生成对显示面板f203的显示控制信号，且接收来自显 示面板f203的表面的触摸面板的输入信号的电子电路。为了与显示面板f203之间的连接， 因而在传送处理ICf212上连接柔性布线F209。OneSeg电视接收ICf213,内置构成用于接 收OneSeg播放（以便携式设备作为接收对象的地面数字电视播放）的电波的接收机的电 子电路。在OneSeg电视接收ICf213的附近，配置多个芯片电感器f221、和多个芯片电阻器 f222。OneSeg电视接收ICf213、芯片电感器f221以及芯片电阻器f222,构成OneSeg播放 接收电路f223。芯片电感器f221以及芯片电阻器f222,分别具有被准确契合的电感以及 电阻，对OneSeg播放接收电路f223赋予高精度的电路常数。
[1207] GPS接收ICf214内置接收来自GPS卫星的电波来输出智能手机f201的位置信息 的电子电路。FM调谐器ICf215与在其附近安装在布线基板f211的多个芯片电阻器f224 以及多个芯片电感器f225 -起，构成FM播放接收电路f226。芯片电阻器f224以及芯片电 感器f225，分别具有被准确契合的电阻值以及电感，对FM播放接收电路f226赋予高精度的 电路常数。
[1208] 在电源ICf216的附近，多个芯片电容器f227以及多个芯片二极管f228被安装在 布线基板f211的安装面。电源ICf216与芯片电容器f227以及芯片二极管f228 -起，构 成电源电路f229。闪存f217是用于对操作系统程序、在智能手机f201的内部生成的数据、 通过通信功能从外部获取的数据以及程序等进行记录的存储装置。
[1209] 微型计算机f218是内置CPU、R0M以及RAM，通过执行各种运算处理从而实现智能 手机f201的多个功能的运算处理电路。更具体而言，通过微型计算机f218的作用，实现图 像处理、用于各种应用程序的运算处理。在电源ICf219的附近，多个芯片电容器f230以及 多个芯片二极管f231被安装在布线基板f211的安装面。电源ICf219与芯片电容器f230 以及芯片二极管f231 -起，构成电源电路f232。
[1210] 在基带ICf220的附近，多个芯片电阻器f233、多个芯片电容器f234、以及多个芯 片电感器f235被安装在布线基板f211的安装面。基带ICf220与芯片电阻器f233、芯片电 容器f234以及芯片电感器f235 -起构成基带通信电路f236。基带通信电路f236提供用 于电话通信以及数据通信的通信功能。
[1211] 通过这样的结构，由电源电路f229, F232适当地调整后的电力被提供给传送处理 ICf212、GPS接收ICf214、OneSeg播放接收电路f223、FM播放接收电路f226、基带通信电 路f236、闪存f217以及微型计算机f218。微型计算机f218响应经由传送处理ICf212输 入的输入信号来进行运算处理，从传送处理ICf212对显示面板f203输出显示控制信号来 使显示面板f203进行各种显示。
[1212] 若通过触摸面板或者操作按钮f204的操作来指示OneSeg播放的接收，则通过 OneSeg播放接收电路f223的作用来接收OneSeg播放。然后，用于将所接收的图像输出给显 示面板f203,且使所接收的声音从扬声器f205中音响化的运算处理，通过微型计算机f218 来执行。另外，在需要智能手机f201的位置信息时，微型计算机f218获取GPS接收ICf214 所输出的位置信息，执行采用了该位置信息的运算处理。
[1213] 进而，若通过触摸面板或者操作按钮f204的操作来输入FM播放接收指令，则微型 计算机f218,起动FM播放接收电路f226,执行用于使所接收的声音从扬声器f205输出的 运算处理。闪存f217被用于通过通信获取的数据的存储、对通过微型计算机f218的运算、 来自触摸面板的输入而制作的数据进行存储。微型计算机f218根据需要对闪存f217写入 数据，或者从闪存f217中读出数据。
[1214] 电话通信或者数据通信的功能，通过基带通信电路f236实现。微型计算机f218， 对基带通信电路f236进行控制，来进行用于对声音或者数据进行收发的处理。
[1215] 〈第7参考例涉及的发明〉
[1216] (1)第7参考例涉及的发明特征
[1217] 例如，第7参考例涉及的发明特征在于以下的G1?G18。
[1218] (G1) -种芯片电阻器，其特征在于，包括：具有相互对置的一对长边以及相互对 置的一对短边的矩形基板；在上述基板上沿着上述一对长边中的第1长边设置的第1电极； 在上述基板上沿着上述一对长边中的第2长边设置的第2电极；含有形成在上述基板上的 电阻体膜以及被层叠成与上述电阻体膜相接的布线膜，且形成在上述第1电极以及上述第 2电极之间的多个电阻电路；和形成在上述第1电极以及上述第2电极之间，对上述多个电 阻电路分别进行连接的可切断的多个熔断器。
[1219] 根据该结构，即使采用小尺寸也能够增大电极面积来提高散热效率。并且，由于散 热效率良好，因此能够抑制因电阻体的温度特性引起的电阻值的变动。从而，能够以准确的 电阻值实现小尺寸的芯片电阻值。在现有结构中，在小型化时，由于芯片电阻器成为高温， 因此担心被面临严酷的温度循环，从而担心温度循环耐性变差。进而，因芯片电阻器成为高 温，从而担心与安装布线基板之间的焊料熔解，焊料接合可靠性变差。这些问题都能通过第 7参考例来解决。
[1220] 另外，容易实现低电阻的芯片电阻器。原因在于，能够扩大多个电阻电路中的电阻 体膜的宽度，且能够缩短长度。
[1221] (G2)根据G1所述的芯片电阻器，其特征在于，上述第1电极以及上述第2电极中 的至少一方，沿着对应的上述长边的整个范围而形成。
[1222] 根据该结构，沿着基板的长度方向形成一对电极，并且，各电极遍及基板的整个长 边而延伸，使电极面积变大，能实现散热特性的进一步提高。
[1223] (G3)根据G2所述的芯片电阻器，其特征在于，上述第1电极以及上述第2电极中 的至少一方，沿着对应的上述长边的整个范围而连续形成。
[1224] 根据该结构，在小型的芯片电阻器中，能够形成大电极，能够以准确的电阻值实现 小尺寸的芯片电阻值。
[1225] (G4)根据G2所述的芯片电阻器，其特征在于，上述第1电极以及上述第2电极中 的至少一方，包括沿着对应的上述长边隔开间隔而配置的多个电极部分。
[1226] (G5)根据G1或者G2所述的芯片电阻器，其特征在于，上述第1电极包括沿着上述 第1长边配置的电极部分，上述第2电极包括沿着上述第2长边隔开间隔配置的多个电极 部分，上述第1电极以及上述第2电极的上述各电极部分，被配置成在沿着上述短边的方向 上来看不具有重叠的部分。
[1227] 根据G4以及G5的结构，由于第1电极以及第2电极与芯片电阻器的短边方向对 置，因此第1电极以及第2电极的间隔短。故而，在与安装基板焊料接合时，存在焊料在第1 以及第2电极之间短路的可能性。因而，通过在长边方向上错开第1电极以及第2电极的 配置，便消除了问题。
[1228] (G6)根据G1?G5中的任一项所述的芯片电阻器，上述长边的长度为0. 4mm以下， 上述短边的长度为0. 2mm以下。
[1229] 根据该结构，即使采用小尺寸也能够增大电极面积来提高散热效率。即，即使采用 小尺寸，也由于散热效率良好，因此能够抑制因功能元件的温度特性而引起的性能变动。从 而，能够以准确的特性实现小尺寸的芯片部件。
[1230] (G7)根据G1?G6中任一项所述的芯片电阻器，其特征在于，上述第1电极以及第 2电极之间的电阻值为Ιι?Ω?1GQ。
[1231] 根据该结构，能够以低电阻值实现小型的芯片电阻器。
[1232] (G8) -种芯片部件，其特征在于，包括：具有相互对置的一对长边以及相互对置 的一对短边的矩形基板；在上述基板上沿着上述一对长边中的第1长边而设置的第1电极； 在上述基板上沿着上述一对长边中的第2长边而设置的第2电极；以及形成在由上述第1 电极以及第2电极夹持的上述基板的表面区域的功能元件。
[1233] (G9)根据G8记载的芯片部件，其特征在于，上述第1电极以及上述第2电极中的 至少一方，沿着对应的上述长边的整个范围而形成。
[1234] (G10)根据G9记载的芯片部件，其特征在于，上述第1电极以及上述第2电极中的 至少一方，沿着对应的上述长边的整个范围而连续地形成。
[1235] (Gl 1)根据G8?G10中的任一项记载的芯片部件，其特征在于，包括形成在上述第 1电极以及上述第2电极之间，对上述多个电阻电路分别进行连接的可切断的多个熔断器， 上述功能元件包括二极管，上述芯片部件是芯片二极管。
[1236] (G12)根据G8?G10中的任一项记载的芯片部件，其特征在于，上述功能元件包括 电感器，上述芯片部件是芯片电感器。
[1237] (G13)根据G8?G10中的任一项记载的芯片部件，其特征在于，上述功能元件包括 电容器，上述芯片部件是芯片电容器。
[1238] (G14)根据G8?G13中的任一项记载的芯片部件，其特征在于，包括形成在上述 第1电极以及上述第2电极之间，且选择性地对上述功能元件进行连接的可切断的多个熔 断器。
[1239] (G15)根据G8?G14中的任一项记载的芯片部件，其特征在于，上述长边的长度是 0. 4mm以下，上述短边的长度是0. 2mm以下。
[1240] 根据G8?G15的结构，即使采用小尺寸，也能够增大电极面积来提高散热效率。并 且，由于散热效率良好，因此能够抑制因功能元件的温度特性而引起的变动，能够提供一种 特性提高了的芯片部件。
[1241] (G16) -种电路组件，其特征在于，包括：安装基板、安装在上述安装基板的G1?7 中的任一项所述的芯片电阻器或者G8?G15中的任一项所述的芯片部件。
[1242] (G17)根据G16所述的电路组件，其特征在于，上述安装基板是沿着规定的弯曲方 向被弯曲的柔性基板，使上述一对长边沿着与上述柔性基板的弯曲方向正交的方向来将上 述芯片电阻器或者芯片部件安装在上述安装基板。
[1243] 根据G16以及G17的结构，芯片电阻器、芯片部件，由于电极面积大，因此与安装基 板之间的接合面积大，能够牢固地与安装基板接合。因此，即使产生安装基板与芯片电阻 器、芯片部件之间的热膨胀系数差，接合部也不易剥落。另外，由于接合部之间的距离短，因 此对芯片电阻器施加的弯曲应力小，不易产生芯片电阻器、芯片部件的破损。尤其是，在配 置芯片电阻器、芯片部件的长边，使之与安装基板的弯曲方向正交时，从安装基板对芯片电 阻器、芯片部件施加的弯曲应力成为最小。进而，由于从电阻元件、功能元件到电极的距离 短，因此散热路径短，且电极面积大，故而散热面积大。因此，不易因温度循环而受到破坏， 能够提供一种热压力少的电路组件。
[1244] (G18) -种电子器械，其特征在于，包括：框体、和收纳在上述框体的G16或者G17 记载的电路组件。
[1245] 根据该结构，能够提供小型且高性能的电子器械。
[1246] (2)第7参考例涉及的发明实施方式
[1247] 以下，参照附图对第7参考例的实施方式进行详细说明。另外，图155?图188所 示的符号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方 式的符号相同的要素。
[1248] (2-1)芯片电阻器的实施方式的说明
[1249] 图155(A)是表不第7参考例的一实施方式涉及的芯片电阻器glO的外观结构的 图解立体图，图155(B)是表示将芯片电阻器glO安装在基板上的状态的侧视图。参照图 155 (A)，第7参考例的一实施方式涉及的芯片电阻器glO具备：在基板gll上形成的第1连 接电极gl2 ;第2连接电极gl3 ;和电阻电路网gl4。基板gll在俯视下为大约长方形状的 长方体形状，作为一例，是长边方向的长度L = 0. 3mm、短边方向的宽度W = 0. 15mm、厚度T =0. 1mm的程度的大小的微小芯片。基板gll，也可以是俯视下被倒角的圆角形状。基板例 如能够由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板gll为硅基板的情况为例进 行说明。
[1250] 在基板gll上，第1连接电极gl2沿着基板gll的一条长边gill而设置，是长边 gill方向较长的矩形电极。第2连接电极gl3沿着基板gll上的另一条长边gll2而设置， 是长边gll2方向较长的矩形电极。本实施方式的特征在于，这样沿着基板gll的一对长边 glll、112形成一对连接电极。电阻电路网gl4被设置在由基板gll上的第1连接电极gl2 和第2连接电极gl3夹持的中央区域（电路形成面或者元件形成面）。并且，电阻电路网 gl4的一端侧与第1连接电极gl2电连接，电阻电路网gl4的另一端侧与第2连接电极gl3 电连接。这些第1连接电极gl2、第2连接电极gl3以及电阻电路网gl4,例如作为一例，能 够采用微细加工工艺设置在基板gll上。尤其是，通过采用后述的光刻工艺，能够形成微细 且准确的布局图案的电阻电路网gl4。
[1251] 第1连接电极gl2以及第2连接电极gl3,分别作为外部连接电极发挥功能。在芯 片电阻器gl〇被安装在电路基板gl5的状态下，如图155(B)所示，第1连接电极gl2以及 第2连接电极gl3分别通过焊料而与电路基板gl5的电路（未图示）电气式或者机械式连 接。另外，作为外部连接电极发挥功能的第1连接电极gl2以及第2连接电极gl3,为了提 高焊料润湿性以及提高可靠性，优选至少表面区域由金（Au)形成，或者对表面实施镀金。
[1252] 图156是芯片电阻器glO的俯视图，示出第1连接电极gl2、第2连接电极gl3以 及电阻电路网gl4的配置关系进而电阻电路网gl4的俯视结构（布局图案）。参照图156， 芯片电阻器gl〇包括：第1连接电极gl2,其被配置成使长边沿着基板gll上表面的一条长 边gill，俯视下较长且呈大约矩形；第2连接电极gl3,其被配置成使长边沿着基板gll上 表面的另一条长边gll2,俯视下较长且大约呈矩形；和电阻电路网gl4,其被设在第1连接 电极gl2以及第2连接电极gl3之间的俯视矩形的区域中。
[1253] 在电阻电路网gl4中，具有在基板gll上按矩阵状排列的具有相等的电阻值的多 个单位电阻体R(在图156的示例中，沿着行方向（基板gll的宽度（短边）方向）排列8 个单位电阻体R，沿着列方向（基板gll的长度方向）排列44个单位电阻体R，包括总计 352个单位电阻体R的结构）。并且，这些多个单位电阻体R的1?64个的规定个数通过 导体膜C(导体膜C优选为由Al、AlSi、AlSiCu、或者AlCu等的铝系金属形成的布线膜）电 连接，形成与所连接的单位电阻体R的个数相应的多个种类的电阻电路。
[1254] 进而，为了将电阻电路电气式组入电阻电路网gl4中或者从电阻电路网gl4电分 离而设置可熔断的多个熔断器F(优选由作为与导体膜C相同的材料的Al、AlSi、AlSiCu、 或者AlCu等的铝系金属膜形成的布线膜，以下称作"熔断器"）。多个熔断器F沿着第2连 接电极gl3的内侧边排列成使配置区域成为直线状。更具体而言，多个熔断器F以及连接 用导体膜、即布线膜C被排列成相邻，且被配置成使其排列方向成为直线状。
[1255] 图157A是将图156所示的电阻电路网gl4的一部分放大描绘的俯视图，图157B 以及图157C，分别为对电阻电路网gl4中的单位电阻体R的结构进行说明而描绘的长度方 向的纵剖视图以及宽度方向的纵剖视图。参照图157A、图157B以及图157C，针对单位电阻 体R的结构进行说明。
[1256] 在基板gll的上表面形成绝缘层（Si02)gl9,在绝缘层gl9上配置电阻体膜g20。电 阻体膜 g2〇 由包括从由 NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSi02、TiN、TiNO#&TiSiON 组成的群中选择出的1种以上的成分在内的材料构成。通过采用这样的材料形成电阻体膜 g20,从而可实现采用光刻的微细加工。另外，电阻值不易因温度特性的影响而发生变化，能 够制作准确的电阻值的芯片电阻器。该电阻体膜g20被设置为在第1连接电极gl2与第2 连接电极gl3之间平行地直线状延伸的多个电阻体膜（以下称作"电阻体膜行"），有些情 况下，电阻体膜行g20在行方向上在规定的位置被切断。在电阻体膜行g20上，层叠作为导 体膜片g21的例如铝膜。各导体膜片g21，在电阻体膜行g20上在行方向上隔开固定间隔R 而层置。
[1257] 若用电路记号示出该结构的电阻体膜行g20以及导体膜片g21的电气特征，则如 图158所示。即，如图158 (A)所示，规定间隔R的区域的电阻体膜行g20部分，分别形成一 定电阻值r的单位电阻体R。层叠了导体膜片g21的区域，通过该导体膜片g21而将电阻体 膜行g20短路。从而，形成由图158(B)所示的电阻r的单位电阻体R的串联连接形成的电 阻电路。
[1258] 另外，由于相邻的电阻体膜行g20彼此通过电阻体膜行g20以及导体膜片g21而 连接，因此图157A所示的电阻电路网，构成图158(C)所示的电阻电路。在图157B以及图 157C所示的图解式剖视图中，附图标记gll表示基板，gl9表示作为绝缘层的二氧化娃Si0 2 层，g20表示在绝缘层gl9上形成的电阻体膜，g21表示错（A1)的布线膜，g22表示作为保 护膜的SiN膜，g23表示作为保护层的聚酰亚胺层。
[1259] 电阻体膜g20的材质，如上述那样，由包括从由NiCr、NiCrAl、NiCrSi、NiCrSiAl、 TaN、TaSi02、TiN、TiNO以及TiSiON组成的群中选择出的1种以上的成分的材料构成。另 夕卜，电阻体膜g20的膜厚优选为300Λ?Ιμηι。如果将电阻体膜g20的膜厚设置为该范围， 则能够将电阻体膜g20的温度系数实现在50ppm/°C?200ppm/°C，成为不易受到温度特性 的影响的芯片电阻器。
[1260] 另外，如果电阻体膜g20的温度系数小于1000ppm/°C，则能够得到实用上良好的 芯片电阻器。进而，电阻体膜g20优选包括具有1 μ m?1. 5 μ m的线宽的线状要素的结 构。因为能够兼顾电阻电路的微细化和良好的温度特性。布线膜g21，也可以替换A1，而由 AlSi、AlSiCu或者AlCu等的铝系金属膜形成。通过这样由铝系金属膜形成布线膜g21 (包 括熔断器F)，从而实现工艺加工精度的提高。
[1261] 另外，关于该结构的电阻电路网gl4的制造工艺，之后详细描述。在本实施方式 中，形成在基板gll上的电阻电路网gl4中包括的单位电阻体R，包括：电阻体膜行g20 ;和 在电阻体膜行g20上在行方向上隔着固定间隔层叠的多个导体膜片g21，未层叠导体膜片 g21的固定间隔R部分的电阻体膜行g20,构成1个单位电阻体R。构成单位电阻体R的电 阻体膜行g20,其形状以及大小完全相等。从而，基于在基板上制作的形状相同大小相同的 电阻体膜几乎成为相同值这样的特性，在基板gll上按矩阵状排列的多个单位电阻体R，具 有相等的电阻值。
[1262] 在电阻体膜行g20上层叠的导体膜片g21，形成单位电阻体R，并且还实现用于连 接多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图159(A)是将图156所示 的芯片电阻器gl〇的俯视图的一部分放大来描绘的包括熔断器F在内的区域的部分放大俯 视图，图159(B)是表示沿着图159(A)的B-B的剖视结构的图。
[1263] 如图159(A) (B)所示，熔断器F也通过层叠在电阻体膜g20上的布线膜g21形成。 艮P，在与层叠在形成单位电阻体R的电阻体膜行g20上的导体膜片g21相同的层，采用作为 与导体膜片g21相同的金属材料的铝（A1)形成。另外，导体膜片g21如前所述，为了形成 电阻电路，因此还被用作对多个单位电阻体R进行电连接的连接用导体膜C。
[1264] S卩，在层叠在电阻体膜g20上的同一层，单位电阻体R形成用的布线膜、用于形成 电阻电路的连接用布线膜、用于构成电阻电路网gl4的连接用布线膜、用于将熔断器F进而 电阻电路网gl4与第1连接电极gl2以及第2连接电极gl3连接的布线膜，采用相同的铝 系金属材料（例如铝），通过相同的制造工艺（例如溅射以及光刻工艺）形成。这样，能简 化该芯片电阻器gl〇的制造工艺，能够利用共同的掩模同时形成各种布线膜。进而，还提高 与电阻体膜g20之间的对准性。
[1265] 图160是将对图156所示的电阻电路网gl4中的多个种类的电阻电路进行连接的 连接用导体膜C以及熔断器F的排列关系、与该连接用导体膜C以及熔断器F连接的多个 种类的电阻电路之间的连接关系图解示出的图。参照图160,在第1连接电极gl2,连接电 阻电路网gl4中所含的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的 串联连接形成，其另一端与熔断器F1连接。
[1266] 在熔断器F1与连接用导体膜C2上，连接由64个单位电阻体R的串联连接组成的 电阻电路R64的一端以及另一端。在连接用导体膜C2与熔断器F4上，连接由32个单位电 阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器F4与连接用导体膜 C5上，连接由32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另一端。
[1267] 在连接用导体膜C5与熔断器F6上，连接由16个单位电阻体R的串联连接组成的 电阻电路R16的一端以及另一端。在熔断器F7以及连接用导体膜C9上，连接由8个单位 电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在连接用导体膜C9以及熔断 器F10上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。
[1268] 在熔断器F11以及连接用导体膜C12上，连接由2个单位电阻体R的串联连接组 成的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔断器F13上，连接由1个 单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器F13以及连接用导体膜 C15上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
[1269] 在连接用导体膜C15以及熔断器F16上，连接由4个单位电阻体R的并联连接组 成的电阻电路R/4的一端以及另一端。在熔断器F16以及连接用导体膜C18上，连接由8 个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。在连接用导体膜C18 以及熔断器F19上，连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以 及另一端。
[1270] 在熔断器F19以及连接用导体膜C22上，连接由32个单位电阻体R的并联连接组 成的电阻电路R/32。多个熔断器F以及连接用导体膜C，分别是将熔断器F1、连接用导体膜 C2、熔断器F3、熔断器F4、连接用导体膜C5、熔断器F6、熔断器F7、连接用导体膜C8、连接用 导体膜C9、熔断器F10、熔断器F11、连接用导体膜C12、熔断器F13、熔断器F14、连接用导体 膜C15、熔断器F16、熔断器F17、连接用导体膜C18、熔断器F19、熔断器F20、连接用导体膜 C21、连接用导体膜C22配置成直线状来串联连接而成。是若各熔断器F熔断则与熔断器F 相邻连接的连接用导体膜C之间的电连接被切断的结构。
[1271] 若用电气电路图示出该结构，则如图161所示。SP，在所有的熔断器F都未熔断的 状态下，电阻电路网gl4构成在第1连接电极gl2以及第2连接电极gl3之间设置的由8 个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将 1个单位电阻体R的电阻值r设置为r = 80 Ω，则通过8r = 640 Ω的电阻电路，构成连接 了第1连接电极gl2以及第2连接电极gl3的芯片电阻器gio。
[1272] 然后，在基准电阻电路R8以外的多个种类的电阻电路上，分别并联连接熔断器F， 通过各熔断器F使得这些多个种类的电阻电路成为短路的状态。即，虽然在基准电阻电路 R8上串联连接了 12种13个电阻电路R64?R/32,但各电阻电路由于分别因并联连接的熔 断器F而短路，因此从电气上看，各电阻电路未被组入电阻电路网gl4中。
[1273] 本实施方式涉及的芯片电阻器glO,根据所要求的电阻值，将熔断器F选择性地例 如通过激光进行熔断。这样，并联连接的熔断器F被熔断的电阻电路，便被组入电阻电路网 gl4中。从而，能够设置为电阻电路网gl4整体的电阻值具有与被熔断的熔断器F对应的电 阻电路串联连接地被组入所得的电阻值的电阻电路网。
[1274] 换言之，本实施方式涉及的芯片电阻器glO,通过将与多个种类的电阻电路对应地 设置的熔断器F选择性地熔断，从而能够将多个种类的电阻电路（例如，若FI、F4、F13熔 断，则为电阻电路R64、R32、R1的串联连接）组入电阻电路网中。并且，多个种类的电阻电 路，由于各自的电阻值是固定的，因此能够以所谓的数字式对电阻电路网gl4的电阻值进 行调整，使之成为具有所要求的电阻值的芯片电阻器gl〇。
[1275] 另外，多个种类的电阻电路具备：具有相等电阻值的单位电阻体R串联地以1个、 2个、4个、8个、16个、32个和64个这样的等比数列的方式增加单位电阻体R的个数来连 接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、 16个和32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电 阻电路。并且，这些电路电路在通过熔断器F而短路的状态下串联连接。从而，通过将熔断 器F选择性地熔断，从而能够将电阻电路网gl4整体的电阻值在小电阻值至大电阻值为止 的大范围内设定为任意的电阻值。
[1276] 图162是第7参考例的其他实施方式涉及的芯片电阻器g30的俯视图，示出第1 连接电极gl2、第2连接电极gl3以及电阻电路网4的配置关系以及电阻电路网gl4的俯视 结构。在本实施方式中，也沿着基板gll的一对长边，设置第1连接电极gl2以及第2连接 电极gl3。
[1277] 芯片电阻器g30与前述的芯片电阻器glO的不同之处在于，电阻电路网gl4中的 单位电阻体R的连接方式。即，在芯片电阻器g30的电阻电路网gl4,具有在基板gll上按 矩阵状排列的具有相等电阻值的多个单位电阻体R(在图162的结构中，沿着行方向（基板 gll的短边（宽度）方向）排列8个单位电阻体R，沿着列方向（基板gll的长度方向）排 列44个单位电阻体R而总计包括352个单位电阻体R的结构）。并且，这些多个单位电阻 体R的1?128个的规定个数被电连接，形成多个种类的电阻电路。所形成的多个种类的 电阻电路，通过作为电路网连接单元的导体膜以及熔断器F以并联方式相连接。多个熔断 器F沿着第2连接电极gl3的内侧边排列使得配置区域为直线状，是若熔断器F熔断则熔 断器F所连接的电阻电路与电阻电路网gl4电分离的结构。
[1278] 另外，构成电阻电路网gl4的多个单位电阻体R的材质以及结构、连接用导体膜、 熔断器F的材质以及结构，由于与之前说明的芯片电阻器glO中对应的部位的结构相同，因 而在此省略说明。图163是将图162所示的电阻电路网中的多个种类的电阻电路的连接方 式、与对这些电阻电路进行连接的熔断器F的排列关系以及与熔断器F连接的多个种类的 电阻电路的连接关系图解示出的图。
[1279] 参照图163,在第1连接电极gl2,连接电阻电路网gl4中包括的基准电阻电路 R/16的一端。基准电阻电路R/16,由16个单位电阻体R的并联连接组成，其另一端与连接 剩下的电阻电路的连接用导体膜C连接。在熔断器F1与连接用导体膜C上，连接由128个 单位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
[1280] 在熔断器F5与连接用导体膜C上，连接由64个单位电阻体R的串联连接组成的 电阻电路R64的一端以及另一端。在电阻膜F6与连接用导体膜C上，连接由32个单位电 阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器F7与连接用导体膜 C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
[1281] 在熔断器F8与连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的电 阻电路R8的一端以及另一端。在熔断器F9与连接用导体膜C上，连接由4个单位电阻体 R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器F10与连接用导体膜C上， 连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
[1282] 在熔断器F11与连接用导体膜C上，连接由1个单位电阻体R的串联连接组成的 电阻电路R1的一端以及另一端。在熔断器F12与连接用导体膜C上，连接由2个单位电阻 体R的并联连接组成的电阻电路R/2的一端以及另一端。在熔断器F13与连接用导体膜C 上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
[1283] 熔断器F14、F15、F16被电连接，在这些熔断器F14、F15、F16与连接用导体C上， 连接由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。熔断器F17、 F18、F19、F20、F21被电连接，在这些熔断器F17?F21与连接用导体膜C上，连接由16个 单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
[1284] 熔断器F具备21个熔断器F1?F21，这些熔断器全部与第2连接电极gl3连接。 由于是这样的结构，因此若连接电阻电路的一端的任一熔断器F熔断，则一端与该熔断器F 连接的电阻电路，便与电阻电路网gl4电断开。
[1285] 若用电气电路图示出图163的结构、即芯片电阻器g30所具备的电阻电路网gl4 的结构，则如图164所示。在所有的熔断器F都未熔断的状态下，电阻电路网gl4在第1连 接电极gl4以及第2连接电极gl3之间，构成基准电阻电路R/16、与12种电阻电路R/16、 R/8、R/4、R/2、Rl、R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
[1286] 然后，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器F。从而， 在具有该电阻电路网gl4的芯片电阻器g30中，如果根据所要求的电阻值，将熔断器F选择 性地例如通过激光进行熔断，则与被熔断的熔断器F对应的电阻电路（熔断器F串联连接 而成的电阻电路），便与电阻电路网gl4电分离，能够对芯片电阻器glO的电阻值进行调整。
[1287] 换言之，本实施方式涉及的芯片电阻器g30,也能够通过将与多个种类的电阻电路 对应地设置的熔断器F选择性地熔断，从而将多个种类的电阻电路与电阻电路网电分离。 并且，多个种类的电阻电路由于各自的电阻值是固定的，因此能够以所谓的数字式对电阻 电路网gl4的电阻值进行调整，使之成为具有所要求的电阻值的芯片电阻器g30。
[1288] 另外，多个种类的电阻电路具备：将具有相等电阻值的单位电阻体R串联地以1 个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R 的个数来连接的多个种类的串联电阻电路；以及相等电阻值的单位电阻体R并联地以2个、 4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联 电阻电路。由此，通过将熔断器F选择性地熔断，从而能够将电阻电路网gl4整体的电阻值 精细且数字式地设定为任意的电阻值。
[1289] 另外，在图164所示的电气电路中，在基准电阻电路R/16以及并联连接的电阻电 路中电阻值小的电阻电路中，存在流过过电流的倾向，在电阻设定时，必须将电阻中流动的 额定电流设计得大。因而，为了使电流分散，也可以对电阻电路网的连接结构进行变更，使 得图164所示的电气电路成为图165(A)所示的电气电路结构。即，去掉基准电阻电路R/16， 且并联连接的电阻电路变成包括将最小电阻值作为r，将多组电阻值r的电阻单位体R1并 联连接而成的结构gl40的电路。
[1290] 图165(B)是表示具体电阻值的电气电路图，被设置为包括将80Ω的单位电阻体 与熔断器F之间的串联连接并联连接多组而成的结构gl40在内的电路。这样，能够实现所 流动的电流的分散。图166是用电气电路图表示第7参考例的进一步其他实施方式涉及的 芯片电阻器所具备的电阻电路网gl4的电路结构的图。图166所示的电阻电路网gl4的特 征在于，多个种类的电阻电路的串联连接、与多个种类的电阻电路的并联连接之间进一步 串联连接而成的电路结构。
[1291] 在串联连接的多个种类的电阻电路中，与之前的实施方式同样地，按每个电阻电 路，并联连接熔断器F，然后串联连接而成的多个种类的电阻电路，全部通过熔断器F而成 为短路状态。因此，若将熔断器F熔断，则通过该熔断器F而短路的电阻电路，便被电气式 组入电阻电路网gl4中。另一方面，在并联连接的多个种类的电阻电路上分别串联连接熔 断器F。因此，通过将熔断器F熔断，从而能够将熔断器F所串联连接的电阻电路从电阻电 路的并联连接中电断开。
[1292] 如果设置为该结构，则例如能够在并联连接侧制作lkQ以下的小电阻，在串联连 接侧制作lkQ以上的电阻电路。由此，能够采用由通用的基本设计构成的电阻电路网gl4， 制作数Ω的小电阻至数ΜΩ的大电阻为止的大范围的电阻电路。另外，在精度良好地设定 电阻值的情况下，如果预先将与要求电阻值接近的串联连接侧电阻电路的熔断器F切断， 则能够通过将并联连接侧的电阻电路的熔断器F熔断，来进行精细的电阻值的调整，提高 向所希望的电阻值的契合的精度。
[1293] 图167是表示具有10Ω?1ΜΩ的电阻值的芯片电阻器中的电阻电路网gl4的具 体结构例的电气电路图。如图167所示的电阻电路网gl4,也成为通过熔断器F而短路的多 个种类的电阻电路的串联连接、与串联连接熔断器F而成的多个种类的电阻电路的并联连 接之间进一步串联连接而成的电路结构。
[1294] 根据图167的电阻电路，能够在并联连接侧将10?lkQ的任意电阻值设定在精 度1 %以内。另外，在串联连接侧的电路中，能够将lk?1M Ω的任意电阻值设定在精度1 % 以内。在使用串联连接侧的电路的情况下，通过预先将与所希望的电阻值接近的电阻电路 的熔断器F熔断，并契合至所希望的电阻值，从而存在能够高精度地设定电阻值的优点。
[1295] 另外，虽然仅说明了熔断器F采用与连接用导体膜C同一层的情况，但连接用导电 膜C部分也可以在其之上进一步层叠其他导体膜，降低导体膜的电阻值。另外，可以去掉电 阻体膜，而仅设置为连接用导体膜C。另外，即使在该情况下，如果不在熔断器F上层叠导体 膜，熔断器F的熔断性也不会变差。
[1296] 图168是用于对第7参考例的进一步其他实施方式涉及的芯片电阻器g90的要部 结构进行说明的图解俯视图。例如，在前述的芯片电阻器gl〇(参照图155、图156)、芯片电 阻器g30(参照图162)中，若俯视来表示构成电阻电路的电阻体膜行g20与导体膜片g21 之间的关系，则成为图168(A)所示的结构。S卩，如图168(A)所示，规定间隔R的区域的电 阻体膜行g2〇部分，形成固定电阻值r的单位电阻体R。然后，在单位电阻体R的两侧层叠 导体膜片g21，通过该导体膜片g21将电阻体膜行g20短路。
[1297] 在此，在前述的芯片电阻器glO以及芯片电阻器g30中，形成单位电阻体R的电阻 体膜行g2〇部分的长度是例如12 μ m，电阻体膜行g20的宽度为例如1. 5 μ m，单位电阻（表 面电阻）为10Ω/□。因此，单位电阻体r的电阻值r为Γ = 80Ω。其中，在例如图155、 图156所示的芯片电阻器glO中，希望不扩展电阻电路网gl4的配置区域地提高电阻电路 网gl4的电阻值，实现芯片电阻器glO的高电阻化。
[1298] 因而，在本实施方式涉及的芯片电阻器g90中，变更电阻电路网gl4的布局，将构 成电阻电路网中所含的电阻电路的单位电阻体设置为俯视中如图168(B)所示的形状以及 大小。参照图168(B)，电阻体膜行g20,包括以宽度1.5μπι按直线状延伸的线状的电阻体 膜行g2〇。并且，在电阻体膜行g20中，规定间隔R'的电阻体膜行g20部分，形成固定的电 阻值r'的单位电阻体R'。单位电阻体R'的长度设置为例如17μπι。这样，单位电阻体 V的电阻值y，与图168(A)所示的单位电阻体R相比，能够成为大致2倍的V =160Ω 的单位电阻体。
[1299] 另外，在电阻体膜行g20上层叠的导体膜片g21的长度，不管是在图168(A)所示 的芯片电阻器中，还是在图168(B)所示的芯片电阻器中，都能够由相同的长度构成。因而， 通过对构成电阻电路网gl4中所含的电阻电路的各单位电阻体R'的布局图案进行变更， 设置为单位电阻体V能够串联状连接的布局图案，从而芯片电阻器g90能实现高电阻化。
[1300] 图169是表示第7参考例的其他实施方式涉及的芯片电阻器的电极的配置结构 (布局）的俯视图。如图169(A)所示的芯片电阻器g40,在基板gll上，沿着基板gll的一 条长边gill而设置，具有长边gill方向较长的第1连接电极gl2。另外，具有沿着基板gll 的另一条长边gll2而设置，且长边gll2方向较长的第2连接电极gl3。基板gll的宽度W 为300 μ m，长度L为150 μ m。基板gll上的第1连接电极gl2以及第2连接电极gl3,其宽 度W为300 μ m，其长度为50 μ m，因此由这些电极gl2、13夹持的电阻电路网形成区域gl4， 成为宽度W为300 μ m、其长度为50 μ m的细长的区域。并且，长度/宽度（L/W)的比例设置 为 0· 17。
[1301] 如本实施例的芯片电阻器g40所示，若在基板gll上，将3分之1的区域设为电阻 电路网形成区域gl4,将剩余的3分之2的区域设为夹持电阻电路网形成区域gl4地配置的 较长的电极gl2、gl3,则能够增大电极gl2、gl3的表面积，增大电极gl2、gl3与安装基板之 间的接合面积。从而成为抗热压力强的芯片电阻器g40。
[1302] 另外，通过将电阻电路网形成区域gl4设置为由电极gl2、gl3夹持的细长的区域， 从而该区域的长度L变短，宽度W扩大。因而，能够使在电阻电路网形成区域gl4形成的电 阻体膜的宽度扩大，且缩短长度，能够实现低电阻的芯片电阻器g40。图169(B)是其他实施 方式涉及的芯片电阻器g50的俯视图。在该芯片电阻器g50中，基板gll上在长度方向上 被3等分来分成三个区域。在第1区域g201，设置第1连接电极gl2,第2区域g202被设 置为电阻电路网形成区域gl4,在第3区域g203形成第2连接电极gl3A、gl3B。
[1303] 虽然第1连接电极gl2,沿着基板gll的一条长边gill而设置，但并非遍及一条 长边gill的整个范围而设置。以一条长边gill的中央部分为中心来延伸，并非在一条长 边gill的两端部分配置第1连接电极gl2。虽然第2连接电极gl3A、gl3B沿着另一条长边 gll2设置，但包括沿着另一条长边gll2隔开间隔而配置的两个电极部分gl3A以及gl3B。 更具体而言，成为除去另一条长边gll2的中央部分，具有沿着两端部分延伸的两个电极部 分gl3A以及gl3B的配置结构。
[1304] 另外，若在基板gl 1的短边方向上观察第1连接电极gl2以及第2连接电极gl3A、 gl3B，则第1连接电极gl2与第2连接电极gl3A、gl3B被配置成不具有重叠的部分。通过 将电极gl2、gl3A、gl3B设置为该配置结构，从而在将芯片电阻器g200焊料接合在安装基板 时，能够避免焊料在第1连接电极gl2以及第2连接电极gl3A、gl3B之间短路的可能性。
[1305] 第7参考例涉及的芯片电阻器中的电极的配置结构，并不限定于图169(A) (B)所 示的结构。例如，可采用将第1连接电极gl2设置为包括沿着一条长边gill隔开间隔地配 置的多个电极部分的配置结构，第2连接电极gl3也设置为包括沿着另一条长边gll2隔开 间隔地配置的多个电极部分的配置结构。并且，这些第1连接电极gl2的多个电极部分、与 第2连接电极gl3的多个电极部分，可以设置成相互错开配置的结构，使得在短边方向上看 不具有重叠部分，即，不夹着电阻电路网形成区域gl4而对置。
[1306] 另外，在图169(B)所示的芯片电阻器g50中，也可以设置成在第1区域g201以及 第3区域g203中的未设置电极的区域，配置了电阻电路网的结构。该结构的情况下，电阻 电路网的配置区域增加，能够增加电阻值的选择范围。或者，存在容易实现更高电阻的芯片 电阻器的优点。
[1307] 图170是表示参照图155?161说明的芯片电阻器glO的制造工序的一例的流程 图。接着，根据该流程图的制造工序，且根据需要参照图155?161，针对芯片电阻器glO的 制造方法详细进行说明。步骤S1 :首先，将基板gll配置在规定的处理室，在其表面，通过 例如热氧化法，形成作为绝缘层gl9的二氧化硅（Si02)层。
[1308] 步骤S2 :接着，通过例如溅射法，将包括从由NiCr、NiCrAl、NiCrSi、NiCrSiAl、 TaN、TaSi02、TiN、TiNO、以及TiSiON构成的群中选择出的1种以上在内的材料、例如TiN、 TiON或者TiSiON的电阻体膜g20形成于绝缘层gl9的表面整个区域。步骤S3 :接着，通过 例如溅射法，在电阻体膜g20的表面整个区域，层叠形成例如铝（A1)的布线膜g21。所层 叠的电阻体膜g20以及布线膜g21的2层膜的总计膜厚可以设置为8000A左右。布线膜 g21也可以替换A1，而由AlSi、AlSiCu、或者AlCu等的铝系金属膜形成。通过由Al、AlSi、 AlSiCu或者AlCu等的铝系金属膜形成布线膜g21，从而实现工艺加工精度的提高。
[1309] 步骤S4 :接着，采用光刻工艺，在布线膜g21的表面，形成与电阻电路网gl4的俯 视结构（包括导体膜C以及熔断器膜F的布局图案）对应的抗蚀图案（第1抗蚀图案的形 成）。步骤S5:然后，进行第1蚀刻工序。即，将在步骤S4形成的第1抗蚀图案作为掩模， 通过例如反应性离子蚀刻（RIE)蚀刻电阻体膜g20以及布线膜g21这样的被层叠的2层膜。 然后，在蚀刻后将第1抗蚀图案剥离。
[1310] 步骤S6 :再次采用光刻工艺形成第2抗蚀图案。步骤S6中形成的第2抗蚀图案， 是将在电阻体膜g20上层叠的布线膜g21选择性地去除，来形成单位电阻体R(图156中附 加细小点而示出的区域）的图案。步骤S7:将步骤S6中形成的第2抗蚀图案作为掩模，通 过例如湿式蚀刻，选择性地仅蚀刻布线膜g21 (第2蚀刻工序）。蚀刻后，将第2抗蚀图案剥 离。这样，便能得到图156所示的电阻电路网gl4的布局图案。
[1311] 步骤S8 :在该阶段，测定在基板表面形成的电阻电路网gl4的电阻值（电路网gl4 整体的电阻值）。该测定是通过使例如多探针与连接图156所示的第1连接电极gl2的一 侧的电阻电路网gl4的端部、和连接第2连接电极gl3的一侧的熔断器膜以及电阻电路网 gl4的端部接触来进行测定的。通过该测定，能够判定所制造的电阻电路网gl4的初始状态 中的良好与否。
[1312] 步骤S9 :接着，形成例如由氮化膜构成的覆膜g22a，使得将基板gll上形成的电 阻电路网gl4的整个面覆盖。覆膜g22a也可以置换氮化膜（SiN膜）而采用氧化膜（Si0 2 膜）。该覆膜g22a的形成，可以通过等离子CVD法进行，也可以形成例如膜厚;M)()()A左右 的氮化硅膜（SiN膜）。覆膜g22a将被图案形成的布线膜g21、电阻体膜g20以及熔断器F 覆盖。
[1313] 步骤S10 :从该状态起，将熔断器F选择性地熔断，来进行用于将芯片电阻器glO 向所希望的电阻值契合的激光修调。即，如图171(A)所示，对根据在步骤S8进行的所有电 阻值测定的测定结果而选择出的熔断器F照射激光，将该熔断器F以及位于其下的电阻体 膜g20熔断。这样，通过熔断器F而短路的对应的电阻电路便被组入电阻电路网gl4中， 能够使电阻电路网gl4的电阻值契合所希望的电阻值。在对熔断器F照射激光时，通过覆 膜g22a的作用，在熔断器F的附近积蓄激光的能量，从而，熔断器F以及其下层的电阻体膜 g20熔断。
[1314] 步骤S11 :接着，如图171(B)所示，通过例如等离子CVD法，在覆膜g22a上沉积氮 化硅膜，形成钝化膜g22。前述的覆膜g22a，在最终形态下，与钝化膜g22 -体化，构成该钝 化膜g22的一部分。熔断器F以及其下层的电阻体膜g20的切断后形成的钝化膜g22,进 入在熔断器F以及其下层的电阻体膜g20的熔断时同时被破坏的覆膜g22a的开口 22B内， 对熔断器F以及其下层的电阻体膜g20的切面进行保护。因此，钝化膜g22,防止在熔断器 F的切断处进入异物，或者水分入侵。钝化膜g22,整体上只要是例如丨〇〇〇?200001的程 度的厚度即可，也可以形成为具有例如8000A的程度的膜厚。
[1315] 另外，如上所述，钝化膜g22也可以是硅氧化膜。步骤S12 :接着，如图171(C)所示 地，在整个面涂敷树脂膜g23。作为树脂膜g23,采用例如感光性的聚酰亚胺的涂敷膜g23。 步骤S13 :通过对该树脂膜g23,执行对与上述第1连接电极gl2、第2连接电极gl3的开口 对应的区域的曝光工序、以及之后的显影工序，从而能够进行采用光刻的树脂膜的图案形 成。这样，便在树脂膜g23形成用于第1连接电极gl2以及第2连接电极gl3的焊盘开口。
[1316] 步骤S14 :之后，进行用于对树脂膜g23进行硬化的热处理（聚酰亚胺固化），通过 热处理将聚酰亚胺膜g23稳定化。热处理可以采用例如170°C?700°C的程度的温度进行。 其结果，还存在电阻体（电阻体膜g20以及图案形成的布线膜g21)的特性稳定的优点。步 骤S15 :接着，将在应形成第1连接电极gl2以及第2连接电极gl3的位置具有贯通孔的聚 酰亚胺膜g23作为掩模进行钝化膜g22的蚀刻。由此，形成使布线膜g21在第1连接电极 gl2的区域以及第2连接电极gl3的区域中露出的焊盘开口。钝化膜g22的蚀刻，可以通过 反应性离子蚀刻（RIE)进行。
[1317] 步骤S16 :在从两个焊盘开口露出的布线膜g21接触多探针，进行用于确认芯片电 阻器的电阻值成为所希望的电阻值的电阻值测定（后期测定）。这样，若进行后期测定，换 言之，进行最初的测定（初始测定）一熔断器F的熔断（激光修复）一后期测定这样的一 连串的处理，从而芯片电阻器gl〇对应的修调处理能力大幅提商。
[1318] 步骤S17 :在两个焊盘开口内，通过例如无电解镀覆法，使作为外部连接电极的第 1连接电极gl2以及第2连接电极gl3生长。步骤S18 :之后，为了将在基板表面排列形成 的多个（例如50万个）各芯片电阻器分离成各个芯片电阻器glO,因而通过光刻形成第3 抗蚀图案。抗蚀剂膜，为了在基板表面保护各芯片电阻器gl〇而设置，被形成为对各芯片电 阻器gl〇之间进行蚀刻。
[1319] 步骤S19 :然后，执行等离子切割。等离子切割，是将第3抗蚀图案作为掩模的蚀 亥IJ，距离基板表面规定深度的槽，形成于各芯片电阻器gl〇之间。之后，抗蚀剂膜被剥离。步 骤S20 :然后，如例如图172(A)所示那样地，在表面粘贴保护带100。
[1320] 步骤S21 :接着，进行基板的背面磨削，芯片电阻器被分离成各个芯片电阻器 gio (图172(A) (B))。步骤S22 :然后，如图172(C)所示地，在背面侧粘贴载带（热发泡片） g200,被分离成各个芯片电阻器的多个芯片电阻器glO,以排列在载带g200上的状态被保 持。另一方面，将粘贴在表面的保护带去掉（图172(D))。
[1321] 步骤S23 :热发泡片g200因被加热而其内部所含的热发泡粒子201膨胀，由此与 载带g200表面粘接的各芯片电阻器glO从载带g200剥离而被分离成个体（图172 (E) (F))。
[1322] (2-2)芯片电容器的实施方式的说明
[1323] 图173是第7参考例的其他实施方式涉及的芯片电容器g301的俯视图，图174是 其剖视图，表示从图173的切断面线CLXXIV-CLXXIV观看的切面。
[1324] 芯片电容器g301具备：基板g302、在基板g302上配置的第1外部电极g303、和在 该基板g302上配置的第2外部电极g304。基板g302在本实施方式中俯视下具有将四角倒 角后的矩形形状。矩形形状是例如0.3mmX0. 15mm的程度的尺寸。在基板g302的短边方 向两端部分别配置第1外部电极g303以及第2外部电极g304。第1外部电极g303以及第 2外部电极g304在本实施方式中具有在基板g302的长度方向上延伸的大致矩形的长平面 形状，在与基板g302的角对应的各两处具有倒角部。
[1325] S卩，在芯片电容器g301中，也具备一对长电极g303、g304。在基板g302上，在第 1外部电极g303以及第2外部电极g304之间的电容器配置区域g305内，配置有多个电容 器要素 C1?C9。多个电容器要素 C1?C9,经由多个熔断器单元g307分别与第1外部电 极g303电连接。
[1326] 如图174所示，在基板g302的表面形成绝缘膜g308,在绝缘膜g308的表面形成下 部电极膜g311。下部电极膜g311既遍及电容器配置区域g305的大致整个区域，又延伸至 第2外部电极g304的正下方的区域而形成。更具体来讲，下部电极膜g311具有：作为电容 器要素 C1?C9的共同的下部电极发挥功能的电容器电极区域g311A ;和用于引出外部电 极的焊盘区域g311B。电容器电极区域g311A位于电容器配置区域g305,焊盘区域g311B 位于第2外部电极g304的正下方。
[1327] 在电容器配置区域g305形成电容膜（电介质膜）g312,使之覆盖下部电极膜 g311 (电容器电极区域g311A)。电容膜g312遍及电容器电极区域g311A的整个区域而连 续，在本实施方式中，进一步延伸至第1外部电极g3〇3的正下方的区域，来将电容器配置区 域g305外的绝缘膜g308覆盖。
[1328] 在电容膜g312上形成上部电极膜g313。在图173中，为了清楚化，对上部电极膜 g313附加细小点而示出。上部电极膜g313具有：位于电容器配置区域5的电容器电极区 域g313A ;位于第1外部电极g303的正下方的焊盘区域g313B ;和被配置在焊盘区域g313B 与电容器电极区域g313A之间的熔断器区域g313C。
[1329] 在电容器电极区域g313A中，上部电极膜g313被分割成多个电极膜部分 gl31?139。在本实施方式中，各电极膜部分gl31?gl39均形成为矩形形状，从烙 断器区域g313C朝向第2外部电极g304呈带状延伸。多个电极膜部分gl31?gl39， 以多个种类的对置面积夹着电容膜g312而与下部电极膜g311对置。更具体而言， 电极膜部分gl31?gl39的与下部电极膜g311对应的对置面积，也可以被规定成 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。SP，多个电极膜部分 gl31 ?gl39 包括对 置面积不同的多个电极膜部分，更详细而言，包括具有被设定成公比为2的等比数列的对 置面积的多个电极膜部分gl31?gl38(或者gl31?gl37，gl39)。这样，通过各电极膜部 分gl31?gl39和夹着电容膜g312而对置的下部电极膜g311所分别构成的多个电容器要 素 C1?C9,包括具有彼此不同的电容值的多个电容器要素。在电极膜部分gl31?gl39的 对置面积比如前所述的情况下，电容器要素 C1?C9的电容值的比与该对置面积的比相等， 成为1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 : 128。SP，多个电容器要素 C1?C9包括： 电容值被设定成公比为2的等比数列的多个电容器要素 C1?C8(或者C1?C7, C9)。
[1330] 在本实施方式中，电极膜部分gl31?gl35形成宽度相等，长度比设定成 1 : 2 : 4 : 8 : 16的带状。另外，电极膜部分8135,813641374138,8139形成长度相 等，宽度比设定成1 : 2 : 4 : 8 : 8的带状。电极膜部分gl35?gl39遍及从电容器配 置区域g305的第1外部电极g303侧的端缘至第2外部电极g304侧的端缘为止的范围而 延伸形成，电极膜部分gl31?gl34比电极膜部分gl35?gl39形成更短。
[1331] 焊盘区域g313B被形成为与第1外部电极g3大致相似的形状，且具有大致矩形的 平面形状，该平面形状具有与基板g302的角部对应的两个倒角部。沿着该焊盘区域g313B 的一条长边（相对于基板g302的周边为内方侧的长边）配置熔断器区域g313C。熔断器区 域g313C包括：沿着焊盘区域g313B的上述一条长边而排列的多个熔断器单元g307。熔断 器单元g307采用与上部电极膜g313的焊盘区域g313B相同的材料一体式地形成。多个电 极膜部分gl31?gl39与一个或者多个熔断器单元g307 -体式地形成，经由这些熔断器单 元g307与焊盘区域g313B连接，经由该焊盘区域g313B与第1外部电极g303电连接。面积 比较小的电极膜部分gl31?gl36通过一个熔断器单元g307与焊盘区域g313B连接，面积 比较大的电极膜部分gl37?gl39经由多个熔断器单元g307与焊盘区域g313B连接。不 必采用所有的熔断器单元g307,在本实施方式中，一部分熔断器单元g307是未使用的。
[1332] 熔断器单元g307包括：用于与焊盘区域g313B之间的连接的第1宽幅部g307A; 用于与电极膜部分gl31?gl39之间的连接的第2宽幅部g307B ;和对第1以及第2宽幅 部g307A，g307B之间进行连接的窄幅部g307C。窄幅部g307C被构成为能够通过激光切断 (熔断）。由此，能够通过熔断器单元g307的切断，将电极膜部分gl31?139中无用的电 极膜部分从第1以及第2外部电极g303, g304电断开。
[1333] 图173中虽然省略了图示，但如图174所示，包括上部电极膜g313的表面在内的 芯片电容器g301的表面被钝化膜g309覆盖。钝化膜g309例如由氮化膜构成，被形成为不 仅延伸至芯片电容器g301的上表面，还延伸至基板g302的侧面，来将该侧面也覆盖。进而， 在钝化膜g309上，形成由聚酰亚胺树脂等构成的树脂膜g310。树脂膜g310对芯片电容器 g301的上表面进行覆盖，进而形成至基板g302的侧面，来将该侧面上的钝化膜g309覆盖。
[1334] 钝化膜g309以及树脂膜g310是对芯片电容器g301的表面进行保护的保护膜。 在其之上，与第1外部电极g303以及第2外部电极g304对应的区域，分别形成焊盘开口 g321，g322。焊盘开口 g321，g322分别贯通钝化膜g309以及树脂膜g310,以使得上部电极 膜g313的焊盘区域g313B的一部分区域、下部电极膜g311的焊盘区域g311B的一部分区 域露出。进而，在本实施方式中，与第2外部电极g304对应的焊盘开口 g322,还贯通电容膜 g312。
[1335] 在焊盘开口 g321，g322,分别埋入第1外部电极g303以及第2外部电极g304。这 样，第1外部电极g303与上部电极膜g313的焊盘区域g313B接合，第2外部电极g304与 下部电极膜g311的焊盘区域g311B接合。第1以及第2外部电极g303, g304被形成为从 树脂膜g310的表面突出。由此，能够将芯片电容器g301以倒装芯片式接合在安装基板。
[1336] 图175是表示芯片电容器g301的内部电气结构的电路图。在第1外部电极g303 与第2外部电极g304之间，并联连接多个电容器要素 Cl?C9。在各电容器要素 Cl?C9 与第1外部电极g303之间，串联夹入由一个或者多个熔断器单元g307分别构成的熔断器 F1 ?F9。
[1337] 当熔断器F1?F9全部连接时，芯片电容器g301的电容值与电容器要素 C1?C9 的电容值的总和相等。若将从多个熔断器F1?F9中选择出的一个或者两个以上的熔断器 切断，则与该被切断的熔断器对应的电容器要素断开，芯片电容器g301的电容值减少该被 断开的电容器要素的电容值。
[1338] 因而，对焊盘区域g311B，g313B之间的电容值（电容器要素 C1?C9的总电容值） 进行测定，之后，如果将根据所希望的电容值从熔断器F1?F9中适当地选择出的一个或者 多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合（激光修调）。尤其 是，如果将电容器要素 C1?C8的电容值设定成使公比呈2的等比数列，则能够以与作为最 小电容值（该等比数列的初项的值）的电容器要素 C1的电容值对应的精度进行向目标电 容值的契合的微调整。
[1339] 例如，电容器要素C1?C9的电容值也可以规定成如下。
[1340] C1 = 0. 03125pF C2 = 0. 0625pF C3 = 0. 125pF C4 = 0. 25pF C5 = 0. 5pF C6 = lpF C7 = 2pF C8 = 4pF C9 = 4pF
[1341] 这种情况下，能够以0.03125pF的最小契合精度对芯片电容器g301的容量进行 微调整。另外，通过从熔断器F1?F9中适当地选择应切断的熔断器，从而能够提供一种 0. lpF?10pF之间的任意的电容值的芯片电容器g301。
[1342] 如以上所述，根据本实施方式，在第1外部电极g303以及第2外部电极g304之间， 设置可通过熔断器F1?F9断开的多个电容器要素 C1?C9。电容器要素 C1?C9包括不 同电容值的多个电容器要素，更具体而言，包括电容值被设定成等比数列的多个电容器要 素。由此，通过从熔断器F1?F9中选择一个或者多个熔断器来通过激光进行熔断，从而不 必变更设计便能够对应多个种类的电容值，且提供一种能够准确契合所希望的电容值的芯 片电容器g301。
[1343] 关于芯片电容器g301的各部的详细情况，以下加以说明。
[1344] 基板g302也可以具有例如俯视中0. 3_X0. 15mm、0. 4mmX0. 2_、或者 0· 2mmX0. 1mm等的矩形形状（优选为0· 4mmX0. 2mm以下的大小）。电容器配置区域g305 大致成为被沿着基板g302的长边形成的一对外部电极g303、g304夹持的长方形区域。基 板g302的厚度也可以是150 μ m左右。基板g302也可以是例如通过从背面侧（未形成电 容器要素 C1?C9的表面）进行的磨削或者研磨而薄型化的基板。作为基板g302的材料， 可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
[1345] 绝缘膜g308,也可以是氧化硅膜等的氧化膜。其膜厚可以是500A?2000A的程 度。下部电极膜g311优选为导电性膜，尤其优选金属膜，可以是例如铝膜。由铝膜构成的 下部电极膜g311，可以通过溅射法形成。上部电极膜g313也同样地，优选导电性膜，尤其优 选由金属膜构成，也可以是铝膜。由铝膜构成的上部电极膜g313,可以通过溅射法形成。用 于将上部电极膜g313的电容器电极区域g313A分割成电极膜部分gl31?gl39、且将熔断 器区域g313C整形为多个熔断器单元g307的图案形成，能够通过光刻以及蚀刻工艺进行。
[1346] 电容膜g312例如能够由氮化硅膜构成，其膜厚可以设置为500A?2000A (例 如丨000A)。电容膜g312也可以是通过等离子CVD(化学气相生长）形成的氮化硅膜。钝 化膜g309例如能够由氮化硅膜构成，能够通过例如等离子CVD法形成。其膜厚可以设置为 8000A的程度。树脂膜g310如前所述可以由聚酰亚胺膜及其他树脂膜构成。
[1347] 第1以及第2外部电极g303，g304,可以由层叠构造膜形成，该层叠构造膜是例如 将与下部电极膜g311或者上部电极膜g313相接的镍层、在该镍层上层叠的钯层、和在该钯 层上层叠的金层层叠而成的，例如，通过镀覆法（更具体而言，无电解镀覆法）形成。镍层 有助于对下部电极膜g311或者上部电极膜g313的紧贴性的提高，钯层作为对上部电极膜 或者下部电极膜的材料与第1以及第2外部电极g303, g304的最上层的金之间的相互扩散 进行抑制的扩散防止层发挥功能。
[1348] 图176是用于对芯片电容器g301的制造工序的一例进行说明的流程图。作为基板 g302,准备电阻率为100Ω ·〇ιι以上的半导体基板。接着，在基板g302的表面，通过热氧化 法以及/或者CVD法，形成由氧化膜（例如氧化硅膜）构成的绝缘膜g308 (步骤S1)。接着， 通过例如溅射法，在绝缘膜g308的表面整个区域形成由铝膜构成的下部电极膜g311 (步骤 S2)。下部电极膜g311的膜厚可以设置为8000Λ的程度。接着，在该下部电极膜的表面， 通过光刻形成与下部电极膜g311的最终形状对应的抗蚀图案（步骤S3)。通过将该抗蚀 图案作为掩模来蚀刻下部电极膜，从而得到图173等所示的图案的下部电极膜g311(步骤 S4)。下部电极膜g311的蚀刻，通过例如反应性离子蚀刻来进行。
[1349] 接着，通过例如等离子CVD法，在下部电极膜g311上形成由氮化硅膜等构成的电 容膜g312(步骤S5)。在未形成下部电极膜g311的区域，在绝缘膜g308的表面形成电容 膜g312。接着，在该电容膜g312上，形成上部电极膜g313(步骤S6)。上部电极膜g313例 如由铝膜构成，能够通过溅射法形成。其膜厚可以设置为8000A的程度。接着，在上部电极 膜g313的表面通过光刻形成与上部电极膜g313的最终形状对应的抗蚀图案（步骤S7)。 通过将该抗蚀图案作为掩模的蚀刻，从而上部电极膜g313被图案形成为最终形状（参照图 173等）（步骤S8)。由此，上部电极膜g313被整形为在电容器电极区域g313A具有多个电 极膜部分gl31?gl39,在熔断器区域g313C具有多个熔断器单元g307,且具有与这些熔断 器单元g307连接的焊盘区域g313B的图案。用于上部电极膜g313的图案形成的蚀刻，可 以通过采用了磷酸等蚀刻液的湿式蚀刻进行，也可以通过反应性离子蚀刻进行。
[1350] 之后，将检查用探头压入上部电极膜g313的焊盘区域g313B与下部电极膜g311 的焊盘区域g311B，来测定多个电容器要素 Cl?C9的总电容值（步骤S9)。基于该被测定 的总电容值，根据作为目的的芯片电容器g301的电容值来选择应断开的电容器要素、即应 切断的熔断器（步骤S10)。
[1351] 接着，如图177A所示，在基板g302上的整个面形成例如由氮化膜构成的覆膜 g326(步骤S11)。该覆膜g326的形成可以通过等离子CVD法进行，也可以形成例如膜厚 3000A的程度的氮化硅膜。覆膜g326对被图案形成的上部电极膜g313进行覆盖，在未形 成上部电极膜g313的区域对电容膜g312进行覆盖。覆膜g326在熔断器区域g313C对熔 断器单元g307进行覆盖。
[1352] 从该状态起，进行用于对熔断器单元g307进行熔断的激光修调（步骤S12)。艮P， 如图177B所示，向构成根据上述总电容值的测定结果而选择的熔断器的熔断器单元g307 照射激光g327,来将该熔断器单元g307的窄幅部g307C熔断。这样，对应的电容器要素便 从焊盘区域g313B断开。当向烙断器单元g307照射激光g327时，通过覆膜g326的作用， 在熔断器单元g307的附近积蓄激光g327的能量，由此将熔断器单元g307熔断。
[1353] 接着，如图177C所示，通过例如等离子CVD法，在覆膜g326上沉积氮化硅膜，形成 钝化膜g309 (步骤S13)。前述的覆膜g326在最终形态下，与钝化膜g309 -体化，构成该钝 化膜g309的一部分。在熔断器的切断后形成的钝化膜g309,进入在熔断器熔断时同时被破 坏的覆膜g326的开口内，对熔断器单元g307的切面进行保护。因此，钝化膜g309防止在 熔断器单元g307的切断处进入异物或者水分入侵。钝化膜g309也可以整体形成具有例如 8000A左右的膜厚。
[1354] 接着，将在应形成第1以及第2外部电极g303, g304的位置具有贯通孔的抗蚀图 案形成于钝化膜g309上（步骤S14)。将该抗蚀图案作为掩模来进行钝化膜g309的蚀刻。 由此，形成使下部电极膜311在焊盘区域g311B露出的焊盘开口；和使上部电极膜g313在 焊盘区域g313B露出的焊盘开口（步骤S15)。钝化膜g309的蚀刻可以通过反应性离子蚀 刻进行。在钝化膜g309的蚀刻时，同样由氮化膜形成的电容膜g312也进行开口，由此，下 部电极膜g311的焊盘区域g311B露出。
[1355] 接着，在整个面涂敷树脂膜（步骤S16)。作为树脂膜，采用例如感光性的聚酰亚胺 的涂敷膜。通过对该树脂膜，进行对与上述焊盘开口对应的区域的曝光工序、以及之后的显 影工序，从而能够采用光刻进行树脂膜的图案形成（步骤S17)。这样，便形成贯通了树脂膜 g310以及钝化膜g309的焊盘开口 g321，g322。之后，进行用于对树脂膜进行硬化的热处理 (固化处理）（步骤S18)，进而在焊盘开口 g321，g322内，通过例如无电解镀覆法，使第1外 部电极g303以及第2外部电极g304生长（步骤S19)。这样便能得到图173等所示的结构 的芯片电容器g301。
[1356] 在利用了光刻工序的上部电极膜g313的图案形成中，能够高精度地形成微小面 积的电极膜部分gl31?gl39,进而能够形成微细图案的熔断器单元g307。然后，在上部电 极膜g313的图案形成后，经过总电容值的测定，来决定应切断的熔断器。通过将该被决定 的熔断器切断，从而能够得到被准确契合所希望的电容值的芯片电容器g301。
[1357] 然后，各芯片电容器g301从源基板分离，得到各个芯片电容器g301。
[1358] (2-3)芯片二极管的实施方式的说明
[1359] 图178是第7参考例的另一实施方式涉及的芯片二极管g401的立体图，图179是 其俯视图，图180是按图179的CLXXX-CLXXX线提取的剖视图。进而，图181是按图179的 CLXXXI-CLXXXI提取的剖视图。
[1360] 芯片二极管g401包括：p+型的半导体基板g402 (例如娃基板）；在半导体基板 g402形成的多个二极管单元D1?D4 ;和将这些多个二极管单元D1?D4并联连接的阴极 电极g403以及阳极电极g404。半导体基板g402包括：一对主面g402a，g402b、和与该一对 主面g402a，g402b正交的多个侧面g402c，将上述一对主面g402a，g402b中的一方（主面 g402a)设置为元件形成面。以下，将该主面g402a称作"元件形成面g402a"。元件形成面 g402a，在俯视下形成为矩形，例如，长度方向的长度L可以是0. 4mm左右，短边方向的长度 W可以是0.2mm左右。另外，芯片二极管g401的整体厚度T也可以是0. 1mm左右。
[1361] 在元件形成面g402a的短边方向的两端部，配置阴极电极g403的外部连接电极 g403B ;和阳极电极g404的外部连接电极g404B。这些外部连接电极g403B，g404B，如图 所示，被设置为沿着元件形成面g402a的长度方向的长电极，在这些外部连接电极g403B、 g404B之间的元件形成面g402a，设置二极管单元区域g407。
[1362] 在与元件形成面g402a的一条长边（在本实施方式中与阴极侧外部连接电极 g403B接近的长边）相连的一个侧面g402c，形成在半导体基板g402的厚度方向上延伸并 刻出的多个凹部7 (例如最大四个凹部）。各凹部7,在本实施方式中，遍及半导体基板g402 的厚度方向的整个区域而延伸。各凹部7在俯视下从元件形成面g402a的一条短边向内方 凹陷，在本实施方式中，具有朝向元件形成面g402a的内方变为窄幅的梯形形状。当然，该 平面形状是一例，可以是矩形形状，也可以是三角形形状，还可以是部分圆状（例如圆弧形 状）等的凹弯曲形状。
[1363] 凹部7表示芯片二极管g401的朝向（芯片方向）。更具体而言，凹部7提供表示 阴极侧外部连接电极g403B的位置的阴极标记。这样，成为在芯片二极管g401的安装时能 够根据其外观掌握极性的结构。另外，凹部7除了芯片电容器g401的极性方向之外，还可 以作为用于对型名、制造年月日等其他信息进行显示的标印发挥功能。
[1364] 半导体基板g402具有：在与四个侧面g402c中相邻的一对侧面的交差部对应的四 个角落具有四个角落部g409。该四个角落部g409在本实施方式中整形为圆形状。角落部 g409在从元件形成面g402a的法线方向观察的俯视情况下，具有向外侧突出的圆滑的弯曲 面。这样，便成为能够抑制芯片二极管g401的制造工序、安装时的碎屑的结构。
[1365] 二极管单元区域g407,在本实施方式中形成为矩形。在二极管单元区域g407内配 置多个二极管单元D1?D4。多个二极管单元D1?D4在本实施方式中设置4个，沿着半导 体基板g402的长度方向以及短边方向，按矩阵状等间隔地呈二维排列。图182是表示去掉 阴极电极g403以及阳极电极g404进而在其之上形成的结构，示出半导体基板g402的表面 (元件形成面g402a)的结构的俯视图。在二极管单元D1?D4的各区域内，分别在p+型的 半导体基板g402的表层区域形成n+型区域g410。n+型区域g410按每个二极管单元被分 离。这样，二极管单元D1?D4分别具有按每个二极管单元分离的pn结区域g411。
[1366] 多个二极管单元D1?D4在本实施方式中形成相等大小以及相等形状，具体而言 形成为矩形形状，在各二极管单元的矩形区域内，形成多角形形状的n+型区域g410。在本 实施方式中，n+型区域g410形成正八角形，具有：分别沿着形成二极管单元D1?D4的矩 形区域的4边的四条边、和分别与二极管单元D1?D4的矩形区域的四个角部对置的另外 四条边。
[1367] 如图180以及图181所示，在半导体基板g402的元件形成面g402a，形成由氧化膜 等构成的绝缘膜g415(图179中省略图示）。在绝缘膜g415,形成使二极管单元D1?D4 各自的n+型区域g410的表面露出的接触孔g416 (阴极接触孔）；和使元件形成面g402a露 出的接触孔g417 (阳极接触孔）。在绝缘膜g415的表面，形成阴极电极g403以及阳极电极 g404。阴极电极g403包括：在绝缘膜g415的表面形成的阴极电极膜g403A ;和与阴极电极 膜g403A接合的外部连接电极g403B。阴极电极膜g403A具有：与多个二极管单元Dl，D3 连接的引出电极L1 ;与多个二极管D2, D4连接的引出电极L2 ;和与引出电极Ll，L2(阴极 引出电极）一体式地形成的阴极焊盘g405。阴极焊盘g405,在元件形成面g402a的一端部 形成为矩形。在该阴极焊盘g405连接外部连接电极g403B。这样，外部连接电极g403B，便 与引出电极L1，L2共同连接。阴极焊盘g405以及外部连接电极g403B，构成阴极电极g403 的外部连接部（阴极外部连接部）。
[1368] 阳极电极g404包括：在绝缘膜g415的表面形成的阳极电极膜g404A ;和与阳极 电极膜g404A接合的外部连接电极g404B。阳极电极膜g404A与p+型半导体基板g402连 接，在元件形成面g402a的一端部附近具有阳极焊盘g406。阳极焊盘g406由在阳极电极 膜g404A中配置在元件形成面g402a的一端部的区域构成。在该阳极焊盘g406连接外部 连接电极g404B。阳极焊盘g406以及外部连接电极g404B,构成阳极电极g404的外部连接 部（阳极外部连接部）。在阳极电极膜g404A中阳极焊盘g406以外的区域，是从阳极接触 孔g417引出的阳极引出电极。
[1369] 引出电极L1从绝缘膜g415的表面进入二极管单元D1，D3的接触孔g416内，在各 接触孔g416内与二极管单元D1，D3的各n+型区域glO欧姆接触。在引出电极L1中，在接 触孔g416内与二极管单元Dl，D3连接的部分，构成单元连接部Cl，C3。同样地，引出电极 L2从绝缘膜g415的表面进入二极管单元D2, D4的接触孔g416内，在各接触孔g416内与 二极管单元D2, D4的各n+型区域g410欧姆接触。在引出电极L2中，在接触孔g416内与 二极管单元D2, D4连接的部分，构成单元连接部C2, C4。阳极电极膜g404A从绝缘膜g415 的表面向接触孔g417的内方延伸，在接触孔g417内与p+型的半导体基板g402欧姆接触。 阴极电极膜g403A以及阳极电极膜g404A，在本实施方式中由相同的材料构成。
[1370] 作为电极膜，在本实施方式中，采用AlSi膜。若采用AlSi膜则在半导体基板g402 的表面不设置P+型区域就能使阳极电极膜g404A与P+型的半导体基板g402欧姆接触。即， 使阳极电极膜g404A与p+型的半导体基板g402直接接触来形成欧姆接合。因此能省去用 于形成P+型区域的工序。
[1371] 阴极电极膜g403A与阳极电极膜g404A之间，通过切口 g418而分离。引出电极LI 沿着从二极管单元D1通过二极管单元D3到达阴极焊盘g405的直线形成直线状。同样地， 引出电极L2沿着从二极管单元D2通过二极管单元D4到达阴极焊盘g405的直线形成直线 状。引出电极LI，L2在从n+型区域g410到达阴极焊盘g405的这一段分别具有一样的宽度 Wl，W2,这些宽度Wl，W2比单元连接部Cl，C2, C3, C4的宽度更大。单元连接部C1?C4的 宽度由与引出电极L1，L2的引出方向正交的方向的长度定义。引出电极L1，L2的前端部整 形为与n+型区域g410的平面形状匹配。引出电极Ll，L2的基端部与阴极焊盘g405连接。 切口 g418被形成为对引出电极Ll，L2镶边。另一方面，阳极电极膜g404A形成在绝缘膜 g415的表面，使得隔开与大致固定宽度的切口 g418对应的间隔，来包围阴极电极膜g403A。 阳极电极膜g404A-体式地具有：沿着元件形成面g402a的长度方向延伸的梳齿状部分、和 由矩形区域构成的阳极焊盘g406。
[1372] 阴极电极膜g403A以及阳极电极膜g404A，被例如由氮化膜构成的钝化膜g420 (图 179中省略图示）覆盖，进而在钝化膜g420上形成聚酰亚胺等的树脂膜g421。以贯通钝 化膜g420以及树脂膜g421的方式，形成使阴极焊盘g405露出的焊盘开口 g422、和使阳极 焊盘g406露出的焊盘开口 g423。在焊盘开口 g422, g423分别填埋外部连接电极g403B， g404B。钝化膜g420以及树脂膜g421构成保护膜，既抑制或者防止水分入侵引出电极L1， L2以及pn结区域g411，又对来自外部的冲击等进行吸收，有助于芯片二极管g401的耐久 性的提1?。
[1373] 外部连接电极g403B，g404B，既可以在比树脂膜g421的表面更低的位置（与半导 体基板g402接近的位置）具有表面，也可以从树脂膜g421的表面突出，在比树脂膜g421 更高的位置（远离半导体基板g402的位置）具有表面。图180示出外部连接电极g403B， g404B从树脂膜g421的表面突出的例子。外部连接电极g403B，g404B也可以例如由具有 与电极膜g403A，g404A相接的Ni膜；形成在Ni膜上的Pd膜；和形成在Pd膜上的Au膜的 Ni/Pd/Au层叠膜构成。这样的层叠膜能够通过镀覆法形成。
[1374] 在各二极管单元D1?D4中，在p型的半导体基板g402与n+型区域g410之间形 成pn结区域g411，因此，分别形成pn结二极管。并且，多个二极管单元D1?D4的n+型区 域g410与阴极电极g403共同连接，作为二极管单元D1?D4的共同的p型区域的p+型的 半导体基板g402与阳极电极g404共同连接。由此，在半导体基板g402上形成的多个二极 管单元D1?D4全部并联连接。
[1375] 图183是表示芯片二极管g401的内部的电气结构的电气电路图。由二极管单元 D1?D4所分别构成的pn结二极管，其阴极侧通过阴极电极g403共同连接，阳极侧通过阳 极电极g404共同连接，从而全部被并联连接，由此，整体作为一个二极管发挥功能。
[1376] 根据本实施方式的结构，芯片二极管g401具有多个二极管单元D1?D4,各二极管 单元D1?D4具有pn结区域g411。pn结区域g411，按每个二极管单元D1?D4被分离。 因此，芯片二极管g401中pn结区域g411的周围长度、即半导体基板g402中的n+型区域 g410的周围长度总计（总延长）变长。这样，由于能够避免电场在pn结区域g411的附近 的集中，实现电场的分散，因此能够实现ESD耐量的提高。即，即使在将芯片二极管g401形 成为小型的情况下，也能够使pn结区域g411的总周围长度变大，因此能够兼顾芯片二极管 g401的小型化和确保ESD耐量。
[1377] 在本实施方式中，由于在半导体基板g402的与阴极侧外部连接电极g403B接近 的长边形成表示阴极方向的凹部7,因此不需要在半导体基板g402的背面（与元件形成面 g402a相反侧的主面）标印阴极标记。凹部7,能够在进行用于从晶片（源基板）切出芯片 二极管g401的加工时同时形成。另外，即使在芯片二极管g401的尺寸微小而标印困难的 情况下，也能形成凹部7来表示阴极的方向。因此，能够省去用于标印的工序，且即使对于 微小尺寸的芯片二极管g401也能够附加阴极标记。
[1378] 图184是用于对芯片_极管g401的制造工序的一例进行说明的工序图。另外，图 185A以及图185B是表示图184的制造工序中途的结构的剖视图，表示与图180对应的切 面。首先，准备作为半导体基板g402的源基板的p+型半导体晶片W。半导体晶片W的表面 是元件形成面，与半导体基板g402的元件形成面g402a对应。在元件形成面，与多个芯片 二极管g401对应的多个芯片二极管区域g401A按矩阵状排列而设置。在相邻的芯片二极 管区域g401A之间，设置边界区域。边界区域，是具有大致固定的宽度的带状区域，在正交 的两个方向上延伸来形成晶格状。在对半导体晶片W进行了必要的工序之后，通过沿着边 界区域将半导体晶片W断开，从而得到多个芯片二极管g401。
[1379] 对半导体晶片W执行的工序的一例，如下所述。首先，在p+型半导体晶片W的元件 形成面，形成热氧化膜、CVD氧化膜等的绝缘膜g415 (例如8000A?8600A的厚度）（S1)， 在其上形成抗蚀剂掩模（S2)。通过采用了该抗蚀剂掩模的蚀刻，从而与n+型区域g410对 应的开口便形成于绝缘膜g415 (S3)。进而，在对抗蚀剂掩模进行剥离之后，在从形成在绝缘 膜g415的开口露出的半导体晶片W的表层部导入η型杂质（S4)。η型杂质的导入，可以通 过使作为η型杂质的磷沉积在表面的工序（所谓的磷沉积）来进行，也可以通过η型杂质 离子（例如磷离子）的注入来进行。所谓磷沉积，是指通过将半导体晶片W搬入扩散炉内， 在扩散路径内流动P〇CL 3气体来进行的热处理，使磷沉积到在绝缘膜g415的开口内露出的 半导体晶片W的表面的处理。在根据需要将绝缘膜g415厚膜化（例如通过形成CVD氧化 膜从而厚膜化丨200A左右）之后（S5)，来进行用于将导入半导体晶片W的杂质离子激活的 热处理（驱动）（S6)。这样，便在半导体晶片W的表层部形成n+型区域g410。
[1380] 接着，具有与接触孔g416, g417匹配的开口的进一步其他抗蚀剂掩模形成在绝 缘膜g415上（S7)。通过经由该抗蚀剂掩模的蚀刻，从而在绝缘膜g415形成接触孔g416， g417(S8)，之后，抗蚀剂掩模被剥离。接着，通过例如溅射，构成阴极电极g403以及阳极电 极g404的电极膜便形成在绝缘膜g415上（S9)。在本实施方式中，形成由AlSi构成的电极 膜（例如厚度丨000(认）。然后，在该电极膜上，形成具有与切口 g418对应的开口图案的其 他抗蚀剂掩模（S10)，通过经由该抗蚀剂掩模的蚀刻（例如反应性离子蚀刻），从而在电极 膜形成切口 g418 (S11)。切口 g418的宽度可以是3 μ m左右。这样，上述电极膜便被分离成 阴极电极膜g403A以及阳极电极膜g404A。
[1381] 接着，在将抗蚀剂膜剥离之后，通过例如CVD法形成氮化膜等的钝化膜 g420 (S12)，进而通过涂敷聚酰亚胺等，从而形成树脂膜g421 (S13)。例如，在涂敷赋予了 感光性的聚酰亚胺，并按与焊盘开口 g423, g424对应的图案进行曝光之后，对该聚酰亚胺 膜进行显影（步骤S14)。这样，便形成具有与焊盘开口 g423, g424对应的开口的树脂膜 g421。之后，根据需要，进行用于对树脂膜进行固化的热处理（S15)。然后，通过以树脂膜 g421为掩模的干蚀刻（例如反应性离子蚀刻），从而在钝化膜g420形成焊盘开口 g422， g423(S16)。之后，在焊盘开口 g422, g423内形成外部连接电极g403B，g404B(S17)。外部 连接电极g403B，g404B的形成，可以通过镀覆（优选无电解镀覆）来进行。
[1382] 接着，形成具有与边界区域匹配的晶格状的开口的抗蚀剂掩模g83(参照图185A) (S18)。经由该抗蚀剂掩模g83进行等离子蚀刻，从而，如图185A所示，将半导体晶片W从 该元件形成面蚀刻至规定的深度。这样，便沿着边界区域g8形成切断用的槽g81(S19)。在 将抗蚀剂掩模g83剥离之后，如图185B所示，半导体晶片W被从背面Wb磨削至槽g81的底 部为止（S20)。由此，多个芯片二极管区域g401A被单片化，能够得到前述结构的芯片二极 管 g401。
[1383] 以上，作为第7参考例的实施方式，针对芯片电阻器、芯片电容器以及芯片二极管 进行了说明，但第7参考例还可以应用于芯片电阻器、芯片电容器以及芯片二极管以外的 芯片部件。例如，作为其他芯片部件的示例，可以例示芯片电感器。芯片电感器是例如在 基板上具有多层布线结构，且在多层布线结构内具有电感器（线圈）以及与之关联的布线 的部件，是多层布线结构内的任意电感器通过熔断器能够组入电路中或者从电路断开的结 构，一对连接用电极向外部露出。即使在该芯片电感器中，通过将连接用电极作为第7参考 例的长电极，从而能够成为适于安装且容易操作的芯片电感器（芯片部件）。
[1384] 图186是表示第7参考例的一实施方式涉及的电路组件的结构例的图解立体图。 图186所示的电路组件g90包括：柔性基板g91、和在柔性基板g91上安装的芯片电阻器 gl〇。柔性基板g91被配置成向箭头A1方向弯曲。芯片电阻器glO被安装为使基板gll的 长边沿着与柔性基板g91的弯曲方向A1正交的箭头A2方向。柔性基板g9不向箭头A2方 向弯曲。由此，芯片电阻器gl〇的长边方向较长的第1连接电极gl2以及第2连接电极gl3， 通过焊料被牢固地接合在柔性基板g91的表面。并且，由于在柔性基板g91在芯片电阻器 gl〇的长边方向不产生弯曲，因此不担心芯片电阻器gl〇从柔性基板g91剥落或者分离。
[1385] 另外，即使柔性基板g9被加以箭头A1方向的弯曲，该方向也是芯片电阻器glO的 短边方向，其尺寸也较短。由此，柔性基板g91的弯曲（弯曲）也几乎不会对被安装的芯片 电阻器gl〇产生坏影响。关于在柔性基板g91上安装的芯片电阻器glO,第1连接电极gl2 以及第2连接电极gl3与基板gll的短边方向对置，它们之间的间隔短。因此，即使柔性基 板g91向箭头A1方向弯曲，对芯片电阻器glO施加的弯曲应力也较小，不易产生芯片电阻 器gl〇的破损。
[1386] 另外，上述的芯片电阻器glO的安装方式也可以按照如下方式进行变更。即，在柔 性基板上安装芯片电阻器gio时，也可以使柔性基板的不想弯曲的方向、与芯片电阻器gio 的连接电极的长度方向一致。这种情况下，通过所安装的芯片电阻器gio的长电极的作用， 从而具有柔性基板不易弯曲，能够实现所期望的目的的效果。
[1387] 上述的说明中，以向柔性基板安装芯片电阻器gio为例进行了说明，但同样能够 适用于第7参考例的其他芯片部件、即芯片电容器、芯片二极管、芯片电感器的情况下的安 装结构。图187是表示采用了第7参考例的芯片电阻器的电子器械的一例的智能手机的外 观的立体图。智能手机g201通过在扁平的长方体形状的框体g202的内部收纳电子部件而 构成。框体 g202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面而相 结合。在框体g202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板g203的 显示面。显示面板g203的显示面，构成触摸面板，对使用者提供输入界面。
[1388] 显示面板g203形成占框体g202的一个主面的大部分的长方形形状。配置操作按 钮g204,使其沿着显示面板g203的一条短边。在本实施方式中，多个（三个）的操作按钮 g204沿着显示面板g203的短边排列。使用者通过对操作按钮g204以及触摸面板进行操 作，从而能够进行对智能手机g201的操作，能够调出所需要的功能来使之执行。
[1389] 在显示面板g203的另一条短边的附近，配置扬声器g205。扬声器g205既提供用 于电话功能的话筒，还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作 按钮g204的附近，在框体g202的一个侧面配置麦克风g206。麦克风g206,除了提供用于 电话功能的话筒之外，还能够被用作录音用的麦克风。
[1390] 图188是表示在框体g202的内部收纳的电子电路组件g210的结构的图解俯视 图。电子电路组件g210包括：布线基板g211、和在布线基板g211的安装面安装的电路部 件。多个电路部件包括：多个集成电路元件（IC)g212-g220、和多个芯片部件。多个1C包 括：传送处理ICg212、OneSeg电视接收ICg213、GPS接收ICg214、FM调谐器ICg215、电源 ICg216、闪存g217、微型计算机g218、电源ICg219以及基带ICg220。多个芯片部件包括： 芯片电感器g221，g225, g235、芯片电阻器g222, g224, g233、芯片电容器g227, g230, g234、 以及芯片二极管g228, g231。这些芯片部件能采用第7参考例所涉及的结构。
[1391] 传送处理ICg212内置用于生成对显示面板g203的显示控制信号，且接收来自显 不面板g2〇3的表面的触摸面板的输入信号的电子电路。为了与显不面板g203之间的连 接，在传送处理ICg212连接柔性布线209。OneSeg电视接收ICg213,内置构成用于接收 OneSeg播放（以便携式设备作为接收对象的地面数字电视播放）的电波的接收机的电子 电路。在OneSeg电视接收ICg213的附近，配置：多个芯片电感器g221、和多个芯片电阻器 g222。OneSeg电视接收ICg213、芯片电感器g221以及芯片电阻器g222构成OneSeg播放 接收电路g223。芯片电感器g221以及芯片电阻器g222分别具有被准确契合的电感以及电 阻，对OneSeg播放接收电路g223赋予高精度的电路常数。
[1392] GPS接收ICg214内置接收来自GPS卫星的电波并输出智能手机g201的位置信息 的电子电路。FM调谐器ICg215与在其附近安装在布线基板g211的多个芯片电阻器g224 以及多个芯片电感器g225 -起构成FM播放接收电路g226。芯片电阻器g224以及芯片电 感器g225分别具有被准确契合的电阻值以及电感，对FM播放接收电路g226提供高精度的 电路常数。
[1393] 在电源ICg216的附近，多个芯片电容器g227以及多个芯片二极管g228被安装在 布线基板g211的安装面。电源ICg216与芯片电容器g227以及芯片二极管g228 -起构成 电源电路g229。闪存g217是用于对操作系统程序、智能手机g201的内部生成的数据、通过 通信功能从外部获取的数据以及程序等进行记录的存储装置。
[1394] 微型计算机g218是内置CPU、ROM以及RAM，且通过执行各种运算处理，从而实现 智能手机g201的多个功能的运算处理电路。更具体而言，通过微型计算机g218的作用，实 现图像处理、用于各种应用程序的运算处理。在电源ICg219的附近，多个芯片电容器g230 以及多个芯片二极管g231被安装在布线基板g211的安装面。电源ICg219与芯片电容器 g230以及芯片二极管g231 -起构成电源电路g232。
[1395] 在基带ICg220的附近，多个芯片电阻器g233、多个芯片电容器g234、以及多个芯 片电感器g235被安装在布线基板g211的安装面。基带ICg220与芯片电阻器g233、芯片电 容器g234以及芯片电感器g235 -起构成基带通信电路g236。基带通信电路g236提供用 于电话通信以及数据通信的通信功能。
[1396] 采用这样的结构，通过电源电路g229，232被适当地调整后的电力提供给传送处 理ICg212、GPS接收ICg214、OneSeg播放接收电路g223、FM播放接收电路g226、基带通信 电路g236、闪存g217以及微型计算机g218。微型计算机g218响应经由传送处理ICg212 输入的输入信号来进行运算处理，从传送处理ICg212向显示面板g203输出显示控制信号， 使显示面板g203进行各种显示。
[1397] 若通过触摸面板或者操作按钮g204的操作来指示OneSeg播放的接收，则通过 OneSeg播放接收电路g223的作用来接收OneSeg播放。然后，用于将所接收的图像输出给 显示面板g203,且将所接收的声音从扬声器g205音响化的运算处理，通过微型计算机g218 来执行。另外，在需要智能手机g201的位置信息时，微型计算机g218获取GPS接收ICg214 输出的位置信息，执行采用了该位置信息的运算处理。
[1398] 进而，若通过触摸面板或者操作按钮g204的操作来输入FM播放接收指令，则微型 计算机g218起动FM播放接收电路g226,执行用于使所接收的声音从扬声器g205输出的运 算处理。闪存g217被用于通过通信获取的数据的存储、通过微型计算机g218的运算、来自 触摸面板的输入而制作的数据的存储。微型计算机g218根据需要对闪存g217写入数据， 而且从闪存g217读出数据。
[1399] 电话通信或者数据通信的功能通过基带通信电路g236来实现。微型计算机g218 对基带通信电路g236进行控制，进行用于对声音或者数据进行收发的处理。
[1400] 符号说明
[1401] 10,30芯片电阻器
[1402] 11基板（硅基板）
[1403] 12第1连接电极（外部连接电极）
[1404] 13第2连接电极（外部连接电极）
[1405] 14 电阻电路网
[1406] 20、103电阻体膜（电阻体膜行）
[1407] 21导体膜（布线膜）
[1408] F 熔断器膜
[1409] C 连接用导体膜
[1410] C1?C9电容器要素
[1411] F1?F9熔断器
[1412] 1 芯片电容器
[1413] 2 基板
[1414] 3 第1外部电极
[1415] 4 第2外部电极
[1416] 5 电容器配置区域
[1417] 7 熔断器单元
[1418] 8 绝缘膜
[1419] 9 钝化膜
[1420] 50树脂膜
[1421] 51下部电极膜
[1422] 51A电容器电极区域
[1423] 51B焊盘区域
[1424] 51C熔断器区域
[1425] 52电容膜
[1426] 53上部电极膜
[1427] 53A电容器电极区域
[1428] 53B焊盘区域
[1429] 53C熔断器区域
[1430] 131?139电极膜部分
[1431] 141?149 电极膜部分
[1432] 151?159 电极膜部分
[1433] 31芯片电容器
[1434] 41芯片电容器
[1435] 47熔断器单元
【权利要求】
1. 一种芯片部件，其特征在于，包括： 基板； 元件电路网，包括在所述基板上形成的多个元件要素； 外部连接电极，设置在所述基板上，用于对所述元件电路网进行外部连接； 多个熔断器，形成在所述基板上，分别将所述多个元件要素和所述外部连接电极以可 断开的方式进行连接；和 焊料层，形成在所述外部连接电极的外部连接端。
2. 根据权利要求1所述的芯片部件，其特征在于， 所述元件电路网包括含有在所述基板上形成的多个电阻体的电阻电路网，所述芯片部 件是芯片电阻器。
3. 根据权利要求2所述的芯片部件，其特征在于， 所述电阻体包括：在所述基板上形成的电阻体膜；以及与所述电阻体膜层叠的布线 膜。
4. 根据权利要求3所述的芯片部件，其特征在于， 所述布线膜以及熔断器是形成在同一层的导体膜， 在设置所述外部连接电极的基板上也设置有所述导体膜。
5. 根据权利要求1所述的芯片部件，其特征在于， 所述元件电路网包括含有在所述基板上形成的多个电容器要素的电容器电路网，所述 芯片部件是芯片电容器。
6. 根据权利要求5所述的芯片部件，其特征在于， 所述电容器要素包括：在所述基板上形成的电容膜；以及夹着所述电容膜而对置的下 部电极以及上部电极， 所述下部电极以及所述上部电极包括被分离的多个电极膜部分， 所述多个电极膜部分与所述多个熔断器分别连接。
7. 根据权利要求6所述的芯片部件，其特征在于， 所述下部电极或者所述上部电极的一部分，还作为导体膜而设置在设有所述外部电极 的基板区域。
8. 根据权利要求1所述的芯片部件，其特征在于， 所述元件电路网包括在所述基板上形成的电感器即线圈、以及与该电感器关联的布 线，所述芯片部件是芯片电感器。
9. 根据权利要求1所述的芯片部件，其特征在于， 所述元件电路网包括二极管电路网，该二极管电路网包括在所述基板上形成的具有结 构造的多个二极管， 所述芯片部件是芯片二极管。
10. 根据权利要求9所述的芯片部件，其特征在于， 所述多个二极管是含有LED的LED电路网， 所述芯片部件是芯片LED。
11. 根据权利要求4至10中任一项所述的芯片部件，其特征在于， 所述外部连接电极由在形成所述元件电路网的一部分的导体膜上层叠的导体材料构 成。
12. 根据权利要求11所述的芯片部件，其特征在于， 所述导体材料包括多层构造的导体材料膜。
13. 根据权利要求4至12中任一项所述的芯片部件，其特征在于， 所述外部连接电极包括镍层、钯层、金层以及焊料层。
14. 根据权利要求4至12中任一项所述的芯片部件，其特征在于， 所述外部连接电极包括铜层以及焊料层。
【文档编号】H01C13/02GK104067360SQ201280067947
【公开日】2014年9月24日 申请日期:2012年12月26日 优先权日:2012年1月27日
【发明者】玉川博词, 山本浩贵, 松浦胜也, 近藤靖浩 申请人:罗姆股份有限公司