一种半导体器件及其制备方法
【专利摘要】本发明提供了一种半导体器件及其制备方法，包括：提供半导体衬底；在所述衬底上形成界面层、高K介电层；在含氧气氛中进行室温固化，以使氧扩散至所述高K介电层中，抑制氧空位的形成，降低漏电，改善与时间相关电介质击穿；在所述高K介电层上形成金属栅极。在本发明中在制备含金属栅极的半导体器件的过程中，在形成所述高K介电层之后，形成所述覆盖层之前，将所述器件置于氧气气氛中进行常温固化，通过该操作步骤使所述氧扩散至所述界面层和所述高K介电层，抑制氧空位的形成，在不增加所述有效栅极介电层厚度的情况下，来降低漏电、改善与时间相关电介质击穿，进一步提高器件的性能和稳定性。
【专利说明】一种半导体器件及其制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点,特别是当半导体器件尺寸降到28nm或20nm甚至以下时，给制造和设计等诸多方面带来很大挑战。
[0003]伴随超大规模集成电路(UltraLarge Scale Integrated circuit, ULSI)尺寸的不断缩小，半导体器件CMOS中的栅极介电层尺寸也不断的缩小，以获得更高的性能，当在栅极上加恒定的电压，使器件处于积累状态经过一段时间后，栅极介电层就会击穿，这期间经历的时间就是在该条件下的寿命，也就是一般所说的与时间相关电介质击穿(timedependent dielectric breakdown,TDDB),所述TDDB是衡量所述栅极介电层稳定性的关键因素之一，对于尺寸小的器件例如28nm或20nm甚至以下尤为如此。
[0004]特别是当所述栅极叠层由多晶硅栅极转变为高K/金属栅极，所述器件的结构变得更为复杂，如图1所示，所述多晶硅栅极包含位于衬底101上多晶硅层102以及SiON层103，如图2所示，所述高K/金属栅极包括位于衬底上101的界面层104、高K介电层105、盖帽层106、功函数层107以及金属栅层108 ;而且所述与时间相关电介质击穿(timedependent dielectricbreakdown, TDDB)更加成为挑战，高K介电层自身的厚度增加，大大降低了和等效氧化层厚度(equipment oxide thickness, EOT) Si02时的漏电可能性。所以现有技术中通常会采用金属栅极来解决阈值电压填塞(Vt pinning)、声子散射(Phononscattering)和多晶娃耗尽效应(Poly depletion effect)。界面层提高高K介电层和娃通道之间的界面，来提高所述功函数层的成核和生长更加均一。
[0005]随着器件尺寸的缩小，通过选用所述高K/金属栅极的厚度提高所述器件的性能并不能完全消除漏电效应，而且效果也有待于提高，因此，需要对目前半导体器件的制备方法进行改进，以消除上述问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括:
[0008]提供半导体衬底；
[0009]在所述衬底上形成界面层、高K介电层；
[0010]在含氧气氛中进行室温固化，以使氧扩散至所述高K介电层中，抑制氧空位的形成，降低漏电，改善与时间相关电介质击穿；[0011 ] 在所述高K介电层上形成金属栅极。
[0012]作为优选，所述室温固化时间为l-100h。
[0013]作为优选，所述含氧气氛中氧气的体积分数为20% -100%。
[0014]作为优选，在进行所述室温固化之前还包括对所述界面层、高K介电层进行退火的步骤。
[0015]作为优选，形成所述金属栅极的方法为:
[0016]在所述高K介电层上沉积覆盖层和多晶硅层，以形成栅堆栈层；
[0017]蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；
[0018]去除所述虚设栅极结构中所述的多晶硅层；
[0019]在所述覆盖层上形成金属栅极。
[0020]作为优选，所述金属栅极由依次层叠的功函数金属层和金属材料层组成。
[0021]作为优选,所述覆盖层为TiN层。
[0022]作为优选，所述界面层为氧化硅。
[0023]作为优选，所述功函数金属层包括一层或多层TiAl、TiN、TaN、Ta或其组合。
[0024]作为优选，所述高K介电层为HfO2。
[0025]作为优选，所述覆盖层和所述多晶硅层之间设有阻挡层。
[0026]作为优选，其中所述阻挡层为TaN或AlN层。
[0027]本发明还提供了一种上述的方法制备得到的半导体器件。
[0028]在本发明中在制备含金属栅极的半导体器件的过程中，在形成所述高K介电层之后，形成所述覆盖层之前，将所述器件置于氧气气氛中进行常温固化，通过该操作步骤使所述氧扩散至所述界面层和所述高K介电层，抑制氧空位的形成，在不增加所述有效栅极介电层厚度的情况下，来降低漏电、改善与时间相关电介质击穿，进一步提高器件的性能和稳定性，同时所述工艺过程简单、易行，不会造成生产成本的提高。
【专利附图】
【附图说明】
[0029]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0030]图1-2为现有技术中金属栅极结构示意图。
【具体实施方式】
[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的含金属栅极的半导体及其制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0033]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本发明。
[0034]下面结合图2，对本发明制备所述半导体器件的方法作进一步说明。
[0035]首先提供半导体衬底101 ；
[0036]具体地，所述半导体衬底101可以为以下所提到的材料中的至少一种:娃、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(S TI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明的实施例中，所述衬底可以是Si衬底，其还可以包括在Si上的SiO2界面层104，通过快速热氧化工艺(RTO)或原子层沉积工艺(ALD)来形成SiO2界面层，但并不局限于所述示例。
[0037]接着，在所述界面层上形成高K介电层；具体地，在该衬底上形成栅极介电层105，可以选用高K材料来形成所述栅极介电层，例如用在HfO2中引入S1、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
[0038]然后，执行退火步骤，具体地，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，例如氮气，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200°C，所述热退火步骤时间为l-200s。
[0039]作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种:脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
[0040]然后在氧气气氛中进行室温固化，以使所述氧扩散至所述界面层和所述高K介电层，抑制氧空位的形成，降低漏电，改善与时间相关电介质击穿；具体地，所述室温固化时间为l-100h，优选为20-80h，更优选为40-60h，所述氧气气氛中氧的体积分数为20%_100%，优选为40%-100%，更优选为80%-100% ;在所述优选范围内能保证所述氧更加充分的扩散至所述界面层和所述高K介电层中，填充空隙，以抑制氧空位的形成，可以进一步提高所述器件的性能和稳定性。
[0041 ] 其中，将所述高K/金属栅极在含氧气氛中退火进行后金属化后，所述高K/金属栅极的性能和稳定性都有了极大的提高，其中最为显著地是在施加同样的电压下，所述器件电流的衰退明显降低。当在栅极上加恒定的电压，使器件处于积累状态经过一段时间后，栅极介电层就会击穿，这期间经历的时间就是在该条件下的寿命，即与时间相关电介质击穿(time dependent dielectricbreakdown, TDDB),当在制备过程中增加所述氧气气氛中进行室温固化的步骤后，所述击穿时间比常规方法提高了至少2个数量级，因此具有非常突出的效果。
[0042]最后，在所述高K介电层上形成金属栅极，具体地步骤为:在所述高K介电层上沉积覆盖层和多晶硅层，以形成栅堆栈层；蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；去除所述虚设栅极结构的所述多晶硅层；在所述覆盖层上形成金属栅极；
[0043]下面结合图2对所述形成方法作进一步的说明，首先，在所述在所述高K介电层上沉积覆盖层和多晶硅层，以形成栅堆栈层；在本发明的实施例中，在所述SiO2界面层上形成Hi^ ION栅极介电层，其厚度为15到60埃。之后，在栅极介电层上形成栅极堆栈结构的覆盖层106，作为优选，所述覆盖层为TiN层，作为进一步的优选，在TiN层上沉积扩散阻挡层，可以是TaN层或AlN层。之后在扩散阻挡层上沉积包括多晶硅材料的栅极电极层。
[0044]蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；
[0045]具体地，可以使用光刻工艺对以上步骤所形成的SiO2界面层，栅极介电层、TiN层、多晶硅层进行图案化处理，得到所述虚拟栅极结构，所形成的栅极具有堆栈的结构。
[0046]然后，进行形成偏移侧墙(offset spacer)的步骤。偏移侧墙的材料可以是氮化硅，氧化硅或者氮氧化硅等绝缘材料。偏移侧墙可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
[0047]作为优选，在该步骤中还可以包含以下步骤:
[0048]形成轻掺杂源极/漏极(LDD)于栅极结构任一侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
[0049]在衬底和上述步骤所形成的偏移侧墙上形成间隙壁(Spacer)，可以使用氮化硅、碳化硅、氮氧化硅或其组合的材料。可以在衬底上沉积第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，所述间隙壁可以具有10-30NM的厚度。然后，用离子注入工艺或扩散工艺重掺杂源极和漏极(S/D)形成于栅极间隙壁任一侧的衬底中。还可以包括退火步骤、形成袋形注入区、NiSi沉积等步骤。
[0050]在器件表面形成金属硅化物(SAB)阻挡层，可以使用TEOS与氧气形成氧化膜作为SAB膜，然后通过光刻和干刻来形成SAB区。优选的，还可以在形成的SAB膜之前先沉积SiN膜以消除在SAB膜光亥_刻蚀中对会侦彳墙刻蚀掉的影响。
[0051]在表面沉积蚀刻停止层蚀刻停止层可用SiCN、SiN、SiC、SiOF、SiON等形成。然后进行沉积层间介电层(ILD)于栅极结构上。可以采用化学气相沉积法、高密度等离子体化学气相沉积法、旋转涂布法、溅镀等方法形成。所述层间介电层可以采用氧化硅、氮氧化硅、氮化娃等材料。
[0052]对层间介电层和以上步骤中沉积的层间介电层进行平坦化处理，所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。以暴露栅极结构的上表面并使其大致与层间介电层位于一个平面上。
[0053]然后去除所述虚设栅极结构的所述多晶硅层；
[0054]具体地，去除所述虚设栅极，形成沟槽。所述去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的02或Ar，其可以提高刻蚀的品质。在该步骤之后，PMOS中的TaN的最终厚度在10-30埃之间。
[0055]最后在所述阻挡层上形成金属栅极；
[0056]具体地，所述金属栅极通过沉积多个薄膜堆栈形成。所述薄膜包括功函数金属层，阻挡层和金属材料层。所述阻挡层包括TaN、TiN、TaC, TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
[0057]在本发明的一个实施例中使用原子层沉积(ALD)、溅镀及物理气相沉积(PVD)的方法，所形成的阻挡层的厚度在10-100埃之间。所述功函数金属层包括一层或多层金属层。所述金属层可以是TiN、TaN、TiN和TaN、上述的组合。所述金属层可以用ALD、PVD或CVD的方法形成。优选地，所述功函数金属层的厚度在10-200埃之间。
[0058]所述金属材料层可以用CVD或PVD的方法进行沉积。在该金属材料层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。最后进行金属材料层的平坦化，其中，所述金属材料层，优选为金属铝材料。
[0059]在本发明中在制备含金属栅极的半导体器件的过程中，在形成所述高K介电层之后，形成所述覆盖层之前，将所述器件置于氧气气氛中进行常温固化，通过该操作步骤使所述氧扩散至所述界面层和所述高K介电层，抑制氧空位的形成，在不增加所述有效栅极介电层厚度的情况下，来降低漏电、改善与时间相关电介质击穿，进一步提高器件的性能和稳定性，同时所述工艺过程简单、易行，不会造成生产成本的提高。
[0060]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件的制备方法,包括: 提供半导体衬底； 在所述衬底上形成界面层、高K介电层； 在含氧气氛中进行室温固化，以使氧扩散至所述高K介电层中，抑制氧空位的形成，降低漏电，改善与时间相关电介质击穿； 在所述高K介电层上形成金属栅极。
2.根据权利要求1所述的方法，其特征在于，所述室温固化时间为l-100h。
3.根据权利要求1所述的方法，其特征在于，所述含氧气氛中氧气的体积分数为20% -100%。
4.根据权利要求1所述的方法，其特征在于，在进行所述室温固化之前还包括对所述界面层、高K介电层进行退火的步骤。
5.根据权利要求1所述的方法，其特征在于，形成所述金属栅极的方法为: 在所述高K介电层上沉积覆盖层和多晶硅层，以形成栅堆栈层； 蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构； 去除所述虚设栅极结构中所述的多晶硅层； 在所述覆盖层上形成金属栅极。
6.根据权利要求5所述的方法，其特征在于，所述金属栅极由依次层叠的功函数金属层和金属材料层组成。
7.根据权利要求5所述的方法，其特征在于，所述覆盖层为TiN层。
8.根据权利要求1所述的方法，其特征在于，所述界面层为氧化硅。
9.根据权利要求1所述的方法，其特征在于，所述功函数金属层包括一层或多层TiAl、TiN, TaN, Ta或其组合。
10.根据权利要求1所述的方法，其特征在于，所述高K介电层为Hf02。
11.根据权利要求5所述的方法，其特征在于，所述覆盖层和所述多晶硅层之间设有阻挡层。
12.根据权利要求11所述的方法，其中所述阻挡层为TaN或AlN层。
13.—种如权利要求1-12之一所述的方法制备得到的半导体器件。
【文档编号】H01L21/28GK103943492SQ201310023826
【公开日】2014年7月23日 申请日期:2013年1月22日 优先权日:2013年1月22日
【发明者】甘正浩, 冯军宏 申请人:中芯国际集成电路制造(上海)有限公司