与finfet工艺相兼容的二极管结构的制作方法
【专利摘要】本发明涉及一种实施例集成电路(如，二极管)及其制造方法。实施例集成电路包括形成在具有第一掺杂类型的衬底的上方的具有第一掺杂类型的阱，该阱包括鳍、形成在鳍的第一侧的阱的上方的源极、形成在鳍的第二侧的阱的上方的漏极、以及形成在鳍的上方的栅氧化物，其中，源极具有第二掺杂类型、漏极具有第一掺杂类型、以及鳍的回退区将栅氧化物和源极横向分隔开。集成电路与FinFET制造工艺相兼容。
【专利说明】与FINFET工艺相兼容的二极管结构
【技术领域】
[0001]本发明总体上涉及半导体领域，更具体地，涉及与FINFET工艺相兼容的二极管结构。
【背景技术】
[0002]二极管是一种允许电流在一个方向通过而在另一个方向很难通过的电子器件。在现代电路设计中最常见的二极管是半导体二极管。
[0003]半导体二极管的实例包括浅沟槽隔离(STI) 二极管和栅控二极管。这两种二极管通常具有快速的导通时间和高导率，使得它们能很好地适应于静电放电(ESD)保护电路。
[0004]在一些案例中，利用鳍式场效应晶体管(FinFET)工艺可以形成栅控二极管。由于FinFET，使得在半导体行业中，半导体的尺寸可以越来越小而相应的FET速度可以越来越快。事实上，FinFET或多个栅极晶体管可以用于32nm的子晶体管节点中。FinFET不仅提高了面密度还增强了沟道的栅极控制。
[0005]但不幸的是，栅控二极管和STI 二极管均具有不良弊端。
【发明内容】
[0006]为解决上述问题，本发明提供了一种集成电路，包括:阱，具有第一掺杂类型，形成在具有第一掺杂类型的衬底的上方，阱包括鳍；源极，形成在阱的上方，位于鳍的第一侧，源极具有第二掺杂类型；漏极，形成在阱的上方，位于鳍的第二侧，漏极具有第一掺杂类型；以及栅氧化物，形成在鳍的上方，鳍的回退区将栅氧化物与源极横向分隔开。
[0007]其中，栅氧化物仅部分地覆盖鳍的顶面。
[0008]其中，在源极和漏极之间的鳍中限定沟道。
[0009]其中，栅氧化物覆盖鳍的紧邻漏极的一部分。
[0010]其中，回退区的第一宽度小于栅氧化物的第二宽度。
[0011]其中，栅氧化物的外侧壁与漏极的内侧壁垂直对齐。
[0012]其中，源极电连接至超过约三伏特的电压源。
[0013]其中，漏极和栅极电连接至地线。
[0014]其中，第一掺杂类型是P型，第二掺杂类型是N型。
[0015]此外，还提供了一种集成电路，包括:讲，具有第一掺杂类型，形成在具有第一掺杂类型的衬底的上方，阱包括具有鳍式顶面的鳍；源极和漏极，形成在鳍的相对两侧，源极具有第二掺杂类型，漏极具有第一掺杂类型；以及栅氧化物，覆盖鳍式顶面的第一部分，并留出鳍式顶面的第二部分，鳍式顶面的第二部分与未被栅氧化物覆盖的回退区相对应。
[0016]其中，在源极和漏极之间的鳍中限定沟道。
[0017]其中，鳍式顶面的第一部分紧邻漏极。
[0018]其中，回退区由鳍形成。
[0019]其中，源极电连接至超过约三伏特的电压源，漏极和栅极电连接至地线。[0020]其中，栅极氧化层的外侧壁与漏极的内侧壁垂直对齐。
[0021]其中，栅氧化物与鳍式顶面的第一部分相啮合。
[0022]其中，回退区紧邻源极。
[0023]此外，还提供了一种形成集成电路的方法，包括:在衬底的上方形成具有第一掺杂类型的阱，衬底具有第一掺杂类型，阱包括具有鳍式顶面的鳍；在鳍的相对侧形成源极和漏极，源极具有第二掺杂类型，漏极具有第一掺杂类型；以及用栅氧化物覆盖鳍式顶面的第一部分，并留出鳍式顶面的第二部分，鳍式顶面的第二部分与未被栅氧化物覆盖的回退区相对应。
[0024]该方法进一步包括在源极和漏极之间形成沟道。
[0025]该方法进一步包括将源极电连接至超过约三伏特的电压源，并将漏极和栅氧化物电连接至地线。
【专利附图】
【附图说明】
[0026]为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中:
[0027]图1示出了传统栅控二极管；
[0028]图2示出了传统浅沟槽隔离(STI) 二极管；
[0029]图3示出了具有回退区以及与鳍式场效应晶体管(FinFET)制作工艺兼容的实施例二极管；
[0030]图4示出了图1所示的传统栅控二极管的顶视图；
[0031]图5示出了图2所示的传统STI 二极管的顶视图；
[0032]图6示出了图3所示的实施例二极管的顶视图；
[0033]图7示出了图1所示的栅控二极管、图2所示的STI 二极管以及图3所述的实施例二极管的导通电阻(Ron)和反向漏电流的对比图表；
[0034]图8以图形示出横跨图2所示栅控二极管中栅氧化物的区的电场；
[0035]图9以图形示出横跨图3所示实施例二极管中栅氧化物的区的电场；以及
[0036]图10示出了形成图3所示实施例二极管的方法。
[0037]除非另有说明，否则不同图中对应的数字和符号通常指代对应部分。绘制出的图用于清楚地说明实施例的相关方面，且无需按比例绘制。
【具体实施方式】
[0038]下面，详细讨论本发明的优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
[0039]通过具体环境中的优选实施例来描述本公开，即与FinFET工艺相兼容的二极管结构。但是，本公开也应用于其他集成电路、电子结构等。
[0040]参见图1，示出了使用FinFET工艺形成的传统栅控二极管10以供参考。如图所示，传统栅控二极管10包括支撑阱14 (如，P阱)的衬底12(如，P型衬底)。鳍16(或阱14的部分)设置在源极18 (如，重掺杂N型源极)和漏极20 (如，重掺杂P型漏极)。如图所示，栅氧化物22(如，栅极)设置在鳍16的上方。此外，输入/输出端(10)24电连接至源极18，且地线26 (Vss)电连接至栅极22和漏极20。
[0041 ] 不幸的是，当图1所示的栅控二极管10用于超速传动应用(overdriveapplication)时,会出现过应力问题(overstress issue)。例如，当超过大约三伏特(如，3.3V)的电压供给1024时，栅氧化物22过应力且可能消失。同样地，栅控二极管10可能会出现性能退化或完全失效。
[0042]参见图2，也示出了传统浅沟槽隔离(STI) 二极管28以供参考。如图所示，传统STI 二极管28包括支持阱32 (如，P阱)的衬底30 (如，P型衬底)。浅沟槽隔离(STI) 34的袋状区形成在源极36 (如，重掺杂N型源极)和漏极38 (如，重掺杂P型漏极)之间。输入/输出端(10)40电连接至源极36，且地线42 (Vss)电连接至漏极38。
[0043]虽然图2所示的STI 二极管28能够避免过应力条件对图1所示的栅控二极管10产生不良影响，但是和栅控二极管10相比，STI 二极管28具有相对较大的导通电阻(Ron)。由于较大的导通电阻，STI 二极管28可能会出现性能退化现象。此外，STI 二极管28会出现禁区(area penalty)。
[0044]参见图3，示出了与FinFET形成工艺相兼容的实施例二极管44。如图所示，实施例二极管44包括衬底46、限定鳍50的阱48、源极52、漏极54、和栅氧化物56 (如，栅极)。在一个实施例中，由娃或含娃材料形成衬底46。在一个实施例中,衬底46和讲48分别掺杂为P型。在一个实施例中，阱48可能比衬底46更重掺杂。
[0045]如图所示，源极52通常形成在阱48的上方且设置在鳍50的第一侧58，而漏极54通常形成在阱48的上方且设置在鳍50的第二侧60。换言之，源极52和漏极54设置在鳍50的相对侧。在一个实施例中，源极52掺杂为N型。在一个实施例中，漏极54掺杂为P型。在一个实施例中，漏极54比阱48和/或衬底46更重掺杂。
[0046]在一个实施例中，源极52电连接至电压源62,如图3中所不的输入/输出端(I/
O)。在一个实施例中，电压源62提供超过约三伏特(如，3.3V)的电压。在一个实施例中，漏极54和栅氧化物56分别接地线64，如图3所示的Vss。由于这些电连接，沟槽66可形成在位于源极52和漏极54之间的鳍50中且在其中穿过。
[0047]仍参见图3，栅氧化物56通常形成在鳍50的上方。在一个实施例中，栅氧化物56与鳍50相啮合或毗邻。如图3所示，鳍50的回退区68将栅氧化物56和源极52横向分隔开。相似地，栅氧化物56通常覆盖鳍式顶面70的第一部分且留有与未被栅氧化物56覆盖的回退区68相对应的鳍式顶面70的第二部分。换言之，栅氧化物56只覆盖鳍50的鳍式顶面70的一部分。
[0048]在一个实施例中，栅氧化物56覆盖紧邻漏极54的鳍50的一部分。事实上，在一个实施例中，栅氧化物56的外侧壁通常与漏极54的内侧壁垂直对齐。在一个实施例中，回退区68紧邻源极52。在一个实施例中，回退区68的宽度小于栅氧化物56的宽度。
[0049]参见图4，提供了图1所示的栅控二极管10的顶视图。如图4所示，设置在源极18和漏极20之间的栅氧化物22的宽度大约为136nm。参见图5，示出了图2所示的STI 二极管28的顶视图。如图5所示，源极36和漏极38之间的Epi块的宽度大约为144nm，相邻鳍之间的侧空间大约为66nm，以及投影在Epi块中的鳍的长度大约为39nm。
[0050]参见图6，提供了图3所示的实施例二极管44的顶视图。如图6所示，Epi块的宽度大约为144nm，而栅氧化物56的宽度大约为36nm。同样地，实施例二极管44中的鳍的未覆盖部分的宽度是108nm。根据期望的器件参数，实施例二极管44也可有其他尺寸，而图6所示的尺寸并不用于限制的目的。
[0051]参见图7，示出了栅控二极管10、STI 二极管28以及实施例二极管44的导通电阻(Ron)和反向漏电流的对比图表72。如图表72所示，实施例二极管44的导通电阻与栅控二极管10的导通电阻相似，但远远小于STI 二极管28的导通电阻。此外，实施例二极管44的反向漏电流与STI 二极管28的反向漏电流相似，但远远小于栅控二极管10的反向漏电流。很显然，需要测量图7所示的图表72的反向漏电流，同时提供了约3.3V的电压。
[0052]参见图8，提供了横跨图2所示的栅控二极管10中栅氧化物56的区的电场的图示74。如图所示，电场相对很强。参见图9，提供横跨图3所示的实施例二极管44中栅氧化物56的区的电场的图示76。如图所示,不再显示图8所示的强电场。
[0053]参见图10，示出了形成图3所示实施例二极管44的方法80。在方框82中，具有第一掺杂类型的阱形成在具有第一掺杂类型的衬底的上方。阱包括具有鳍式顶面70的鳍50。在方框84中，源极52和漏极54形成在鳍50的相对侧。源极52具有第二掺杂类型，而漏极54具有第一掺杂类型。在方框86中，栅氧化物56覆盖鳍式顶面70的第一部分，且留有与未被栅氧化物56覆盖的回退区68相对应的鳍式顶面70的第二部分。
[0054]基于以上描述，应该了解，与传统二极管(如图1所示的栅控二极管10和图2所示的STI 二极管28)相比，实施例二极管44提供了很多优点。例如，当提供相对高压(如，
3.3V)时，实施例二极管44不会出现过应力问题。此外，与栅控二极管10相比，实施例二极管44具有较低的反向漏电流。实施例二极管44也具有导通电阻(Ron)，该导通电阻大约是STI 二极管28的导通电阻的三分之一。此外，当形成实施例二极管44时，无需附加的掩模或工艺。
[0055]一个实施例集成电路包括形成在具有第一掺杂类型的衬底之上的具有第一掺杂类型的阱，其中阱包括鳍、形成在位于鳍的第一侧的阱的上方的源极、形成在位于鳍的第二侧的阱的上方的漏极、以及形成在鳍的上方的栅氧化物，其中，该源极具有第二掺杂类型，该漏极具有第一掺杂类型，以及鳍的回退区将栅氧化物和源极横向分隔开。
[0056]一个实施例包括形成在具有第一掺杂类型的衬底之上的具有第一掺杂类型的阱，其中阱包括具有鳍式顶面的鳍、形成在鳍的相对侧的源极和漏极、以及覆盖鳍式顶面的第一部分且留有与未被栅氧化物覆盖的回退区相对应的鳍式顶面的第二部分，其中，源极具有第二掺杂类型和漏极具有第一掺杂类型。
[0057]—种形成集成电路的实施例方法包括:在具有第一掺杂类型的衬底的上方形成具有第一掺杂类型的阱，其中阱包括具有鳍式顶面的鳍；在鳍的相对侧形成源极和漏极，其中源极具有第二掺杂类型，且漏极具有第一掺杂类型；以及栅氧化物覆盖鳍式顶面的第一部分且留有与未被栅氧化物覆盖的回退区相对应的鳍式顶面的第二部分。
[0058]虽然本公开提供了说明性实施例，但是本篇描述并不构成限制意义。这些说明性实施例的不同修改和组合以及其他实施例，对于本领域的普通技术人员来说是显而易见的。因此，所附权利要求涵盖任何这样的修改或实施例。
【权利要求】
1.一种集成电路，包括: 阱，具有第一掺杂类型，形成在具有所述第一掺杂类型的衬底的上方，所述阱包括鳍； 源极，形成在所述阱的上方，位于所述鳍的第一侧，所述源极具有第二掺杂类型； 漏极，形成在所述阱的上方，位于所述鳍的第二侧，所述漏极具有所述第一掺杂类型；以及 栅氧化物，形成在所述鳍的上方，所述鳍的回退区将所述栅氧化物与所述源极横向分隔开。
2.根据权利要求1所述的集成电路，其中，所述栅氧化物仅部分地覆盖所述鳍的顶面。
3.根据权利要求1所述的集成电路，其中，在所述源极和所述漏极之间的所述鳍中限定沟道。
4.根据权利要求1所述的集成电路，其中，所述栅氧化物覆盖所述鳍的紧邻所述漏极的一部分。
5.根据权利要求1所述的集成电路，其中，所述回退区的第一宽度小于所述栅氧化物的第二宽度。
6.根据权利要求1所述的集成电路，其中，所述栅氧化物的外侧壁与所述漏极的内侧壁垂直对齐。
7.根据权利要求1所述的集成电路，其中，所述源极电连接至超过约三伏特的电压源。
8.根据权利要求1所述的集成电路，其中，所述漏极和所述栅极电连接至地线。
9.一种集成电路，包括: 阱，具有第一掺杂类型，形成在具有所述第一掺杂类型的衬底的上方，所述阱包括具有鳍式顶面的鳍； 源极和漏极，形成在所述鳍的相对两侧，所述源极具有第二掺杂类型，所述漏极具有所述第一掺杂类型；以及 栅氧化物，覆盖所述鳍式顶面的第一部分，并留出所述鳍式顶面的第二部分，所述鳍式顶面的第二部分与未被所述栅氧化物覆盖的回退区相对应。
10.一种形成集成电路的方法，包括: 在衬底的上方形成具有第一掺杂类型的阱，所述衬底具有所述第一掺杂类型，所述阱包括具有鳍式顶面的鳍； 在所述鳍的相对侧形成源极和漏极，所述源极具有第二掺杂类型，所述漏极具有所述第一掺杂类型；以及 用栅氧化物覆盖所述鳍式顶面的第一部分，并留出所述鳍式顶面的第二部分，所述鳍式顶面的第二部分与未被所述栅氧化物覆盖的回退区相对应。
【文档编号】H01L29/78GK103855156SQ201310064398
【公开日】2014年6月11日 申请日期:2013年2月28日 优先权日:2012年11月29日
【发明者】蔡宗哲, 张伊锋, 李介文 申请人:台湾积体电路制造股份有限公司