一种半导体器件的制造方法

一种半导体器件的制造方法
【专利摘要】本发明提供一种半导体器件的制造方法，涉及半导体【技术领域】。该方法包括：S101:在待刻蚀薄膜上形成包括第一硬掩膜层、第二硬掩膜层和核心材料层的叠层结构；S102:刻蚀以形成图形化的核心材料层；S103:形成间隔材料层；S104：去除间隔材料层位于图形化的核心材料层侧壁位置的部分以外的部分和图形化的核心材料层以形成侧壁间隔层；S105:利用侧壁间隔层进行刻蚀形成图形化的第二硬掩膜层，去除侧壁间隔层；S106:利用图形化的第二硬掩膜层进行刻蚀形成图形化的第一硬掩膜层，去除图形化的第二硬掩膜层。该方法通过第二硬掩膜层将侧壁间隔层图案转移到第一硬掩膜层，避免了去除侧壁间隔层时对暴露的位于第一硬掩膜层下的膜层的不当刻蚀，提局了器件的良率。
【专利说明】一种半导体器件的制造方法

【技术领域】
[0001] 本发明涉及半导体【技术领域】，具体而言涉及一种半导体器件的制造方法。

【背景技术】
[0002] 在半导体【技术领域】中，双重图形技术（Double Patterning, DP)是实现更小 尺寸的图形的关键技术。双重图形技术一般包括自对准双重图形技术（Self-Aligned Double Patterning Technology，SADPT)、二次刻蚀双重图形技术（Dual-Etch Double Patterning Technology，DEDPT)和单刻蚀双重图形技术（Single-Etch Double Patterning Technology，SADPT)三种。其中，自对准双重图形技术（SADPT)由于可以实现优异线宽和节 距控制效果而被广泛应用于NAND闪存等半导体器件的制造中。
[0003] 在基于自对准双重图形技术（SADPT)的半导体器件的制造方法中，用于图形化的 叠层结构（patterning film stack)是传递目标关键尺寸一致性（⑶U)和图案转移的关键 因素。金属硬掩膜层（Metal Hard Mask，MHM)作为用于图形化的叠层结构中的膜层之一， 由于本身具有高的对于氧化物和氮化物等的刻蚀选择比而被广泛应用于半导体器件的后 段制程（BE0L)中。然而，由于位于金属硬掩膜层之上的核心材料层(用于图形化的叠层结 构中的膜层之一）必须保证很大的厚度，因此会导致形成的侧壁间隔层的高度较高，这就造 成了在后续去除侧壁间隔层时往往导致对暴露的盖帽层（cap layer)或其他膜层造成不当 刻蚀，进而影响最终制得的半导体器件的良率。
[0004] 下面，结合图1A至图1E，对现有技术的基于自对准双重图形技术（SADPT)的半导 体器件的制造方法进行简要说明，主要涉及利用自对准双重图形技术（SADPT)对待刻蚀薄 膜进行图形化的步骤。其中，图1A至图1E为现有的半导体器件的制造方法的相关步骤完 成后形成的图案的示意性剖视图。该半导体器件的制造方法，一般包括如下步骤：
[0005] 步骤E1 :在待刻蚀薄膜100上依次形成盖帽层（cap layer) 101、金属硬掩膜层 (MHM) 102、核心材料层（core material layer) 103、硬掩膜层104、底部抗反射层（BARC) 105、图形化的光刻胶层106,如图1A所示。
[0006] 其中，待刻蚀薄膜100为形成于前端器件上的需要利用双重图形技术进行构图处 理的膜层。示例性的，待刻蚀薄膜100为层间介电层。其中，核心材料层（core material layer)103,可以为旋涂的含碳材料（spin on carbon，SoC)。出于保证均一'丨生的考虑，核心 材料层103的厚度一般较厚。
[0007] 步骤E2 :以图形化的光刻胶层106、底部抗反射层（BARO105和硬掩膜层104为掩 膜对核心材料层（core material layer) 103进行刻蚀，形成图形化的核心材料层103'，如 图1B所示。
[0008] 其中，图形化的核心材料层103'的作用主要在于支撑后续形成的侧壁间隔层（简 称间隔层)，保证间隔层形成良好的待刻蚀的图案。在现有技术中，由于核心材料层103'的 厚度较厚，因此后续形成的间隔层的高度也自然相应地比较高。
[0009] 现有技术中，该步骤一般包括：利用图形化的光刻胶层106和底部抗反射层 (BARC) 105为掩膜对硬掩膜层104进行刻蚀，形成图形化的硬掩膜层；以及，利用图形化的 硬掩膜层作为掩膜对核心材料层103进行刻蚀，形成图形化的核心材料层103'。其中，在利 用图形化的硬掩膜层作为掩膜对核心材料层103进行刻蚀，形成图形化的核心材料层103' 的步骤中，一般采用一步刻蚀工艺来形成图形化的核心材料层103'，形成的图形化的核心 材料层103'的形貌往往并不理想。
[0010] 步骤E3 :形成覆盖图形化的核心材料层103'和金属硬掩膜层（MHM) 102的间隔材 料层1070,如图1C所示。
[0011] 其中，间隔材料层1070用于后续形成侧壁间隔层，其材料可以为氮化物或其他合 适的材料。形成间隔材料层1070的方法，可以为化学气相沉积法、原子层沉积法（ALD)等。
[0012] 步骤E4 :去除间隔材料层1070位于图形化的核心材料层103'的侧壁位置处的部 分以外的部分和图形化的核心材料层103'以形成侧壁间隔层107,如图1D所示。
[0013] 由于核心材料层103'的厚度较厚，因此形成的侧壁间隔层107的高度自然比较 1?，如图1D所不。
[0014] 步骤E5 :以侧壁间隔层107为掩膜对金属硬掩膜层102进行刻蚀，形成图形化的 金属硬掩膜层102'，如图1E所示。
[0015] 步骤E6 :刻蚀去除侧壁间隔层107。
[0016] 其中，现有技术中所采用的刻蚀方法，一般为湿法刻蚀。
[0017] 在现有技术中，由于侧壁间隔层107的高度比较高，在刻蚀去除侧壁间隔层107的 过程中，往往导致位于金属硬掩膜层102'下方的膜层(一般为盖帽层)在图形化的金属硬掩 膜层102'的开口区域暴露的部分被不当刻蚀，S卩，往往造成对图形化的金属硬掩膜层102' 下方的膜层(盖帽层或其他膜层）的损害，这就导致了最终制得的半导体器件的良率受到 严重影响。此外，由于侧壁间隔层一般高度较高但宽度较小（即，具有比较大的高宽比，big aspect ratio)，因此在去除核心材料层后侧壁间隔层107往往也很容易发生倾斜甚至剥离 等问题，这也将影响半导体器件的良率。
[0018] 因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。


【发明内容】

[0019] 针对现有技术的不足，本发明提供一种半导体器件的制造方法，该方法包括如下 步骤：
[0020] 步骤S101 :在待刻蚀薄膜上形成包括自下而上设置的第一硬掩膜层、第二硬掩膜 层和核心材料层的叠层结构；
[0021] 步骤S102 :对所述核心材料层进行刻蚀以形成图形化的核心材料层；
[0022] 步骤S103 :形成覆盖所述图形化的核心材料层和所述第二硬掩膜层的间隔材料 层；
[0023] 步骤S104 :去除所述间隔材料层位于所述图形化的核心材料层的侧壁位置处的 部分以外的部分并去除所述图形化的核心材料层以形成侧壁间隔层；
[0024] 步骤S105 :以所述侧壁间隔层为掩膜对所述第二硬掩膜层进行刻蚀以形成图形 化的第二硬掩膜层，去除所述侧壁间隔层；
[0025] 步骤S106 :以所述图形化的第二硬掩膜层为掩膜对所述第一硬掩膜层进行刻蚀 以形成图形化的第一硬掩膜层，去除所述图形化的第二硬掩膜层。
[0026] 其中，所述第一硬掩膜层为金属硬掩膜层。
[0027] 进一步的，所述金属硬掩膜层的材料为氮化钛。
[0028] 其中，所述叠层结构还包括位于所述第一硬掩膜层与所述待刻蚀薄膜之间的盖帽 层。
[0029] 其中，所述第二硬掩膜层的材料为氮化硅。
[0030] 其中，所述核心材料层采用旋涂的含碳材料。
[0031] 其中，所述旋涂的含碳材料包括不含氟的含碳材料（NFC)或底部抗反射层材料。
[0032] 其中，所述步骤S102包括：
[0033] 步骤S1021 :以二氧化碳为刻蚀气体对所述核心材料层进行刻蚀，在所述核心材 料层上形成初步的拟形成的图形；
[0034] 步骤S1022 :以氮气和氢气为刻蚀气体对所述核心材料层继续进行刻蚀，形成所 述图形化的核心材料层。
[0035] 其中，在所述步骤S103中，形成所述间隔材料层的方法为原子层沉积法。
[0036] 其中，所述原子层沉积法所采用的工艺温度小于100°C。
[0037] 其中，所述步骤S104包括：
[0038] 步骤S1041 :以CF4、CHF3和N2为刻蚀气体刻蚀去除所述间隔材料层位于所述图形 化的核心材料层的侧壁位置处的部分以外的部分；
[0039] 步骤S1042 :以C02或02为刻蚀气体刻蚀去除所述图形化的核心材料层。
[0040] 其中，在所述步骤S106中，去除所述图形化的第二硬掩膜层所采用的方法为湿法 刻蚀。
[0041] 其中，在所述步骤S106中，所述湿法刻蚀采用热磷酸作为刻蚀液，所述热磷酸的 温度为 100°c -200°c。
[0042] 其中，在所述步骤S101与所述步骤S102之间还包括如下步骤：
[0043] 在所述叠层结构上依次形成第三硬掩膜层和图形化的光刻胶层；
[0044] 以所述图形化的光刻胶层为掩膜对所述第三硬掩膜层进行刻蚀以形成图形化的 第三硬掩膜层，其中，所述图形化的第三硬掩膜层为用于对所述核心材料层进行刻蚀的掩 膜。
[0045] 其中，所述第三硬掩膜层的材料为低温氧化物。
[0046] 其中，在所述步骤S106之后还包括步骤S107 :以所述图形化的第一硬掩膜层为掩 膜对所述待刻蚀膜层进行刻蚀以形成图形化的待刻蚀膜层。
[0047] 本发明的半导体器件的制造方法，通过第二硬掩膜层将侧壁间隔层的图案转移到 第一硬掩膜层之上，避免了在去除侧壁间隔层时对暴露的位于第一硬掩膜层下方的膜层的 不当刻蚀，提高了半导体器件的良率。

【专利附图】

【附图说明】
[0048] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0049] 附图中：
[0050] 图1A至1E为现有技术中半导体器件的制造方法相关步骤形成的图形的示意性剖 视图；
[0051] 图2A至2G为本发明实施例的半导体器件的制造方法的相关步骤形成的图形的示 意性剖视图；
[0052] 图3为本发明提出的一种半导体器件的制造方法的流程图。

【具体实施方式】
[0053] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0054] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0055] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0056] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与 其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使 用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为"在其它元件下 面"或"在其之下"或"在其下"元件或特征将取向为在其它元件或特征"上"。因此，示例性 术语"在...下面"和"在...下"可包括上和下两个取向。器件可以另外地取向（旋转90 度或其它取向）并且在此使用的空间描述语相应地被解释。
[0057] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0058] 这里参考作为本发明的理想实施例（和中间结构）的示意图的横截面图来描述发 明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因 此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致 的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓 度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋 藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示 意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0059] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便 阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了 这些详细描述外，本发明还可以具有其他实施方式。
[0060] 下面，参照图2A-图2G和图3来描述本发明实施例提出的半导体器件的制造方法 一个示例性方法的详细步骤。其中，图2A至2G为本发明实施例的半导体器件的制造方法 的相关步骤形成的图形的示意性剖视图；图3为本发明提出的一种半导体器件的制造方法 的流程图。
[0061] 本发明实施例的半导体器件的制造方法，基于自对准双重图形技术（SADPT)实现， 具体包括如下步骤：
[0062] 步骤A1 :在待刻蚀薄膜200上形成包括自下而上设置的盖帽层（cap layer) 201、 第一硬掩膜层202、第二硬掩膜层300、核心材料层（core material layer) 203、第三硬掩 膜层204和图形化的光刻胶层205的叠层结构，如图2A所示。
[0063] 其中，待刻蚀薄膜200为形成于前端器件上的需要利用双重图形技术进行构图处 理的膜层。示例性的，待刻蚀薄膜200为层间介电层。
[0064] 核心材料层203，可以为现有技术中各种适宜作为核心材料层的材料，优选的，核 心材料层203选用旋涂的含碳材料（spin on carbon，SoC);进一步的，该旋涂的含碳材料 (SoC)可以为不含氟的含碳材料（NFC)、底部抗反射层（BARC)材料等。为保证膜层的均一 性，形成的核心材料层203的厚度应保证足够的厚度（S卩，核心材料层203 -般较厚)。
[0065] 第一硬掩膜层202,可以为普通硬掩膜层或金属硬掩膜层（MHM)，优选采用金属硬 掩膜层。当第一硬掩膜层202为金属硬掩膜层时，其材料可以为氮化钛（TiN)或其他任意 合适的材料；一般而言，具有高阻抗且相对于氮化物和氧化物具有高的刻蚀选择比的材料， 均可以被用作本实施例的金属硬掩膜层。
[0066] 第三硬掩膜层204,可以为普通硬掩膜层，优选的，采用低温氧化物（LT0)作为第 三硬掩膜层204。其中，低温氧化物（LT0)具有成本低等优势，可以在一定程度上降低半导 体器件的制造成本。
[0067] 其中，第二硬掩膜层300的材料可以为氮化硅（SiN)或其他合适的材料。在现有 技术的半导体器件的制造方法中，并不存在第二硬掩膜层300,本实施例形成第二硬掩膜层 300,是为了解决现有技术中由于侧壁间隔层较高导致的在去除侧壁间隔层的过程中容易 对金属硬掩膜层下方的膜层（盖帽层或其他膜层）造成损害的问题，具体原理参见下面的描 述。
[0068] 本领域的技术人员可以理解，在本实施例中，盖帽层（cap layer) 201的作用主要 在于，当第一硬掩膜层202为金属硬掩膜层（MHM)时，防止形成金属硬掩膜层时金属扩散入 待刻蚀薄膜。当第一硬掩膜层202为普通硬掩膜层时，盖帽层（cap layer) 201可以省略。 [0069] 步骤A2 :以图形化的光刻胶层205和第三硬掩膜层204为掩膜，对核心材料层203 进行刻蚀，形成图形化的核心材料层203'，如图2B所示。
[0070] 其中，图形化的核心材料层203'的作用主要在于支撑后续形成的侧壁间隔层（简 称间隔层)，保证间隔层形成良好的待刻蚀的图案。
[0071] 具体的，步骤A2可以包括如下步骤：
[0072] 步骤A21 :以图形化的光刻胶层205为掩膜对第三硬掩膜层204进行刻蚀，形成图 形化的第三硬掩膜层。
[0073] 步骤A22 :以图形化的第三硬掩膜层为掩膜对核心材料层203进行刻蚀形成图形 化的核心材料层203'，如图2B所示。
[0074] 其中，对核心材料层203进行刻蚀，所采用的方法包括如下步骤：
[0075] 步骤A2201 :利用二氧化碳（C02)作为刻蚀气体对核心材料层203进行刻蚀，形成 初步的拟形成的图形化的核心材料层的图形（即，在所述核心材料层上形成初步的拟形成 的图形)。此时，图形化的核心材料层的开口区域一般呈近似碗状的形貌。
[0076] 步骤A2202 :利用氮气（N2)和氢气（H2)作为刻蚀气体对核心材料层继续进行刻蚀， 以形成图形化的核心材料层203 '。其中，利用氮气（N2)和氢气（H2)对核心材料层继续进行 刻蚀，作用在于修复经过步骤A2201处理后得到的核心材料层的形貌，获得具有垂直形貌 和目标关键尺寸的图形化的核心材料层203'。
[0077] 显然，本实施例通过分两步(步骤A2201和步骤A2202)对核心材料层203进行刻 蚀，可以形成比现有技术中的方案形貌更好且关键尺寸更符合要求的图形化的核心材料层 203'，有利于提高器件的良率。尤其地，垂直形貌的图形化的核心材料层203'，有利于后续 形成良好的侧壁间隔层，在一定程度上避免侧壁间隔层在去除图形化的核心材料层后发生 倾斜甚至剥离现象。
[0078] 在本实施例中，步骤A1和A2主要作用在于：在待刻蚀薄膜200上依次形成盖帽层 (cap layer) 201、第一硬掩膜层202、第二硬掩膜层300和核心材料层203,并对核心材料 层203进行图形化。对核心材料层203进行图形化的方法，并不限于上述描述的方法。也 可采用现有技术中的其他的方式，而不采用第三硬掩膜层204和图形化的光刻胶层205对 核心材料层203进行图形化；本实施例并不对实现对核心材料层203进行图形化的方法进 行限定。
[0079] 步骤A3 :形成覆盖图形化的核心材料层203'和第二硬掩膜层300的间隔材料层 2060,如图2C所示。
[0080] 其中，间隔材料层2060用于后续形成侧壁间隔层（简称间隔层)，其材料可以为氮 化物或其他合适的材料。形成间隔材料层1070的方法，可以为化学气相沉积法、原子层沉 积法(ALD)等，优选的，在本实施例中选用原子层沉积法（ALD)。其中，ALD的工艺温度控制 在小于100°C。由于原子层沉积法具有更好的填充性能，可以保证形成的间隔材料层2060 良好地覆盖图形化的核心材料层203'的侧壁区域，进而保证后续形成的侧壁间隔层的品质 和良率。
[0081] 步骤A4 :去除间隔材料层2060位于图形化的核心材料层203'的侧壁位置处的部 分以外的部分和图形化的核心材料层203'，形成侧壁间隔层206,如图2D所示。
[0082] 其中，间隔材料层2060位于图形化的核心材料层203'的侧壁位置处的部分以外 的部分，包括：间隔材料层2060位于图形化的核心材料层203'之上的部分以及位于第二硬 掩膜层300之上但未覆盖图形化的核心材料层203'的侧壁的部分，如图2D所示。
[0083] 由于核心材料层203'的厚度较厚，因此形成的侧壁间隔层206的高度仍然比较 1?，如图2D所不。
[0084] 示例性的，在本实施例中，步骤A4可以包括如下步骤：
[0085] 步骤A41 :采用CF4、CHF3和N2作为刻蚀气体刻蚀去除间隔材料层2060位于图形 化的核心材料层203'的侧壁位置处的部分以外的部分；
[0086] 步骤A42 :采用C02或02作为刻蚀气体刻蚀去除图形化的核心材料层203'。
[0087] 当然，本实施例的步骤A41和A42还可以采用其他合适的刻蚀方法实现。
[0088] 步骤A5 :以侧壁间隔层206为掩膜对第二硬掩膜层300进行刻蚀形成图形化的第 二硬掩膜层300'，然后去除侧壁间隔层206。形成的图形，如图2E所示。
[0089] 经过步骤A5,将侧壁间隔层206的图案转移到了第二硬掩膜层300之上(形成了图 形化的第二硬掩膜层300'）。
[0090] 在本实施例中，去除侧壁间隔层206的方法，一般采用湿法刻蚀。虽然本实施例的 侧壁间隔层206的高度仍比较高，但由于在刻蚀去除侧壁间隔层206的过程中第一硬掩膜 层202并不存在开口，且第一硬掩膜层202与侧壁间隔层206 (-般为氮化硅）具有较高的 刻蚀选择比，因此位于第一硬掩膜层202下方的膜层(一般为盖帽层）并不会被刻蚀。
[0091] 步骤A6 :以图形化的第二硬掩膜层300'为掩膜对第一硬掩膜层202进行刻蚀，形 成图形化的第一硬掩膜层202'，如图2F所示。
[0092] 经过步骤A6,将图形化的第二硬掩膜层300'的图案，转移到了第一硬掩膜层202 之上(形成了图形化的第一硬掩膜层202'）。显然，本实施例与现有技术的一个不同之处在 于，通过第二硬掩膜层300将侧壁间隔层206的图案转移到第一硬掩膜层202之上(形成了 图形化的第一硬掩膜层202'）。
[0093] 步骤A7 :去除图形化的第二硬掩膜层300'，如图2G所示。
[0094] 在本实施例中，去除图形化的第二硬掩膜层300'的方法可以选用各种合适的刻 蚀方法。示例性的，可以采用热磷酸（Η 3Ρ04)作为刻蚀液刻蚀去除该图形化的第二硬掩膜层 300'。其中，热磷酸的温度应保持在l〇〇°C -200°C(S卩，大于等于100°C且小于等于200°C)。 一般而言，当第二硬掩膜层为氮化硅时，磷酸对第二硬掩膜层与第一硬掩膜层202'之下的 盖帽层具有较高的刻蚀选择比，不会对盖帽层造成不当刻蚀。
[0095] 在本实施例中，优选的，第二硬掩膜层300的厚度（图形化的第二硬掩膜层300'的 厚度）小于侧壁间隔层206的厚度；由于侧壁间隔层206的厚度与核心材料层203的厚度 相近，因此，第二硬掩膜层300的厚度（图形化的第二硬掩膜层300'的厚度）也小于核心材 料层203的厚度。这样，在刻蚀去除图形化的第二硬掩膜层300'时，由于图形化的第二硬 掩膜层300'的高度较低，去除过程中并不需要长时间过刻，因此不会造成对位于图形化的 第一硬掩膜层202'下方的膜层(一般为盖帽层)的不当刻蚀，保证了最终制得的半导体器件 的良率。
[0096] 本领域的技术人员可以理解，在步骤A7之后还可以包括步骤A8 :利用图形化的第 一硬掩膜层202'为掩膜，对盖帽层201和待刻蚀薄膜200进行刻蚀，以形成图形化的待刻 蚀薄膜的步骤。
[0097] 至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。接下来， 可以通过后续工艺完成整个半导体器件的制作。
[0098] 本发明实施例的半导体器件的制造方法，通过在第一硬掩膜层202和核心材料层 203之间增加第二硬掩膜层300,并通过第二硬掩膜层300将侧壁间隔层206的图案转移到 第一硬掩膜层202之上，避免了在去除侧壁间隔层206时对暴露的位于第一硬掩膜层下方 的膜层的不当刻蚀，提高了半导体器件的良率。
[0099] 图3示出了本发明提出的半导体器件的制造方法的流程图，用于简要示出该制造 工艺的相关步骤的流程。该方法包括：
[0100] 步骤S101 :在待刻蚀薄膜上形成包括自下而上设置的第一硬掩膜层、第二硬掩膜 层和核心材料层的叠层结构；
[0101] 步骤S102 :对所述核心材料层进行刻蚀以形成图形化的核心材料层；
[0102] 步骤S103 :形成覆盖所述图形化的核心材料层和所述第二硬掩膜层的间隔材料 层；
[0103] 步骤S104 :去除所述间隔材料层位于所述图形化的核心材料层的侧壁位置处的 部分以外的部分并去除所述图形化的核心材料层以形成侧壁间隔层；
[0104] 步骤S105 :以所述侧壁间隔层为掩膜对所述第二硬掩膜层进行刻蚀以形成图形 化的第二硬掩膜层，去除所述侧壁间隔层；
[0105] 步骤S106 :以所述图形化的第二硬掩膜层为掩膜对所述第一硬掩膜层进行刻蚀 以形成图形化的第一硬掩膜层，去除所述图形化的第二硬掩膜层。
[0106] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于 举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人 员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的 变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由 附属的权利要求书及其等效范围所界定。
【权利要求】
1. 一种半导体器件的制造方法，其特征在于，所述方法包括： 步骤S101 :在待刻蚀薄膜上形成包括自下而上设置的第一硬掩膜层、第二硬掩膜层和 核心材料层的叠层结构； 步骤S102 :对所述核心材料层进行刻蚀以形成图形化的核心材料层； 步骤S103 :形成覆盖所述图形化的核心材料层和所述第二硬掩膜层的间隔材料层； 步骤S104 :去除所述间隔材料层位于所述图形化的核心材料层的侧壁位置处的部分 以外的部分并去除所述图形化的核心材料层以形成侧壁间隔层； 步骤S105 :以所述侧壁间隔层为掩膜对所述第二硬掩膜层进行刻蚀以形成图形化的 第二硬掩膜层，去除所述侧壁间隔层； 步骤S106 :以所述图形化的第二硬掩膜层为掩膜对所述第一硬掩膜层进行刻蚀以形 成图形化的第一硬掩膜层，去除所述图形化的第二硬掩膜层。
2. 如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一硬掩膜层为金 属硬掩膜层，所述第二硬掩膜层的材料为氮化硅，所述核心材料层采用旋涂的含碳材料。
3. 如权利要求2所述的半导体器件的制造方法，其特征在于，所述金属硬掩膜层的材 料为氮化钛。
4. 如权利要求2所述的半导体器件的制造方法，其特征在于，所述叠层结构还包括位 于所述第一硬掩膜层与所述待刻蚀薄膜之间的盖帽层。
5. 如权利要求2所述的半导体器件的制造方法，其特征在于，所述旋涂的含碳材料包 括不含氟的含碳材料（NFC)或底部抗反射层材料。
6. 如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括： 步骤S1021 :以二氧化碳为刻蚀气体对所述核心材料层进行刻蚀，在所述核心材料层 上形成初步的拟形成的图形； 步骤S1022 :以氮气和氢气为刻蚀气体对所述核心材料层继续进行刻蚀，形成所述图 形化的核心材料层。
7. 如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成 所述间隔材料层的方法为原子层沉积法。
8. 如权利要求7所述的半导体器件的制造方法，其特征在于，所述原子层沉积法所采 用的工艺温度小于l〇〇°C。
9. 如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S104包括： 步骤S1041 :以CF4、CHF3和N2为刻蚀气体刻蚀去除所述间隔材料层位于所述图形化的 核心材料层的侧壁位置处的部分以外的部分； 步骤S1042 :以C02或02为刻蚀气体刻蚀去除所述图形化的核心材料层。
10. 如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，去 除所述图形化的第二硬掩膜层所采用的方法为湿法刻蚀。
11. 如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所 述湿法刻蚀采用热磷酸作为刻蚀液，所述热磷酸的温度为l〇〇°C -200°C。
12. 如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101与所述 步骤S102之间还包括如下步骤： 在所述叠层结构上依次形成第三硬掩膜层和图形化的光刻胶层； 以所述图形化的光刻胶层为掩膜对所述第三硬掩膜层进行刻蚀以形成图形化的第三 硬掩膜层，其中，所述图形化的第三硬掩膜层为用于对所述核心材料层进行刻蚀的掩膜。
13. 如权利要求12所述的半导体器件的制造方法，其特征在于，所述第三硬掩膜层的 材料为低温氧化物。
14. 如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106之后还 包括步骤S107 :以所述图形化的第一硬掩膜层为掩膜对所述待刻蚀膜层进行刻蚀以形成 图形化的待刻蚀膜层。
【文档编号】H01L21/306GK104217942SQ201310220138
【公开日】2014年12月17日 申请日期:2013年6月4日 优先权日:2013年6月4日
【发明者】张城龙, 张海洋 申请人:中芯国际集成电路制造(上海)有限公司