一种制作嵌入式闪存的方法

一种制作嵌入式闪存的方法
【专利摘要】本发明公开了一种制作嵌入式闪存的方法，包括，提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域；在所述半导体衬底上依次形成第一多晶硅层和第二多晶硅层；去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层；在所述半导体衬底上依次形成第三多晶硅层和牺牲层；去除所述闪存单元区域中的所述牺牲层；采用平坦化工艺去除所述闪存单元区域中的所述第三多晶硅层；去除所述逻辑电路区域中残留的所述牺牲层。本发明提出了一种新型的嵌入式闪存存储器的多晶硅栅极的制作工艺，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。
【专利说明】一种制作嵌入式闪存的方法

【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种嵌入式闪存的制作方法。

【背景技术】
[0002]存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30 %，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM (随机存储器)、SRAM (静态随机存储器)、DRAM (动态随机存储器)和FRAM(铁电存储器)等。其中，闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程，而不需要特殊的高电压；闪存存储器具有成本低、密度大的特点。其独特的性能使其广泛的运用于各个领域，包括嵌入式系统，如PC及设备、电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储器类产品。在各种各样的FLASH器件中，嵌入式闪存器件是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。
[0003]嵌入式闪存器件中的闪存存储器具有堆栈式栅极结构，此结构包括遂穿氧化层、用来储存电荷的多晶硅浮置栅极、氧化硅/氮化硅/氧化硅(ONO)结构的栅极介电层以及用来控制数据存取的多晶硅控制栅极。对于55nm以及更先进的技术节点而言，由于闪存存储器应用于高压设备中其需要具有高击穿电压，因此，在闪存存储器中形成的多晶硅控制栅极的结构为两层的多晶硅。
[0004]在集成电路内制作逻辑电路模块和闪存电路模块的过程中，图1A-1C为现有技术中嵌入式闪存器件制作方法所对应的刨面结构示意图。如图1A所示，提供半导体衬底100，将半导体衬底，100分为两个区域，分别为:用于形成逻辑器件的第一区域I，逻辑电路区域I ;用于形成闪存存储器的二区域II，闪存单元区域II。在所述逻辑电路区域中形成有栅极介电层101，在所述闪存单元区域中形成有堆栈式结构，此结构包括遂穿氧化层102、多晶硅浮置栅极103以及氧化硅/氮化硅/氧化硅(ONO)结构的栅极介电层104。接着，在所述半导体衬底上沉积形成多晶娃层105。
[0005]接着，如图1B所示，在多晶硅层105上形成光刻胶层106，采用光刻工艺图案化所述光刻胶层106，以形成具有图案的光刻胶层106。接着，根据图案化的光刻胶层106依次刻蚀多晶硅层105和栅极介电层104，以形成开口 107。开口 107露出硅晶硅浮置栅极103。
[0006]然后，如图1C所示，在所述半导体衬底100上形成多晶硅层108，多晶硅层108覆盖逻辑电路区域中的多晶硅层105，在多晶硅层108和多晶硅层105之间存在有接触面109，多晶硅层108覆盖闪存单元区域中的多晶硅层105和多晶硅浮置栅极103。
[0007]然而，在闪存单元区域中沉积形成两层多晶硅的过程中相应的在逻辑电路区域中也形成了两层多晶硅。在逻辑电路区域中的两层多晶硅层之间存在有接触面，其能够影响逻辑电路区域中的逻辑器件的性能。
[0008]因此，需要一种新的方法，以避免在逻辑电路区域中形成的逻辑栅极结构具有两层多晶硅，避免两层多晶硅层之间存在有接触面影响逻辑栅极器件的性能，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。


【发明内容】

[0009]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0010]为了解决现有技术中存在的问题，本发明提出了一种制作嵌入式闪存的方法，包括下列步骤，提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域；在所述半导体衬底上依次形成第一多晶硅层和第二多晶硅层；在所述第二多晶硅层上形成图案化的光刻胶层；根据所述图案化的光刻胶层去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层；去除所述图案化的光刻胶层；在所述半导体衬底上依次形成第三多晶硅层和牺牲层；去除所述闪存单元区域中的所述牺牲层；采用平坦化工艺去除所述闪存单元区域中的所述第三多晶硅层；去除所述逻辑电路区域中残留的所述牺牲层。
[0011]优选地，采用湿法清洗工艺去除所述闪存单元区域中的所述牺牲层。
[0012]优选地，采用化学机械研磨执行所述平坦化工艺。
[0013]优选地，采用湿法清洗工艺去除所述逻辑电路区域中的所述牺牲层。
[0014]优选地，还包括在形成所述第一多晶硅层之后采用光刻工艺刻蚀所述闪存单元区域中的所述第一多晶硅层以形成多个沟槽的步骤。
[0015]优选地，采用干法刻蚀去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶娃层。
[0016]优选地，在所述闪存单元区域中的所述半导体衬底和所述第一多晶硅层之间还形成有浮置栅极和栅极介电层。
[0017]综上所示，本发明提出了一种新型的嵌入式闪存存储器的多晶硅栅极的制作工艺，尤其对于更为先进的技术节点，以避免在逻辑电路区域中形成的逻辑栅极结构具有两层多晶硅，避免两层多晶硅层之间存在有接触面影响逻辑栅极器件的性能，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。

【专利附图】

【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0019]图1A-1C为根据现有技术制作的嵌入式闪存器件结构的剖面结构示意图；
[0020]图2A-2H为根据本发明一个实施方式制作嵌入式闪存器件结构的相关步骤所获得的器件的剖面结构示意图；
[0021]图3为根据本发明一个实施方式制作嵌入式闪存器件结构的工艺流程图。

【具体实施方式】
[0022]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0023]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何采用表面处理工艺以沉积两层光刻胶层来解决对快闪单元区域中控制栅极的损耗问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0024]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0025]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0026]在本发明中为了解决现有技术中存在的缺陷，本发明提出了一种新的制作嵌入式闪存存储器的工艺，通过所述方法以解决现有技术中存在的弊端。
[0027]下面将结合图2八-2?对本发明所述嵌入式闪存存储器的制造方法进行详细描述，图2八-2?为根据本实施例制作嵌入式闪存的过程中存储器的结构截面图。
[0028]如图2八所示，提供半导体衬底200，半导体衬底可包括任何半导体材料，此半导体材料可包括但不限于:81, 810, 8166, 81660? 66合金、(?八8、1—8、I。？，以及其它II1- 乂或I1- VI族化合物半导体。
[0029]将半导体衬底200分为两个区域，分别为:用于形成逻辑器件的第一区域I，逻辑区域I ；用于形成闪存存储器的二区域II，闪存单元区域II。需要说明的是，逻辑区域I在真实布局里都是位于外围电路区，因此，逻辑器件位置关系不受本实施例所提供的图的限制。
[0030]在半导体衬底上形成栅极氧化层201，将半导体衬底与后续将形成的闪存存储器浮置栅极、逻辑器件栅极隔离。栅极氧化层可以通过热氧化、化学气相沉积(￠^0)或氧氮化工艺形成。栅极氧化层可以包括如下的任何传统电介质:3102、310队310?、以及包括钙钛矿型氧化物的其它类似氧化物。其中，栅极氧化层的材料优选用氧化硅，形成方式采用热氧化法。
[0031]在闪存单元区域的栅极氧化层上形成浮置栅极202，浮置栅极可以包括各个材料，所述各个材料包含但不限于:某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极电极也可以包括掺杂的多晶娃和多晶娃~锗合金材料以及多晶娃金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法、化学汽相沉积方法和物理汽相沉积方法。
[0032]在本发明的一具体地实施方式中，在所述闪存单元区域中在所述半导体衬底上还可以形成隧穿氧化层，隧穿氧化层的材料可以为氧化硅或者0X0，形成的方法为热氧化法，通常形成的隧穿氧化层的厚度都在几十埃左右。接着，在隧穿氧化层上形成浮置栅极。
[0033]在浮置栅极202上形成栅极介电层203，如图2八所示，具体的，栅极介电层203可以为氧化物-氮化物-氧化物总共三层0X0三明治结构，本领域的技术人员应当理解的是，栅极介电层203也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构。可以使用包括但不限于:低压化学气相沉积方法、化学气相沉积方法和物理汽相沉积方法的方法形成栅极介电层203。因闪存存储器要求与浮置栅极接触的栅极介电层须具备良好的绝缘性，以避免在正常电压下，用来存储电荷的浮置栅极发生漏电或者过早点崩溃的问题，以栅极介电层203的材质是0X0为例，以低压化学气相沉积方法形成一层均匀的氧化硅层，接着，以低压化学气相沉积方法在氧化硅层上形成氮化硅层，然后，再以以低压化学气相沉积方法形成另一层氧化硅层。
[0034]在逻辑区域中去除浮置栅极和栅极介电层以露出栅极氧化层，具体的，根据图案化的光罩(1'的1(:16)除去逻辑区域中的浮置栅极和栅极介电层。可以采用干法刻蚀去除浮置栅极和栅极介电层，干法蚀刻工艺包括但不限于:反应离子蚀刻￠12)、离子束蚀刻、等离子体蚀刻或者激光切割。接着，在所述半导体衬底上沉积多晶硅层204，在逻辑电路区域中的所述栅极氧化层上形成逻辑栅极材料层，在闪存单元区域中的栅极介电层上形成控制栅极材料层。
[0035]多晶硅的形成方法可选用低压化学气相淀积仏?(^0)工艺。形成所述多晶硅的工艺条件包括:反应气体为娃烧(31?)，所述娃烧的流量范围可为100?200立方厘米/分钟(8(3(3111)，如1508(3(3111 ；反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350毫毫米萊柱，如300111101^ ；所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5?20升/分钟(81111)，如881111、1081111或 1581111。
[0036]如图28所不，在多晶娃层204上依次沉积形成底部抗反射层和光刻胶层205，底部抗反射层和光刻胶层205覆盖所述逻辑栅极材料层和控制栅极材料层。采用光刻工艺将闪存单元区域中的光刻胶层205经曝光、显影等步骤以形成具有图案的光刻胶层205，根据图案化的光刻胶层刻蚀闪存单元区域中多晶硅层204和栅极介电层203，以形成多个沟槽206，沟槽206露出浮置栅极。
[0037]可以采用干法刻蚀多晶硅层204和栅极介电层203，形成沟槽206。干法刻蚀包括但不限于:反应离子蚀刻、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个虹2步骤进行干法蚀刻。采用干法刻蚀去除多晶硅层204和栅极介电层203，在该步骤中所述蚀刻压力:20?1500101^ ；功率:300?8001 ；偏置功率优选01 ；时间:5?208 ；刻蚀气体可以采用基于氟的气体。
[0038]光刻胶材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，掩模层包括具有厚度从大约2000到大约5000埃的正性光刻胶材料或负性光刻胶材料。
[0039]将底部抗反射涂层涂覆在光刻胶的底部来减少底部光的反射。有两种涂层材料:有机抗反射涂层(01'职=1(3),在娃片表面旋涂,依靠有机层直接接收掉入射光线；无机抗反射涂层(11101'职111(3),在硅片表面利用等离子增强化学气相沉积形成。一般材料为:1化或311通过特定波长相位相消而起作用，最重要的参数有:材料折射率、薄膜厚度等。底部抗反射涂层的使用比较广泛。
[0040]如图2(:所示，在所述半导体衬底200上形成多晶硅层207，多晶硅层207覆盖逻辑电路区域中的多晶硅层204，在多晶硅层207和多晶硅层204之间存在有接触面，多晶硅层207覆盖闪存单元区域中的多晶硅层204和多晶硅浮置栅极202。
[0041]在半导体衬底200上逻辑电路区域中形成多晶硅层、在闪存单元区域中形成浮置栅极、栅极介电层和多晶硅层，其中，用于形成控制栅极的多晶硅层和用于形成逻辑栅极的多晶硅层之间的梯度高度范围为500埃至1500埃，控制栅极的多晶硅层高于逻辑电路栅极的多晶硅层。
[0042]然后，在多晶硅层207上形成光刻胶层208，采用与去除逻辑电路区域中的浮置栅极和栅极介电层相同的光罩，经曝光和显影等步骤之后，形成图案化的光刻胶层208，如图20所示。根据图案化的光刻胶层208，刻蚀去除逻辑电路区域中的两层多晶硅层以露出栅极氧化层，接着，采用灰化工艺去除光刻胶层208。
[0043]优选采用干法刻蚀去除逻辑电路区域中的两层多晶硅层以露出栅极氧化层。干法刻蚀包括但不限于:反应离子蚀刻、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个虹2步骤进行干法蚀刻。作为一个实例，采用等离子体刻蚀，刻蚀气体可以采用基于氮气的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现多晶硅的干法刻蚀。采用的刻蚀气体为基于氮气的气体，刻蚀气体的流量为:100?200立方厘米/分钟；反应室内压力可为30?50111101^，刻蚀的时间为10?15秒，功率为30?801，偏置功率为01。
[0044]接着，如图22所示，在半导体衬底200上依次形成逻辑栅极的多晶硅层209和牺牲层210，牺牲层210为氧化物层。具体的，多晶硅层209和氧化物层210覆盖逻辑电路区域中的栅极氧化层和闪存单元区域中的多晶硅层。多晶硅层209用于形成逻辑电路区域中的逻辑栅极。氧化物层的材料优选二氧化硅。多晶硅层209的形成方法与闪存单元区域中的多晶硅层的形成方法相同，就不在此详细赘述。
[0045]在氧化物层210上形成光刻胶层211，采用光刻工艺经曝光和显影等步骤之后，形成图案化的光刻胶层211，如图2？所示。光刻胶层211覆盖逻辑电路区域中的氧化物层，露出闪存单元区域中的氧化物层，接着，根据图案化的光刻胶层211刻蚀去除闪存单元区域中的氧化物层，以露出闪存单元区域中的多晶硅层209。采用灰化工艺去除图案化的光刻胶层211，露出氧化物层。
[0046]既可以采用干蚀刻法也可以采用湿法清洗移除闪存单元区域中的氧化物层。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿法清洗能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂0311打61~ 0X1(16 61:0118111: (802))或氢氟酸缓冲溶液0311打61 801111:1011 0？117^0^11101-10 801(1 (8?]7) ) 0
[0047]使用一干蚀刻制造工艺，例如以氟化硫($6)、氮及氯作为蚀刻剂且对氧化物具有高选择性的选择性反应性离子蚀刻(虹幻制造工艺，进行回蚀刻制造工艺。传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
[0048]在本发明中优选采用湿法清洗去除闪存单元区域中的氧化物层，湿法清洗采用稀释的氢氟酸执行氧化物层的去除。
[0049]如图2(}所示，采用平坦化方法去除闪存单元区域中的逻辑栅极的多晶硅层209停止于所述逻辑电路区域中的所述氧化物层210，以露出控制栅极的多晶硅层207。在逻辑电路区域中平坦化工艺停止在氧化物层的表面，氧化物层用于保护其下方的多晶硅层。
[0050]可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械研磨平坦化方法。化学机械研磨平坦化方法更常用。在本发明中去除闪存单元区域中的多晶硅层209的方法优选化学机械研磨。
[0051]如图2?所示，去除逻辑电路区域中的氧化物层210，以露出多晶硅层209。在本发明的一【具体实施方式】中，去除逻辑电路区域中的氧化物层的方法与去除闪存单元区域中的氧化物层的方法一样，优选采用湿法清洗去除逻辑电路区域中的氧化物层，湿法清洗采用稀释的氢氟酸执行氧化物层的去除。
[0052]参照图3，其中示出了为根据本发明一个实施方式制作嵌入式闪存器件的工艺流程图。，用于简要示出整个制造工艺的流程。
[0053]在步骤301中，提供半导体衬底，将半导体衬底200分为两个区域，分别为:用于形成闪存存储器的第二区域，闪存单元区域；用于形成逻辑器件的第一区域，逻辑区域。在半导体衬底上形成栅极氧化层。在闪存单元区域的栅极氧化层上形成浮置栅极，在浮置栅极上形成栅极介电层。去除逻辑区域中的浮置栅极和栅极介电层以露出栅极氧化层，在所述半导体衬底上沉积第一多晶娃层；
[0054]在步骤302中，在第一多晶硅层上形成图案化的第一光刻胶层，根据图案化的第一光刻胶层刻蚀闪存单元区域中的第一多晶硅层和栅极介电层，已露出浮置栅极，采用灰化工艺去除第一光刻胶层；
[0055]在步骤303中，在图案化的第一多晶硅层上形成第二多晶硅层，在逻辑电路区域和闪存单元区域中形成两层多晶硅层；
[0056]在步骤304中，在第二多晶硅层上形成图案化的第二光刻胶层，根据图案化的第二光刻胶层干法刻蚀去除逻辑电路区域中的两层多晶硅层，以露出栅极氧化层，采用灰化工艺去除第二光刻胶层；
[0057]在步骤305中，在半导体衬底上依次形成第三多晶硅层和氧化物层；
[0058]在步骤306中，在氧化物层上形成图案化的第三光刻胶层，根据图案化的第三光刻胶层采用湿法清洗去除闪存单元区域中的氧化物层，以露出第三多晶硅层；
[0059]在步骤307中，采用化学机械研磨去除闪存单元区域中的第三多晶硅层，以露出第二多晶硅层，在逻辑电路区域中化学机械研磨停止在氧化物层的表面；
[0060]在步骤308中，采用湿法清洗去除逻辑电路区域中的氧化物层。
[0061]综上所示，本发明提出了一种新型的嵌入式闪存存储器的多晶硅栅极的制作工艺，尤其对于更为先进的技术节点，以避免在逻辑电路区域中形成的逻辑栅极结构具有两层多晶硅，避免两层多晶硅层之间存在有接触面影响逻辑栅极器件的性能，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。
[0062]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
【权利要求】
1.一种制作嵌入式闪存的方法，包括: 提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域； 在所述半导体衬底上依次形成第一多晶硅层和第二多晶硅层； 在所述第二多晶硅层上形成图案化的光刻胶层； 根据所述图案化的光刻胶层去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层； 去除所述图案化的光刻胶层； 在所述半导体衬底上依次形成第三多晶硅层和牺牲层； 去除所述闪存单元区域中的所述牺牲层； 采用平坦化工艺去除所述闪存单元区域中的所述第三多晶硅层； 去除所述逻辑电路区域中残留的所述牺牲层。
2.如权利要求1所述的方法，其特征在于，采用湿法清洗工艺去除所述闪存单元区域中的所述牺牲层。
3.如权利要求1所述的方法，其特征在于，采用化学机械研磨执行所述平坦化工艺。
4.如权利要求1所述的方法，其特征在于，采用湿法清洗工艺去除所述逻辑电路区域中的所述牺牲层。
5.如权利要求1所述的方法，其特征在于，还包括在形成所述第一多晶硅层之后采用光刻工艺刻蚀所述闪存单元区域中的所述第一多晶硅层以形成多个沟槽的步骤。
6.如权利要求1所述的方法，其特征在于，采用干法刻蚀去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层。
7.如权利要求1所述的方法，其特征在于，在所述闪存单元区域中的所述半导体衬底和所述第一多晶硅层之间还形成有浮置栅极和栅极介电层。
【文档编号】H01L21/8247GK104347516SQ201310335564
【公开日】2015年2月11日 申请日期:2013年8月2日 优先权日:2013年8月2日
【发明者】陈建奇 申请人:中芯国际集成电路制造(上海)有限公司