一种肖特基势垒二极管的制造方法
【专利摘要】本发明为一种肖特基势垒二极管的制造方法，其特征在于：在硅外延片1上形成肖特基势垒的过程中，采用至少两种金属共蒸掺杂的方法形成，该金属掺杂层4的厚度为10-50nm，掺杂金属和上部电极金属5在共蒸的过程中，通过控制蒸发速率，实现掺杂比例0-100%可调。本发明一方面可以通过一次蒸发工艺实现肖特基二极管金属势垒以及上部金属电极的制备，另一方面可以通过控制金属掺杂层的厚度以及掺杂金属的比例实现肖特基势垒高度的调制。
【专利说明】
一种肖特基势垒二极管的制造方法
【技术领域】
[0001]本发明涉及一种半导体分立器件的制造方法，尤其是一种采用掺杂金属作为肖特基(Schottky)势鱼金属的二极管的制造方法。
【背景技术】
[0002]肖特基势鱼二极管(Schottky Barrier D1de)的简称是SBD,是利用金属与半导体之间接触势垒进行工作的一种多数载流子器件。由于这种二极管与普通的P-N结构型二极管相比，具有正向压降小、速度快等特点，因此在现代通讯、超高速器件，微波电路以及高速集成电路中具有广泛用途。
[0003]对于肖特基二极管来说，影响功耗最重要的两个参数是正向压降VF和反向漏电流IR。对于硅外延工艺的肖特基二极管，正向压降VF取决于使用的势垒合金层、外延条件(外延层厚度及电阻率)、以及有源区域面积。对于特定规格的肖特基二极管来说外延条件的优化空间较为有限，而通过增大有源区面积来降低正向压降VF与器件小型化要求相冲突，并且还会提高二极管电容，从而增大电路损耗。同时还要考虑当正向电压降低是，反向漏电流会变大。
[0004]因此在肖特基二极管的制造中，选择适当的势垒合金层变得尤为重要，金属功函数是影响金属硅化物势垒高度的主要因素制约，通过选择金属功函数比较低的金属，比较常用的有铬(Cr)，镍(Ni)，钼(Pt)，钥(Mo)等，这些金属的硅化物被广泛应用于制作肖特基二极管的势垒合金层，以减小肖特基二极管的正向压降VF。为了减少肖特基二极管的正向功耗，通常希望势垒金属层厚度越薄越好，然而矛盾的是，势垒金属层过薄之后，由于上部电极以及硅外延片的相互扩散，又会导致金属势垒的可靠性下降，而一旦金属势垒层加厚，必然导致反向漏电IR的增加，导致电能损耗上升。目前比较普遍的做法是蒸发或者溅射势垒金属层以后，先做一步合金工艺，使势垒金属和硅形成了金属硅化物势垒，然后通过金属腐蚀，将多余的势垒金属扒掉，这样确保获得稳定的一致性好的肖特基势垒。此方法的问题是势垒金属和上电极金属不是通过一次蒸发工艺完成，导致生产周期加长，另外势垒金属去除过程多采用酸的湿法腐蚀工艺，工艺可控性较差，影响了参数的一致性。
[0005]同时，在肖特基二极管的实际应用中，针对不同的应用领域，一些电路设计希望肖特基二极管的VF值尽量降低，而有一些电路设计更关注肖特基二极管的漏电流IR特性，而可以允许适当牺牲一点VF的性能。这就使得如果在制造过程中，通过工艺上的控制实现肖特基势垒高度的调制变得非常有意义，该课题也已经成为当今研究的热点。目前比较普遍的方式是采取叠层势垒金属的方式，比如Si/薄层金属A/薄层金属B/上电极金属类似的结构，其中金属A和金属B是不同的势垒金属，如铬(Cr) /镍(Ni)、镍(Ni) /铒(Er)等，再通过不同的合金工艺来实现肖特基势垒高度的调制。此叠层金属方法容易导致下层金属会变成上层金属的阻挡层，进而影响上层金属和硅之间金属硅化合物的形成，使得势垒高度调制效果变差。
【发明内容】
[0006]本发明为一种肖特基势垒二极管的制造方法，其特征在于:在硅外延片上形成肖特基势垒的过程中，采用至少两种金属共蒸掺杂的方法形成，该金属掺杂层的厚度为10-50nm,掺杂金属和上部电极金属在共蒸的过程中，通过控制蒸发速率，实现掺杂比例0-100% 可调。
[0007]进一步的，所述至少两种金属共蒸掺杂的方法，是在多源电子束蒸发系统内进行的，且各金属蒸发源速率可控。
[0008]进一步的，所述金属共蒸掺杂层是由掺杂金属和上部电极金属共同构成。
[0009]进一步的，所述金属掺杂层的掺杂金属比例，通过控制掺杂金属和上部电极金属的蒸发速率来实现0-100%可调。
[0010]进一步的,所述金属掺杂层的厚度为10-50nm连续可调；
进一步的，所述金属掺杂层厚度达到设定值之后，停止掺杂金属的蒸发，继续蒸发上部电极金属，完成上部金属电极的制备。
[0011]本发明的优点和积极效果是:一方面可以通过一次蒸发工艺实现肖特基二极管金属势垒以及金属上电极的制备，另一方面可以通过控制金属掺杂层的厚度以及掺杂金属的比例实现肖特基势垒高度的调制，本发明对简化肖特基二极管制造流程，提高参数可控性和一致性都有着非常积极的意义。
【专利附图】
【附图说明】
[0012]图1肖特基二极管势垒金属蒸发前的结构示意图。
[0013]图2肖特基二极管中心位置局部放大截面图。
[0014]图3肖特基二极管芯片结构示意图。其中，I是硅外延衬底片，2是氧化层，3是P型扩散环，也称保护环，4是金属掺杂层，5是上部金属电极，6是背面金属电极。
[0015]
【具体实施方式】
[0016]本发明专利的【具体实施方式】为:
基于标准的SBD制备工艺，首先在Si外延衬底I上面生长氧化层2，然后通过光刻和注入以及推结工艺形成P型扩散环3，然后进行势垒区光刻，光刻后芯片结构示意图如图1所
/Jn ο
[0017]势垒金属是通过至少两种金属共蒸掺杂的方式形成，其结构示意图如图2所示。具体为，在多源电子束蒸发系统内，掺杂金属和上部电极金属作为各自独立的蒸发源，其加热状态、蒸发速率均为可控，共蒸形成金属掺杂层4，掺杂金属的掺杂比例是通过体积半分比计算得出的，以两种金属为例，假设掺杂金属A的蒸发速率为a nm/s，上部电极金属B的蒸发速率为β nm/s,则金属掺杂层中掺杂金属所占体积百分比为:
α / ( α +β ) X 100%
从上面公式我们可以看出，通过调整α和β的值，即通过蒸发速率的控制，可以实现掺杂金属的掺杂比例0-100%可调。
[0018]通过多源电子束蒸发系统内的膜厚控制系统,实现金属掺杂层厚度10_50nm的连续可控，具体厚度是根据不同产品、不同工艺要求确定。在金属掺杂层达到工艺规定的厚度后，停止掺杂金属的蒸发，继续蒸发上部电极金属5，完成肖特基二极管上部电极的制备。
[0019]通过合金工艺，使金属掺杂层和硅衬底之间形成金属硅化合物，构成肖特基势垒。
[0020]接下来的工艺和标准的SBD制备工艺相同，即正面金属光刻、背面减薄、背面多层金属V/Ni/Ag蒸发，形成背面金属电极6，最后是测试划片。整个肖特基二极管芯片结构示意图如图1所示。
【权利要求】
1.一种肖特基势垒二极管的制造方法，其特征在于:在硅外延片上形成肖特基势垒的过程中，采用至少两种金属共蒸掺杂的方法形成，该金属掺杂层的厚度为10-50nm，掺杂金属和上部电极金属在共蒸的过程中，通过控制蒸发速率，实现掺杂比例0-100%可调。
2.根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于所述至少两种金属共蒸掺杂的方法，是在多源电子束蒸发系统内进行的，且各金属蒸发源速率可控。
3.根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于所述金属共蒸掺杂层是由掺杂金属和上部电极金属共同构成。
4.根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于所述金属掺杂层的掺杂金属比例，通过控制掺杂金属和上部电极金属的蒸发速率来实现0-100%可调。
5.根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于金属掺杂层的厚度为10-50nm连续可调。
6.根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于在金属掺杂层厚度达到设定值之后，停止掺杂金属的蒸发，继续蒸发上部电极金属，完成上部金属电极的制备。
【文档编号】H01L21/329GK104517833SQ201310459209
【公开日】2015年4月15日 申请日期:2013年9月30日 优先权日:2013年9月30日
【发明者】林志贵, 肖步文 申请人:扬州倍英斯微电子有限公司