集成续流二极管的功率半导体器件及其形成方法
【专利摘要】本发明提供了一种集成续流二极管的功率半导体器件及其形成方法，该器件包括：具有第一掺杂类型的半导体衬底，具有相对的正面和背面，作为IGBT器件的场截止区；位于半导体衬底正面上的外延层，外延层的背面与半导体衬底的正面贴合，外延层具有第一掺杂类型，外延层作为IGBT器件的漂移区；IGBT器件的基区、发射区、栅介质层和栅极，形成于外延层的正面，基区具有第二掺杂类型，发射区具有第一掺杂类型，第一掺杂类型和第二掺杂类型相反；具有第二掺杂类型的集电区，位于场截止区的背面；具有第一掺杂类型的二极管接触区，位于场截止区的背面。本发明的功率半导体器件具有开关安全工作区宽、鲁棒性强以及制造成本低等优点。
【专利说明】集成续流二极管的功率半导体器件及其形成方法
【技术领域】
[0001]本发明涉及IGBT器件及其制造工艺，尤其涉及一种集成续流二极管的功率半导体器件及其形成方法。
【背景技术】
[0002]绝缘栅双极型晶体管(IGBT,Insulated Gate Bipolar Transistor)是近年来最令人注目及发展最快的一种新型电力电子器件。IGBT具有栅极高输入阻抗、开通和关断时具有较宽的安全工作区等特点，因此IGBT在电机驱动、电焊机、电磁炉，UPS电源等方面有很广泛的应用。
[0003]从器件结构上来看，IGBT可以看作是MOSFET器件和PNP双极型晶体管的复合元件，是在功率MOSFET工艺基础上进一步优化的产物。但与MOSFET器件不同的是，常规的IGBT器件不具有可用于续流功能的寄生体二极管结构。通常，IGBT器件制造商会在器件封装时同时将一颗续流二极管或快恢复二极管与IGBT器件封装一起，以便客户使用，但这无形之中增加IGBT器件厂商的生产成本。
[0004]现有技术虽然存在集成续流二极管的IGBT器件，但技术方案依然存在工艺复杂、制造成本高昂、器件应用范围狭窄等问题。
【发明内容】
[0005]本发明要解决的技术问题是提供一种集成续流二极管的功率半导体器件及其形成方法，形成的集成续流二极管的功率半导体器件具有开关安全工作区宽、鲁棒性强以及制造成本低等优点。
[0006]为解决上述技术问题，本发明提供了一种集成续流二极管的功率半导体器件，包括:
[0007]具有第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底作为IGBT器件的场截止区；
[0008]位于所述半导体衬底正面上的外延层，所述外延层的背面与所述半导体衬底的正面贴合，所述外延层具有第一掺杂类型，所述外延层作为IGBT器件的漂移区；
[0009]IGBT器件的基区、发射区、栅介质层和栅极，形成于所述外延层的正面，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
[0010]具有第二掺杂类型的集电区，位于所述场截止区的背面；
[0011]具有第一掺杂类型的二极管接触区，位于所述场截止区的背面。
[0012]根据本发明的一个实施例，所述场截止区是纵向掺杂均匀的，所述场截止区的厚度为 5 μ m M 50 μ m。
[0013]根据本发明的一个实施例，所述半导体衬底的掺杂浓度为5E14cm_3至lE16cm_3。
[0014]根据本发明的一个实施例，所述半导体衬底的晶向为〈100〉。[0015]根据本发明的一个实施例，所述外延层的厚度为40 μ m至120 μ m,所述外延层的掺杂浓度为5E13cnT3至lE15cnT3。
[0016]根据本发明的一个实施例，所述二极管接触区与集电区之间具有间隔。
[0017]根据本发明的一个实施例，所述二极管接触区与集电区之间的间隔为5μπι至50 μ m0
[0018]本发明还提供了一种集成续流二极管的功率半导体器件的形成方法，包括:
[0019]提供第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面；
[0020]在所述半导体衬底的正面生长具有第一掺杂类型的外延层，所述外延层作为IGBT器件的漂移区；
[0021]在所述外延层上形成IGBT器件的基区、发射区、栅介质层和栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
[0022]从背面对所述半导体衬底进行减薄，保留的半导体衬底作为所述IGBT器件的场截止区；
[0023]在所述场截止区的背面分别形成第二掺杂类型的集电区和第一掺杂类型的二极管接触区。
[0024]根据本发明的一个实施例，所述场截止区是纵向掺杂均匀的，所述场截止区的厚度为 5 μ m M 50 μ m。
[0025]根据本发明的一个实施例，所述半导体衬底的掺杂浓度为5E14cm_3至lE16cm_3。
[0026]根据本发明的一个实施例，所述半导体衬底的晶向为〈100〉。
[0027]根据本发明的一个实施例,所述外延层的厚度为40μηι至120 μ m,所述外延层的掺杂浓度为5E13cnT3至lE15cnT3。
[0028]根据本发明的一个实施例，所述二极管接触区与集电区之间具有间隔。
[0029]根据本发明的一个实施例，所述二极管接触区与集电区之间的间隔为5μπι至50 μ m0
[0030]与现有技术相比，本发明具有以下优点:
[0031]本发明实施例的集成续流二极管的功率半导体器件具有场截止区，该场截止区优选为纵向掺杂均匀，而且该场截止区的厚度可以较传统的IGBT器件的场截止区更厚，如此，不仅使得IGBT器件在工作时以及在复杂工作状态下的外加电场能够较大程度地施加在场截止区上，从而降低了 IGBT器件正面基区底部的电场强度，而且同时还可以有效减小集成在IGBT器件体内的续流二极管的正向电流压降以提高集成在IGBT器件体内的续流二极管的抗雪崩击穿能力。
[0032]本发明实施例的功率半导体器件的场截止区的掺杂杂质总量以及厚度可以通过减薄半导体衬底的厚度的方式进行调节，因而场截止区的浓度和厚度可以精确控制和调节，使得形成的功率半导体器件具有更强的鲁棒性。
[0033]此外，本发明实施例的集成续流二极管的功率半导体器件中，二极管接触区和集电区之间可以具有间隔，也就是利用场截止区将二极管接触区和集电区隔离开，可以有效降低二极管接触区和集电区之间的电场峰值，从而可以减小离化电流，改善IGBT器件在关断时造成的电流震荡对集成的续流二极管的冲击，提高IGBT器件的安全工作范围。
[0034]再者，本发明实施例的集成续流二极管的功率半导体器件中，集电区的面积占整个场截止区背面的面积比例可以通过光刻版图结构进行精确控制与调节，从而可以兼顾IGBT器件饱和压降以及集成的续流二极管的正向导通压降。
[0035]另外，本发明实施例的集成续流二极管的功率半导体器件的形成方法可以利用常规类型的半导体衬底作为工艺衬片，在半导体衬底上生长外延层，并进一步在外延层上形成IGBT器件的正面结构，将该工艺衬片通过减薄工艺部分移除之后，可以在保留的半导体衬底的背面形成IGBT器件的背面结构。采用该形成方法，减少了传统工艺中在器件正面结构形成后，再通过掩膜工艺以及离子注入、退火等工艺来形成场截止区的工艺步骤，降低了工艺难度，减少了制备过程中的碎片率。并且能通过外延工艺较为准确地控制场截止区的厚度以及掺杂浓度，改善集成的续流二极管的正向导通压降以及抗雪崩击穿能力。
【专利附图】
【附图说明】
[0036]图1是本发明实施例的集成续流二极管的功率半导体器件的剖面结构示意图；
[0037]图2是本发明实施例的集成续流二极管的功率半导体器件的剖面结构示意图及其横向和纵向电场强度分布图；
[0038]图3是本发明实施例的集成续流二极管的功率半导体器件中集电区占的面积比例对器件性能的影响示意图；
[0039]图4是本发明实施例的集成续流二极管的功率半导体器件的形成方法的流程示意图；
[0040]图5至图9是本发明实施例的集成续流二极管的功率半导体器件的形成方法中各步骤对应的剖面结构示意图；
[0041]图10是本发明另一实施例的集成续流二极管的功率半导体器件的剖面结构示意图；
[0042]图11至图15是本发明另一实施例的集成续流二极管的功率半导体器件的形成方法中各步骤对应的剖面结构示意图。
【具体实施方式】
[0043]下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
[0044]参考图1，本实施例的集成续流二极管的功率半导体器件可以包括:半导体衬底214，其具有第一掺杂类型，例如N型掺杂，该半导体衬底214作为IGBT器件的场截止区；位于半导体衬底214正面的外延层202，该外延层202的背面和半导体衬底214的正面贴合，外延层202的掺杂类型和半导体衬底214的掺杂类型相同，例如都为N型掺杂，该外延层202作为IGBT器件的漂移区；栅介质层203，位于外延层202的正面；栅极204，位于栅介质层203上；基区206，位于外延层202的正面、栅介质层203的一侧，基区206具有第二掺杂类型，例如P型掺杂；发射区207，位于基区206内，发射区207具有第一掺杂类型，例如N型掺杂；集电区211，位于半导体衬底214的背面，集电区211具有第二掺杂类型，例如P型掺杂；二极管接触区210，位于半导体衬底214的背面，二极管接触区210具有第一掺杂类型，例如N型掺杂。
[0045]此外，该功率半导体器件还可以包括:介质层205，覆盖栅极204以及外延层202的正面，介质层205上可以具有接触孔208，该接触孔208中填充有发射极209 ;集电极212，覆盖半导体衬底214的背面。
[0046]其中，场截止区(也就是半导体衬底214)优选为纵向掺杂均匀。该半导体衬底214可以选择常规的晶向为〈100〉的半导体衬底，以节约成本。
[0047]场截止区的设置不仅使得IGBT器件在工作时以及在复杂工作状态下的外加电场能够较大程度地施加在场截止区上，从而降低了 IGBT器件正面基区206底部的电场强度，而且，可以通过调整场截止区(也就是半导体衬底214)的厚度以及掺杂浓度对IGBT器件中集成的续流二极管结构进行优化，改善续流二极管的正向导通压降以及抗雪崩击穿能力，使得形成的功率半导体器件具有更强的鲁棒性。
[0048]作为一个优选的实施例，集电区211和二极管接触区210之间可以具有间隔。例如以某型1200V规格的功率器件为例，该间隔优选为5 μ m至50 μ m。
[0049]集电区211和二极管接触区210之间具有间隔，或者说集电区211和二极管接触区210之间由场截止区隔开，可以有效改善IGBT器件在关断时造成的电流震荡对IGBT器件内集成的续流二极管的冲击。
[0050]进一步而言，例如在高速直流电机驱动应用过程中，IGBT器件作为开关器件对负载电机进行控制，由于负载电机是电感性的，作为开关元件的IGBT器件在关断时，器件的集电极与发射极之间电压会急剧上升。如果二极管接触区210和集电区211相接触的设置方式，那么在逆导型IGBT器件纵向下表面区域的二极管接触区210与集电区211之间会形成一尖峰电场，该电场强度随着集电极212与发射极209之间的电压升高而提高。由于该电场的存在，则在二极管接触区210与集电区211两边生成空穴与电子，产生出的空穴与电子在电场的作用下向两边运动形成离化电流。这种离化电流最终会导致IGBT器件关断时，集电极电流与集电极电压产生严重的振荡，甚至会导致器件或电路损坏。
[0051]参考图2，本实施例的功率半导体器件中，二极管接触区210与集电区211通过纵向掺杂均匀的场截止区进行隔离，可以有效地降低在二极管接触区210与集电区211之间的电场峰值，从而减少了离化电流，提高IGBT器件开关安全工作范围。
[0052]参考图1和图3，以电压规格为600V的某型IGBT器件产品为例，发明人对集电区211的面积占场截止区(也即半导体衬底214)背面总面积的比例对整个IGBT器件性能的影响进行了分析，其中Vcesat表示IGBT器件饱和压降，而Vf表示集成的续流二极管的正向导通压降，可以看出，在比例为20%?60%内时，可以兼顾IGBT器件饱和压降以及集成的续流二极管的正向导通压降。此外，通过发明人的研究发现:对于采用不同元胞结构的IGBT产品，该优选比例并非是固定不变的，以某型应用于感应加热的IGBT产品为例，其优选比例为2%?15%。故，针对不同IGBT器件正面的元胞结构的实现方式，可以通过调整集电区211的面积占场截止区的总面积的比例进行调节与匹配，从而获得适应不同应用环境的IGBT器件。
[0053]仍然参考图1，作为一个优选的实施例，该半导体衬底214的厚度为5μπι至50 μ m,其掺杂浓度为5E14cnT3至lE16cnT3。外延层202的厚度为40 μ m至120 μ m,外延层202的掺杂浓度为5E13cnT3至lE15cnT3。
[0054]需要说明的是，虽然以上实施例中第一掺杂类型为N型，第二掺杂类型为P型，但本领域技术人员应当理解，该掺杂类型可以互换，也就是第一掺杂类型可以是P型，第二掺杂类型可以是N型。
[0055]参考图4，本实施例提供了一种集成续流二极管的功率半导体器件的形成方法，包括如下步骤:
[0056]步骤S11，提供第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面；
[0057]步骤S12，在所述半导体衬底的正面生长具有第一掺杂类型的外延层，所述外延层作为IGBT器件的漂移区；
[0058]步骤S13，在所述外延层上形成IGBT器件的基区、发射区、栅介质层和栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
[0059]步骤S14，从背面对所述半导体衬底进行减薄，保留的半导体衬底作为所述IGBT器件的场截止区；
[0060]步骤S15，在所述场截止区的背面分别形成第二掺杂类型的集电区和第一掺杂类型的二极管接触区。
[0061]下面结合图5至图9对该形成方法进行详细说明。
[0062]参考图5，提供半导体衬底214。作为一个优选的实施例，该半导体衬底214可以是常规的〈100〉晶向的直拉半导体衬底，该〈100〉晶向的半导体衬底214的导电类型例如可以为N型，掺杂浓度可以为高掺杂浓度或低掺杂浓度。从方便工艺管理以及节约成本的角度考虑，可以选取掺杂浓度在5E14cm_3至lE16cm_3,掺杂电阻率在lohm*cm至10ohm*cm之间的直拉衬底片。
[0063]之后在半导体衬底214上生长N型掺杂的外延层202。外延层202可以作为IGBT器件的漂移区。该外延层202的掺杂浓度优选为比半导体衬底214的掺杂浓度低。该外延层202的厚度例如可以是40μπι至120μm，掺杂浓度可以是5E13cm-3至lE15cm-3。该外延层202的形成方法例如可以是外延生长。
[0064]之后，可以对形成的外延层202的表面进行清洗，例如可以采用配比为1:15的HF溶液进行清洗。清洗处理之后，可以在外延层202的表面生长氧化层。该氧化层的厚度例
如为4000Α~10000Α之间，该氧化层例如可以是在氧气或湿氧气氛下生长形成。
[0065]之后，可以通过光刻、显影、离子注入以及高温退火等工艺过程，制备IGBT器件的分压环结构。
[0066]在形成IGBT器件的分压环结构的基础上，可以通过光刻、显影、离子注入以及高温退火等工艺过程，形成IGBT器件的有源区。
[0067]关于氧化层、分压环结构以及有源区的形成工艺，可以采用现有技术中任何适当的工艺。另外，为了清楚地示出本实施例的改进之处，上述氧化层、分压环结构以及有源区并未在图中示出。
[0068]参考图6，在已经形成的IGBT器件的有源区上形成IGBT器件的栅介质层203。该栅介质层203的材料例如可以是氧化硅，其厚度例如可以是800Α至1500Α之间。
[0069]之后，在栅介质层203的表面淀积多晶硅层，该多晶硅层的厚度例如可以在5000人至10000人之间。该多晶硅层的掺杂类型可以为N型掺杂，掺杂后的多晶硅层的电阻率可以在0.5ohm/sqrt至50ohm/sqrt之间。
[0070]接下来，可以通过光刻、显影以及刻蚀等工艺过程，对多晶硅层进行图形化，形成IGBT器件的栅极204。
[0071]在形成IGBT器件的栅极204的基础上，可以利用栅极204作为自然掩蔽层，通过离子注入、高温退火等工艺形成P型掺杂的IGBT器件的基区206。
[0072]在形成IGBT器件的基区206之后，通过光刻、显影、离子注入以及高温退火等工艺步骤形成N型掺杂的IGBT器件的发射区207。
[0073]在已制备的IGBT器件的发射区207以及栅极204上方淀积介质层205，介质层205的厚度可以为6000A至15000A之间。该介质层205的材料例如可以是硼磷硅玻璃(BPSG)0
[0074]之后，通过光刻、显影以及刻蚀等工艺过程，在介质层205中形成接触孔208。
[0075]接下来，在接触孔208中填充导电材料，形成发射极电极209。例如，可以淀积铝层，并对该铝层进行刻蚀，形成IGBT器件的发射极电极209。
[0076]参考图7，从半导体衬底的背面进行减薄。减薄的方法例如可以是研磨，可以研磨至保留的半导体衬底214为预设厚度。
[0077]参考图8，通过光刻、显影、选择性离子注入以及退火等工艺过程，在场截止区(也就是保留的半导体衬底214)的背面形成N型掺杂的二极管接触区210。
[0078]参考图9，通过光刻、显影、选择性离子注入以及低温退火等工艺，在场截止区(也就是保留的半导体衬底214)的背面形成P型掺杂的集电区211。
[0079]优选地，该集电区211和二极管接触区210之间具有间隔，由场截止区隔开。对于某型1200V规格的功率器件，集电区211和二极管接触区210之间的间隔为5 μ m至50 μ m。
[0080]之后，在集电区211以及二极管接触区210的下方形成集电极212。
[0081]参考图10，图10示出了本发明的集成续流二极管的功率半导体器件的另一种实施例，该实施例所述的功率半导体器件可以包括:半导体衬底214，其具有第一掺杂类型，例如N型掺杂，该半导体衬底214作为IGBT器件的场截止区；位于半导体衬底214正面的外延层202，该外延层202的背面和半导体衬底214的正面贴合，外延层202的掺杂类型和半导体衬底214的掺杂类型相同，例如都为N型掺杂，该外延层202作为IGBT器件的漂移区；纵向的沟槽结构201，位于外延层202的体内；栅介质层203，位于沟槽结构201的内表面；栅极204,位于栅介质层203上；具有纵向分布掺杂分布的基区206,位于外延层202的正面、栅介质层203的两侧(或者说是沟槽结构201的两侧)，基区206具有第二掺杂类型，例如P型掺杂；发射区207，位于基区206内，发射区207具有第一掺杂类型，例如N型掺杂；集电区211，位于半导体衬底214的背面，集电区211具有第二掺杂类型，例如P型掺杂；二极管接触区210，位于半导体衬底214的背面，二极管接触区210具有第一掺杂类型，例如N型掺杂。
[0082]此外，该功率半导体器件还可以包括:介质层205，覆盖栅极204以及外延层202的正面，介质层205上可以具有接触孔208，该接触孔208中填充有发射极209 ;集电极212，覆盖半导体衬底214的背面。
[0083]下面结合图11至图15对该形成方法进行详细说明。
[0084]参考图11，提供半导体衬底214。作为一个优选的实施例，该半导体衬底214可以是常规的〈100〉晶向的直拉半导体衬底，该〈100〉晶向的半导体衬底214的导电类型例如可以为N型，掺杂浓度可以为高掺杂浓度或低掺杂浓度。从方便工艺管理以及节约成本的角度考虑，可以选取掺杂浓度在5E14cm_3至lE16cm_3,掺杂电阻率在lohm*cm至10ohm*cm之间的直拉衬底片。
[0085]之后在半导体衬底214上生长N型掺杂的外延层202。外延层202可以作为IGBT器件的漂移区。该外延层202的掺杂浓度优选为比半导体衬底214的掺杂浓度低。该外延层202的厚度例如可以是40μπι至120μm，掺杂浓度可以是5E13c1-3至lE15cπ1-3。该外延层202的形成方法例如可以是外延生长。
[0086]之后，可以对形成的外延层202的表面进行清洗，例如可以采用配比为1:15的HF溶液进行清洗。清洗处理之后，可以在外延层202的表面生长氧化层。该氧化层的厚度例如为4000Α~10000Α之间，该氧化层例如可以是在氧气或湿氧气氛下生长形成。
[0087]之后，可以通过光刻、显影、离子注入以及高温退火等工艺过程，制备IGBT器件的分压环结构。
[0088]在形成IGBT 器件的分压环结构的基础上，可以通过光刻、显影、离子注入以及高温退火等工艺过程，形成IGBT器件的有源区。
[0089]关于氧化层、分压环结构以及有源区的形成工艺，可以采用现有技术中任何适当的工艺。另外，为了清楚地示出本实施例的改进之处，上述氧化层、分压环结构以及有源区并未在图中示出。
[0090]参考图12，在已经形成的IGBT器件的有源区上通过光刻、显影以及刻蚀工艺形成IGBT器件的沟槽结构201，之后，在沟槽结构201的内侧壁形成栅介质层203。该栅介质层203的材料例如可以是氧化硅，其厚度例如可以是800Α至1500A之间。
[0091]之后，在栅介质层203的表面淀积多晶硅层，该多晶硅层的厚度例如可以在5000Α至20000Α之间。该多晶硅层的掺杂类型可以为N型掺杂，掺杂后的多晶硅层的电阻率可以在0.5ohm/sqrt至50ohm/sqrt之间。
[0092]接下来，可以通过光刻、显影以及刻蚀等工艺过程，对多晶硅层进行图形化，形成IGBT器件的栅极204。
[0093]在形成IGBT器件的栅极204的基础上，通过光刻、显影、离子注入以及高温退火等工艺形成P型掺杂的IGBT器件的基区206。
[0094]在形成IGBT器件的基区206之后，通过光刻、显影、离子注入以及高温退火等工艺步骤形成N型掺杂的IGBT器件的发射区207。
[0095]在已制备的IGBT器件的发射区207以及栅极204上方淀积介质层205，介质层205的厚度可以为6000A至15000A之间。该介质层205的材料例如可以是硼磷硅玻璃(BPSG)0
[0096]之后，通过光刻、显影以及刻蚀等工艺过程，在介质层205中形成接触孔208。
[0097]接下来，在接触孔208中填充导电材料，形成发射极电极209。例如，可以淀积铝层，并对该铝层进行刻蚀，形成IGBT器件的发射极电极209。
[0098]参考图13，从半导体衬底的背面进行减薄。减薄的方法例如可以是研磨，可以研磨至保留的半导体衬底214为预设厚度。[0099]参考图14，通过光刻、显影、选择性离子注入以及退火等工艺过程，在场截止区(也就是保留的半导体衬底214)的背面形成N型掺杂的二极管接触区210。
[0100]参考图15，通过光刻、显影、选择性离子注入以及低温退火等工艺，在场截止区(也就是保留的半导体衬底214)的背面形成P型掺杂的集电区211。
[0101]优选地，该集电区211和二极管接触区210之间具有间隔，由半导体衬底214隔开。对于某型1200V规格的功率器件，集电区211和二极管接触区210之间的间隔为5μπι至 50 μ m。
[0102]之后，在集电区211以及二极管接触区210的下方形成集电极212。
[0103]以上实施例中，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂，但本领域【技术领域】应当理解，第一掺杂类型可以为P型掺杂，第二掺杂类型可以为N型掺杂。
[0104]另外，虽然图1和图10给出了具有不同正面结构的功率半导体器件，但本领域技术人员应当理解，该功率半导体器件的具体结构并不限于这两种具体实例，其他适当的具体结构也可以适用于本申请的方案。
[0105]采用上述实施例给出的形成方法至少具有如下优点:
[0106]1、本实施例在集成续流二极管的功率半导体器件中设置了场截止区，二极管接触区和集电区都形成在场截止区的背面，可以有效扩展IGBT器件的开关安全工作区；
[0107]2、本实施例采用减薄后保留的半导体衬底作为场截止区，与传统的逆导型IGBT器件制造工艺相比，本实施例的方案能够形成更厚的而且纵向具有均匀掺杂浓度的场截止区，不仅可以有效降低器件在工作状态下IGBT器件正面基区底部的电场强度，提高IGBT器件的工作强度，同时也能够灵活的调整集成在IGBT器件体内的续流二极管的正向导通压降以及抗雪崩击穿能力；
[0108]3、与传统的逆导型IGBT制造工艺方案相比，场截止区的掺杂杂质总量以及厚度可以通过减薄半导体衬底的厚度的方式进行调节，因而场截止区的浓度和厚度可以精确控制和调节，有利于提高形成的功率器件的鲁棒性；
[0109]4、与传统的逆导IGBT制造工艺方案相比，本实施例的方案利用保留的半导体衬底作为场截止区，利用外延层作为漂移区，避免了在器件正面结构形成后，再通过研磨工艺以及离子注入与退火工艺形成场截止区的工艺过程，降低了工艺难度，减少了场截止区制备过程中的碎片率；
[0110]5、与传统的采用离子注入方式形成场截止区的IGBT制造工艺方案相比，本实施例的方案可以采用常规的〈100〉衬底片，能够避免对衬底片的特殊需求，从而可以有效降低原材料的采购成本以及管理成本。
[0111]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。
【权利要求】
1.一种集成续流二极管的功率半导体器件，其特征在于，包括: 具有第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底作为IGBT器件的场截止区； 位于所述半导体衬底正面上的外延层，所述外延层的背面与所述半导体衬底的正面贴合，所述外延层具有第一掺杂类型，所述外延层作为IGBT器件的漂移区； IGBT器件的基区、发射区、栅介质层和栅极，形成于所述外延层的正面，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反； 具有第二掺杂类型的集电区，位于所述场截止区的背面； 具有第一掺杂类型的二极管接触区，位于所述场截止区的背面。
2.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述场截止区是纵向掺杂均匀的，所述场截止区的厚度为5 μ m至50 μ m。
3.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述半导体衬底的掺杂浓度为5E14cnT3至lE16cnT3。
4.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述半导体衬底的晶向为〈100〉。
5.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述外延层的厚度为40μηι至120 μ m,所述外延层的掺杂浓度为5E13cnT3至lE15cnT3。
6.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述二极管接触区与集电区之间具有 间隔。
7.根据权利要求6所述的集成续流二极管的功率半导体器件，其特征在于，所述二极管接触区与集电区之间的间隔为5μπι至50μπι。
8.一种集成续流二极管的功率半导体器件的形成方法，其特征在于，包括: 提供第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面； 在所述半导体衬底的正面生长具有第一掺杂类型的外延层，所述外延层作为IGBT器件的漂移区； 在所述外延层上形成IGBT器件的基区、发射区、栅介质层和栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反； 从背面对所述半导体衬底进行减薄，保留的半导体衬底作为所述IGBT器件的场截止区； 在所述场截止区的背面分别形成第二掺杂类型的集电区和第一掺杂类型的二极管接触区。
9.根据权利要求8所述的形成方法，其特征在于，所述场截止区是纵向掺杂均匀的，所述场截止区的厚度为5 μ m至50 μ m。
10.根据权利要求8所述的形成方法，其特征在于，所述半导体衬底的掺杂浓度为5E14cm 3 至 lE16cm 3。
11.根据权利要求8所述的形成方法，其特征在于，所述半导体衬底的晶向为〈100〉。
12.根据权利要求8所述的形成方法，其特征在于，所述外延层的厚度为40μπι至120 μ m，所述外延层的掺杂浓度为5E13cnT3至lE15cnT3。
13.根据权利要求8所述的形成方法，其特征在于，所述二极管接触区与集电区之间具有间隔。
14.根据权利要求13所述的形成方法，其特征在于，所述二极管接触区与集电区之间白勺 1?]!?!? 5 μ m M 50 ·μ m。
【文档编号】H01L29/739GK103594467SQ201310618873
【公开日】2014年2月19日 申请日期:2013年11月27日 优先权日:2013年11月27日
【发明者】顾悦吉, 闻永祥, 刘琛, 刘慧勇 申请人:杭州士兰集成电路有限公司